JPS58151156A - デジタル信号の復調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は特性の劣化したデジタル信号も正確に復調する
ことができるデジタル信号の復調回路に関する。

近時ＰＣＭレコーダ等ではデジタル信号を高密度に記録
し、これを再生することが行なわれている。ところでこ
のような場合、磁気テープ、磁気へ、ド等の記録・再生
系全体の帯域を十分に得られないものでは記録ビワトノ
リーン相互の符号量干渉によって再生信号の品質が劣化
し、デジタル信号の復調が困難になり符号誤りを発生す
る原因となる。

たとえば民生用ＰＣＭエンコーダ・デコーダでは、民生
用ビデオカセットシステムあるいはその一部を利用して
ＰＣＭ方式によってオーディオ信号を記録、再生する。

この場合、ＰＣＭオーディオ信号の間にテレビ同期信号
が記録されるので同期信号の前後のＰＣＭオーディオ信
号は符号干渉を受けて特性が劣化することがある。特に
民生用ビデオカセットシステムの記録密度は高く々る傾
向にあり、このようなものでは十分な記録・再生帯域感
得Ｋ＜＜それによって正しい信号を復調するととも困難
になる。すなわち、記録媒体に記録し九デジタル信号を
再生して波形整形する際に従来のようにコン／４レータ
のスレッシホールドレベルを一定にしたものでは、記録
波長が記録系全体の帯域に比較して十分に大きくな匈部
分では記録信号波形のピーク位置が低くなリスレ、シホ
ールドレベルに達しないためにデータを誤って復調する
ことになる。

これを第１図（１）〜（ｄ）　Ｋ示す波形図を参照して
説明すると、第１図（ａ）　Ｋ図示２で示すような同期
信号に同期に変調されかつ特性の劣化したアナログ信号
が与えられた場合、スレ、シホールドレベルを図示破線
の位置に固定したｔまで（ｂ）に示す同期信号の立上）
で信号を取り込むと、本来（ｃ）のように復調されるべ
き信号は（ｄ）のように誤って復調されてしまう。

本発明は上記の事情に鑑みてなされたもので同期信号に
同期して変調されかつアナログ信号る際に復調した過去
のデータの内容に応じてスレッシホ、−ルドレペルを変
化させることによって特性の劣化した信号も正確に復調
することができるデジタル信号の復調回路を提供するこ
とを目的とするものである。以下本発明の一実施例を第
２図に示すプロ、り図を参照して詳細に説明する０図中
１は復調すべき入力信号を与えられる入力端子、２は入
力端子１から入力信号を与えられるコン／４レータであ
る。そしてコン／９レータ２の出力に得られたデジタル
信号は出力端子３から復調信号として出力されまた第１
のＤ型フリ、デフ０．デ（以下Ｄ−ＦＦと略称する）４
のデータ人力りへ与えられる。そしてこの第１のＤ−Ｆ
Ｆ’４のＱ出力を第２のＤ−ＦＦ５のデータ人力りへ与
えこの第２のＤ　−Ｆ　Ｆ、　５のＱ　ｔＢ力ｔコンノ
４レータ２のスレ、シホールドレベル入力へ帰還するよ
うにしている。そして６は図示しないＰＬＬ回路等圧よ
り上記入力信号から抽出し九１ビ、トセルを１周期とす
る同期信号を与えられる同期入力端子でこの同期信号を
李 第１のＤ−Ｆｉｉ’のクロ、り入力へ直接、第２のＤ−
Ｆ〆もクロック入力へインバータ７を介して与えるよう
圧している。

の出力は１ビ、トセル分だけ遅れたコン／９レータ２の
出力がラッチされることになりこれをコンパレータ２の
スレッシホールドレベル入力へ与えることになる。すな
わちコン／４レータ２のスレ、シホールドレベルは１ビ
ツトセル過去の出力データのレベル圧制御されることに
なる。

したがって第１図（１）Ｋ図示２で示すような入力信号
に対して、コンパレータ２のスレ、シホールドレベルは
図示ＹＫ示すように１ビ、トセル毎に設定される。し九
がって、その復調出力は（、）のように本来の正しい信
号を正確に復調し九ものとなる。

また上記同期信号は各ピットセルに正確ＫＰｉ１期して
いるので特性の劣化した信号だけでなく、時間的なズレ
を生じた信号も正確に復調することができる。

たとえば第１図（、）に図示Ｘで示すように入力信号に
時間的な遅れを生じている場合に、一定のスレッシホー
ルドレベルで波形整形すると第１図（ｆ）に示すようＫ
Ｍ間的な遅れを生じる。したがってこの信号を第１図（
ｂ）に示す同期信号の立上夛で取シ込むと岨りを発生し
易くなる。しかしながらスレ、シホールドレベルを第１
図（・）図示Ｗのように１ビ、トセル過去のレベルに制
御すれば波形整形した信号は（ｇ）のように比較的、正
確に復調される。したがってこの信号を同期信号の立上
シで取り込むととＫより正確に本来のデータを復調する
ことができる。

なお本発明は上記実施例に限定されるものではなく、た
とえば記録・再生系の帯域が信号に対して大幅に狭く、
その劣化の激しい場合には２ピットセル分以上の過去の
データを演算してスレ、シホールドレベルを決定するよ
うにしてもよい。

Ｋ３図は２ビ、トセル分、過去のデータの内容を演算し
てスレッシホールドレベルを決定する回路を示すプロ、
り図である。なお第２図と同一部分には同一符号を付与
してその説明を省略する０図中１１は第２のＤ−ＦＦｊ
の出力を与えられる第３のＤ−ＦＦ、７２は第３のＤ−
ＦＦｊ１の出力を与えられる第４のＤ−ＦＦである。そ
して第２のＤ−ＦＩＰｓの出力として与えられるｌビ、
トセル過去のデータと、第４のＤ−ＦＦＪｊの出力とし
て与えられる２ピツトセル過去のデータとの内容により
スレッシホールドレベルを決定する。すなわち４個の電
源１３．１４，１５．１ｇを直列接続にして得た異なる
電圧ｖ１　・７・　・ｖ３　・Ｙ・を・ｆｆ−）１’１
．１ｇ、１９．２ｆＪから構成される演算回路の出力に
よやスイッチ２１，２２，２３゜ｚ４を選択的に閉成し
てコンノぐレータ２のスレッシホールドレベル入力へ与
えるようＫしている。したがって過去のデータの内容に
応じてスレ、シホールドレペルＶ、は次表のように制御
される。

表 このようにすれば第４図（１）に示すように著るしく特
性の劣化した信号に対しても過去２ビ。

トセルのデータの内容に応じて異なるスレッシホールド
レベル７里〜ｖ４で波形整形するので第４図（ｂ）に示
すように比較的、正確な信号が得られる。したがってこ
の信号を第４図（、）に示す同期信号で取り込むことに
より正確に本来の信号を復調することができる。

また本発明は第５図に示すように遅延回路を用いて過去
のデータを得るようＫしてもよい。

すなわち第５図において、入力端子ＩＫ与えられた信号
をコンパレータ２へ与えるとともに遅延回路３１で１ビ
ツトセル分だけ遅延し、さらに可変抵抗３２により適宜
にレベルを調整しテ上記コンノ４レータ２のスレッシホ
ールド入力へ与える。そしてコンパレータｌで波形整形
したデジタル信号を出力端子Ｓから出力する。

このようにすれば第６図（１）に実線で示す入力信号に
対してそのスレ、シホールドレベルハ破線で示すようＫ
ｆｆｉ化する。したがって波形整形し良信号は（ｂ）　
Ｋ示すように正確に本来の信号を復調することができ、
一定のスレッシホールドレベルでスライスした（ｅ）　
Ｋ示す信号では着るしく娯りを生じることｋなる。

さらに演算回路としてはｆ−）を組合せたものだけでな
く、たとえば第７図に示すようにＤ／Ａコンバータ２ｓ
を用いて２ビ、トセル過去のデータと１ピ、トセル過去
のデータとの２つの情報、すなわち２ビ、トの情報を演
算するようＫしてもよい、またこの場合、第８図に示す
ようＫ　２　ａ個の７リツプフロ、デを縦続接続にして
このｎｉｌの出力をｎ♂プツトＤ／Ａコンバータ２６へ
入力し、このアナログ出力をコンパレータ２のスレ、シ
ホールド入力へ与えるようＫしてもよい。

さらに第９図に示すように遅延時間がそれぞれ１ビツト
セル、２ビ、トセル・・・ｎビットセルの遅延回路３１
％、３１．・・・３１ｎに並列にデジタル信号を与えこ
の出力をそれぞれ可変抵抗３２１　　ＪＪ、・・・３２
ｎにより適宜にレベルを調整して加算器３３で加算し、
コンノ’？レータ２のスレッシホールド入力へ与えるよ
うにしてもよい、ｔたこの遅延回路は抵抗、コンデンサ
を用いた所謂ＣＲ積分回路等を用いるようＫしてもよい
。

以上詳述したように本発明は、コン・母レータのスレッ
シホールドレベルを過去のデータによって制御するよう
にしたのでピークレベルが規定レベルよりも高・低圧ず
れた特性の劣化したデータ、さらに時間軸にズレを生じ
たデータ屯正確に復調する仁とができるデジタルデータ
の復調回路を提供することができる。

【図面の簡単な説明】

第１図はアナログ再生信号の復調を説明する波形図、第
２図は本発明の一実施例を示すブロック図、第３図は本
発明の他の実施例を示すプロ、り図、第４図は第３図に
示す実施例の動作を説明する波形図、第５図は本発明の
さらに他の実施例を示すプロ、り図、第６図は第５図に
示す実施例の動作を説明する波形図、第７図乃至第９図
は各別のさらに他の実施例を示す図である。 １・−・入力端子、２・・・コンパレータ、３・・・Ｉ
ｔｌ力漏子、４，５・・・フリ、デフ口、！、６・・・
同期入力端子。 出願人代理人　　弁理士　鈴　江　武　彦１図 第２図 １１３図 １ｊ　　１４　１’ｌ）　　Ｉｔ） 第４図 〜 第５図 第６図 （Ｃ １１７図 １１８１１ 第９１１ ３１ｎ　　　　　　　　　Ｊｌｎ

Claims (1)

1. 【特許請求の範囲】 １）記録媒体に記録されたデジタル信号を再生する装置
   において、前記デジタル信号が入力されるコン・ヂレー
   タと、前記デジタル信号より所定時間遅延したデジタル
   信号を得る遅延回路とを具備し、この遅延回路の出力を
   前記コシパレータのスレッシホールドレベル入力とスル
   ことを特徴とするデジタル信号の復調回路。 ２）遅延回路が前記コシパレータの出力に接続されてい
   ることを特徴とする特許請求の範囲第１項記載のデジタ
   ル信号の復調回路。 ３）遅延回路が複数個の遅延回路からなシこれら各遅延
   回路の出力の演算結果を前記コンパレータのスレッシホ
   ールドレベル入力トスルコとを特徴とする特許請求の範
   囲第１項記載のデジタル信号の復調回路。