JPS58194445A - デイジタル信号抽出方式 - Google Patents
デイジタル信号抽出方式Info
- Publication number
- JPS58194445A JPS58194445A JP7654182A JP7654182A JPS58194445A JP S58194445 A JPS58194445 A JP S58194445A JP 7654182 A JP7654182 A JP 7654182A JP 7654182 A JP7654182 A JP 7654182A JP S58194445 A JPS58194445 A JP S58194445A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital
- input
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル2値にアナログ2値を対応させて時
系列のディジタル信号をアナログ化しえ信号が伝送系(
記録・再生系、変・復調系等も含む)を経て与えられ九
人力信号からビット毎にディジタル値を判定して本との
ディジタル信号を得るためのディジタル信号抽出方式に
係夛、特に伝送過程において波形の劣化し九デ′ イジ
タル信号をも正確に復元することができるディジタル信
号抽出方式に関するものである。
系列のディジタル信号をアナログ化しえ信号が伝送系(
記録・再生系、変・復調系等も含む)を経て与えられ九
人力信号からビット毎にディジタル値を判定して本との
ディジタル信号を得るためのディジタル信号抽出方式に
係夛、特に伝送過程において波形の劣化し九デ′ イジ
タル信号をも正確に復元することができるディジタル信
号抽出方式に関するものである。
近年、PCM()4ルス符号変調)チーブレコーダ愈ど
のようにディジタル信号を高密度に記録し、再生するこ
とが行なわれている。このような場合磁気テープ、磁気
へ、Pなど記鍮再生系全体の帯域が充分でないと記録ビ
ヤトノリーン相互の符号量干渉によって再生信号の品質
が劣化し7”4ゾタル信号の抽出・復元が困難になシ符
号誤りを生ずる原因となる。
のようにディジタル信号を高密度に記録し、再生するこ
とが行なわれている。このような場合磁気テープ、磁気
へ、Pなど記鍮再生系全体の帯域が充分でないと記録ビ
ヤトノリーン相互の符号量干渉によって再生信号の品質
が劣化し7”4ゾタル信号の抽出・復元が困難になシ符
号誤りを生ずる原因となる。
例えば民生用PCMエンコーダ・rコータ(PCMオー
y”イオゾロセ、?、PCMアダツタなどと称される)
の場合はいわゆるカセット式ホームビデオシステムすな
わち民生用カセット式VTR(ビデオテープレコーダ)
システムまたはその一部を利用してPCM方式によりて
オーディオ信号を記録・再生することに&る・こO場合
PCMオーディオ信号は疑似ビデオ信号の形として記録
され、&0でPCMオーディオ信号の間KTV(テレビ
ジ、ン)同期信号が記録される。このため同期信号の前
後のPCMオーディオ信号は符号間干渉會受けて波形が
劣化し易い、特に、民生用カセ。
y”イオゾロセ、?、PCMアダツタなどと称される)
の場合はいわゆるカセット式ホームビデオシステムすな
わち民生用カセット式VTR(ビデオテープレコーダ)
システムまたはその一部を利用してPCM方式によりて
オーディオ信号を記録・再生することに&る・こO場合
PCMオーディオ信号は疑似ビデオ信号の形として記録
され、&0でPCMオーディオ信号の間KTV(テレビ
ジ、ン)同期信号が記録される。このため同期信号の前
後のPCMオーディオ信号は符号間干渉會受けて波形が
劣化し易い、特に、民生用カセ。
ト式VT’RシステムO記録密度は都々高くなる傾向に
あり、この記録書度の高い亀の(いわゆる標準モードに
対する2倍モード、3倍モード111)では充分な記録
・再生帯域が得られず、信号の為周波成分のレベルが低
下し、正しいディジタル〕 信号を再現することが困鹸になる・ し九がりて、再生信号を波形整形し、記録したディジタ
ル信号を抽出する際に、従来はスレシ、−ルドレペルが
一定Oコン/臂し−タtlfi用いて劣化した波形の波
形整形を行なっていたが、前述のように記録・再生系全
体のW斌が狭くなった場合、記録・再生系全体の帯域に
対して記鎌償号波形の波長が充分に大きくない部分は再
生信号波形のピーク値が低くなりスレ7゜−ルドレペル
に達しなくなって誤り九データを抽出し出力してしまう
。
あり、この記録書度の高い亀の(いわゆる標準モードに
対する2倍モード、3倍モード111)では充分な記録
・再生帯域が得られず、信号の為周波成分のレベルが低
下し、正しいディジタル〕 信号を再現することが困鹸になる・ し九がりて、再生信号を波形整形し、記録したディジタ
ル信号を抽出する際に、従来はスレシ、−ルドレペルが
一定Oコン/臂し−タtlfi用いて劣化した波形の波
形整形を行なっていたが、前述のように記録・再生系全
体のW斌が狭くなった場合、記録・再生系全体の帯域に
対して記鎌償号波形の波長が充分に大きくない部分は再
生信号波形のピーク値が低くなりスレ7゜−ルドレペル
に達しなくなって誤り九データを抽出し出力してしまう
。
すなわち1第1図(、)に波形を示す入力信号Sは同期
信号に同期してディジタル2値にアナログ2値を対応さ
せて時系列のf イジタル信号をアナログ化した信号が
記録・再生系において波形が劣化し良信号で必フ、この
ような入力信号Sに対し図示THIなる一定のスレシ、
−ルドレペルにて波形整形すると本来同図(b)に示す
ような信号が抽出されるべきであるにもかかわらず同図
(e)に示すような信号として誤って抽出されてしまう
。
信号に同期してディジタル2値にアナログ2値を対応さ
せて時系列のf イジタル信号をアナログ化した信号が
記録・再生系において波形が劣化し良信号で必フ、この
ような入力信号Sに対し図示THIなる一定のスレシ、
−ルドレペルにて波形整形すると本来同図(b)に示す
ような信号が抽出されるべきであるにもかかわらず同図
(e)に示すような信号として誤って抽出されてしまう
。
本発明はこのような事情を背景としてなされたもので、
伝送系において波形の劣化した入力信号からも正確にも
とのディジタル信号を抽出・復元し得るディジタル信号
抽出方式を提供する 2(ことを目的としている。
伝送系において波形の劣化した入力信号からも正確にも
とのディジタル信号を抽出・復元し得るディジタル信号
抽出方式を提供する 2(ことを目的としている。
このような目的を達成する本発明の特徴とするところは
、入力信号を、それぞれ異なるスレシ、−ルドレペルの
与えられ九参数のコンツヤレータに入力してそれぞれス
レシ、−ルドレベルと比較するとと4に、直前のピット
の判定時の前記複数のコンパレータの出力状態に基づい
て前記複数のコンツヤレータの出力のいずれか一つを選
択してピット毎のディジタル値の判定を行なうことにあ
る・ 以下図面を′参照して本発明の詳細な説明する。
、入力信号を、それぞれ異なるスレシ、−ルドレペルの
与えられ九参数のコンツヤレータに入力してそれぞれス
レシ、−ルドレベルと比較するとと4に、直前のピット
の判定時の前記複数のコンパレータの出力状態に基づい
て前記複数のコンツヤレータの出力のいずれか一つを選
択してピット毎のディジタル値の判定を行なうことにあ
る・ 以下図面を′参照して本発明の詳細な説明する。
第2図に本発明の第1の実胞例の構成を示す・第2図に
おいて、1は磁気チーブ郷の記録媒体から再生された信
号すなわちアナログ化されたディジタル信号Sが与えら
れる入力端子、2・Jはそれぞれ第1、第2のコンツヤ
レータ、4は第1、第2のコンパレータ2.Sに比較基
準電圧としてそれぞれ異なる@1、第2のスレシ曹−ル
ドレベルTH2、TH3(TH2>丁H5)’を与える
基準電圧源、5は第1、第2のコンツヤレータ2゜1の
出力を択一的に切換えるためのマルチブレフサ、Iはマ
ルチブレフサ5の出力を一旦う。
おいて、1は磁気チーブ郷の記録媒体から再生された信
号すなわちアナログ化されたディジタル信号Sが与えら
れる入力端子、2・Jはそれぞれ第1、第2のコンツヤ
レータ、4は第1、第2のコンパレータ2.Sに比較基
準電圧としてそれぞれ異なる@1、第2のスレシ曹−ル
ドレベルTH2、TH3(TH2>丁H5)’を与える
基準電圧源、5は第1、第2のコンツヤレータ2゜1の
出力を択一的に切換えるためのマルチブレフサ、Iはマ
ルチブレフサ5の出力を一旦う。
チし且つその出力をマルチブレフサ5に第11緋2のコ
ン・豐レータ2.3の出力を選択するためのセレクト信
号として端子SELに与えるD7リツデフロツ!、1は
Dフリ、fフロ、プロの出力を最終出力として出力する
ための出力端子、1はDフリッf70ッf6に入力して
その動作タイミングを決定するクロック信号CLを外部
から入力するためのクロック信号入力端子である。
ン・豐レータ2.3の出力を選択するためのセレクト信
号として端子SELに与えるD7リツデフロツ!、1は
Dフリ、fフロ、プロの出力を最終出力として出力する
ための出力端子、1はDフリッf70ッf6に入力して
その動作タイミングを決定するクロック信号CLを外部
から入力するためのクロック信号入力端子である。
83図(、)〜(・)は742図の構成における動作に
係る各部の波形図である。
係る各部の波形図である。
ggs図(&)は入力信号80−例の波形およびこノ波
形に対する第1のコンパレータ2 OスV ’/、−ル
ドレペルTH2,第2のコンツヤレータ3のスレシ冒−
ルドレペルTHsの関係ヲ示している。
形に対する第1のコンパレータ2 OスV ’/、−ル
ドレペルTH2,第2のコンツヤレータ3のスレシ冒−
ルドレペルTHsの関係ヲ示している。
同図(b)はクロ、り信号入力端子8に与えられるクロ
、り信号CLの波形を示し、このクロック信号CLは入
力信号80デイジタル情報の各ピットセルに同期し且つ
この場合各ピットセルの中央で立上る信号であり0(入
力信号Sの特性に応じ各ピットセルのほぼ中央などの予
定の位相で立上6を九は立下るクロ、り信号であれば同
様に機能させるととが可能である。)同図(c) 、
(d)バーt−レぞれ第1. 第2(Dコンノ譬し/−
px、s。
、り信号CLの波形を示し、このクロック信号CLは入
力信号80デイジタル情報の各ピットセルに同期し且つ
この場合各ピットセルの中央で立上る信号であり0(入
力信号Sの特性に応じ各ピットセルのほぼ中央などの予
定の位相で立上6を九は立下るクロ、り信号であれば同
様に機能させるととが可能である。)同図(c) 、
(d)バーt−レぞれ第1. 第2(Dコンノ譬し/−
px、s。
各出力を示し、同図(・)はD7す、fフロ、グCの出
力すなわち出力信号を示す波形である。
力すなわち出力信号を示す波形である。
次に本実施例における動作について説明する1入力端子
1に記録媒体より再生して得られた第3図(&)に示す
ような入力信号Sが入力されると、第1、第2のコン・
々レータ2,3はそれぞれ4見られてbるスレシ、−ル
ドレベルTH2aTH3が異なる値(THz)TH3)
であるので、同図(i(d)に示すような信号がそれぞ
れ各コン・平レータ2.3から出力される。 −vルチ
グレクサ5トDフリップフロッ!6の出力(Q出力端)
よや帰還された信号つまシ直前のピット判定値をセレク
ト信号として、該セレクト信号すなわち出力端子1の出
力信号が101のときは第2のコンノ々し〜り3の出力
を、そして@l”のときは第10コン・譬レータ1の出
力をそれぞれ選択してD7リツグフロシ!−くいずれか
一方のコン・々レータ出力管入力(p入力端)する、D
フリラグフロ、グに入力され良この信号は、クロ。
1に記録媒体より再生して得られた第3図(&)に示す
ような入力信号Sが入力されると、第1、第2のコン・
々レータ2,3はそれぞれ4見られてbるスレシ、−ル
ドレベルTH2aTH3が異なる値(THz)TH3)
であるので、同図(i(d)に示すような信号がそれぞ
れ各コン・平レータ2.3から出力される。 −vルチ
グレクサ5トDフリップフロッ!6の出力(Q出力端)
よや帰還された信号つまシ直前のピット判定値をセレク
ト信号として、該セレクト信号すなわち出力端子1の出
力信号が101のときは第2のコンノ々し〜り3の出力
を、そして@l”のときは第10コン・譬レータ1の出
力をそれぞれ選択してD7リツグフロシ!−くいずれか
一方のコン・々レータ出力管入力(p入力端)する、D
フリラグフロ、グに入力され良この信号は、クロ。
り信号入力端子8に入力されたクロック信号CLO立上
少でう、チされ、このラッチされた値は出力端子1に出
力されるとともにマルチプレクサ5に帰還され、次のク
ロ、り信号CLの立上りまで保持される。
少でう、チされ、このラッチされた値は出力端子1に出
力されるとともにマルチプレクサ5に帰還され、次のク
ロ、り信号CLの立上りまで保持される。
すなわち、第3図(b)に示す時刻t = tQにおい
ては同図(・)のように出力は′″0#であるためマル
チブレフサ5Fi第2のコン・(レータ3を選択、
しており、この友めD7す、!ソロ、)5には同図(d
)の信号が入力されている。1=11でクロック信号C
Lが立上るとDフリラグフロ、プロはその時点でのw4
2のコンノ母レータ3の出力d1=″l”〔第3図(d
)〕をラッチして出力する。t=H以降は出力は′1”
でおるのでマルチプレク?5は第10コンノfレータ2
の出力全選択する。したがってt = t2ではDフリ
ップフロラ!・6は第1のコン・臂レータ2の出力e2
=Ill g″〔第3図(・)〕をラッチして出力す
る・ 以後同様に83図(e) * (4)に示すdB 、
14 m 1161c6・・・・・炉順次Dフリ、!ク
ロック6にラッチされ同図(、)に示すように正しい波
形が抽出(整形)されてもとのディジタル信号に対応す
る信号が出力端子1から出力される。
ては同図(・)のように出力は′″0#であるためマル
チブレフサ5Fi第2のコン・(レータ3を選択、
しており、この友めD7す、!ソロ、)5には同図(d
)の信号が入力されている。1=11でクロック信号C
Lが立上るとDフリラグフロ、プロはその時点でのw4
2のコンノ母レータ3の出力d1=″l”〔第3図(d
)〕をラッチして出力する。t=H以降は出力は′1”
でおるのでマルチプレク?5は第10コンノfレータ2
の出力全選択する。したがってt = t2ではDフリ
ップフロラ!・6は第1のコン・臂レータ2の出力e2
=Ill g″〔第3図(・)〕をラッチして出力す
る・ 以後同様に83図(e) * (4)に示すdB 、
14 m 1161c6・・・・・炉順次Dフリ、!ク
ロック6にラッチされ同図(、)に示すように正しい波
形が抽出(整形)されてもとのディジタル信号に対応す
る信号が出力端子1から出力される。
なお、この場合箱1のコンミ4レータ2のスレシ、−ル
ドレペルTH2は本とのディジタル信号が2ビ、ト以上
連続して@1″であるときの入力信号Sのレベルより低
く、第2のコン・々レータ3のスレシ、−ルドレベルT
H5Fi4とのディジタル信号が2ピ、ト以上連続して
”0“であるときの入力信号Sのレベルより高く且つ既
に述べ九ようにTH2) TH3となるように選定され
る。
ドレペルTH2は本とのディジタル信号が2ビ、ト以上
連続して@1″であるときの入力信号Sのレベルより低
く、第2のコン・々レータ3のスレシ、−ルドレベルT
H5Fi4とのディジタル信号が2ピ、ト以上連続して
”0“であるときの入力信号Sのレベルより高く且つ既
に述べ九ようにTH2) TH3となるように選定され
る。
また、入力信号Sの波形の劣化が甚しい場合、あるいは
平均値レベルが変動しているような場合には、スレシ、
−ルドレベルの数すなわちコン、4レータの数を多く設
定し、スレショールドレベルの間隔を細かく設定するこ
とにより、正確なディジタル信号の復元抽出が実現でき
る。
平均値レベルが変動しているような場合には、スレシ、
−ルドレベルの数すなわちコン、4レータの数を多く設
定し、スレショールドレベルの間隔を細かく設定するこ
とにより、正確なディジタル信号の復元抽出が実現でき
る。
第4図唸コン・9レータを3個用いて波形劣化O顕著な
場合にも正確表ディノタル信号の抽出が行なえるように
した本発明の第2の実施例の構成を示すものである。
場合にも正確表ディノタル信号の抽出が行なえるように
した本発明の第2の実施例の構成を示すものである。
第4図において、11は入力信号Sがち見られる入力端
子、12.11.14はそれぞれ第11第2、第3のコ
ン/量レーク、15は第1、第2、第3のコンノ平レー
タ12.Jj、14にそhぞhxnるスレシ、−ルドレ
ペルTH12pTHls e TH+4(TH12>T
H13>T)(14)を与える基準電圧源、1g、J7
.JJはDフリツノフロ、プ、19は第1〜第3のコン
・臂レータ12〜14の各出力を択一的に選択して出方
するマルチプレクサ、20線最終出方を出方するための
出力端子、21はDフリッ!フロッゾ16〜18に与え
られるクロ、り信号CLが入力されるクロック信号入力
端子である。この場合、Dフリ、グア0、f16.17
にはそれぞれ第1、第3のコン/モレータ12,14の
出方が与えられ、D7す、!70ツノ18にはマルチグ
レクf19の出力が与えられ、このDフリ、グフロ、プ
18の出力が出力端子20に導出される。マルチプレク
サ19にはDフリラグフロ、プ16および11の出力が
セレクト信号として与えられ、マルチプレクサ19はこ
れらDフリップ70プ!16.1’lの出力が共に″1
’Oときに第1のコン/4レータ12の出力を選択し、
共に“0”のときに第3のコンツクレータ14の出力を
選択し、これらの一方(Dフリ、グフロ、グ16)の出
力が101、他方(Dフリップフロッグ17)の出力が
′″1#の場合には第2のコン/4レータIJの出力を
選択する。
子、12.11.14はそれぞれ第11第2、第3のコ
ン/量レーク、15は第1、第2、第3のコンノ平レー
タ12.Jj、14にそhぞhxnるスレシ、−ルドレ
ペルTH12pTHls e TH+4(TH12>T
H13>T)(14)を与える基準電圧源、1g、J7
.JJはDフリツノフロ、プ、19は第1〜第3のコン
・臂レータ12〜14の各出力を択一的に選択して出方
するマルチプレクサ、20線最終出方を出方するための
出力端子、21はDフリッ!フロッゾ16〜18に与え
られるクロ、り信号CLが入力されるクロック信号入力
端子である。この場合、Dフリ、グア0、f16.17
にはそれぞれ第1、第3のコン/モレータ12,14の
出方が与えられ、D7す、!70ツノ18にはマルチグ
レクf19の出力が与えられ、このDフリ、グフロ、プ
18の出力が出力端子20に導出される。マルチプレク
サ19にはDフリラグフロ、プ16および11の出力が
セレクト信号として与えられ、マルチプレクサ19はこ
れらDフリップ70プ!16.1’lの出力が共に″1
’Oときに第1のコン/4レータ12の出力を選択し、
共に“0”のときに第3のコンツクレータ14の出力を
選択し、これらの一方(Dフリ、グフロ、グ16)の出
力が101、他方(Dフリップフロッグ17)の出力が
′″1#の場合には第2のコン/4レータIJの出力を
選択する。
第5図(&)〜(1)は第4図の構成における動作に係
る各部の波形図である・ 第5図(、)は入力信号8の一例の波形およびこの波形
に対する第1、第2、第3のコンバレーfill、11
.14の各スレシ、−ルドレペルTH12、’rn13
、 TH14(D関係を示している・同図(b)はク
ロ、り信号CL、同図(@) * (d) e (・)
は第1、jI2、第3のコンツクレータJJ#JJ、J
4の各出力、同図(r)は第1のコンパレータ12の出
力tう、チしたD7す、グフロ、グ16の出力、piJ
図−)は第3のコン・ダレータ14の出力をう。
る各部の波形図である・ 第5図(、)は入力信号8の一例の波形およびこの波形
に対する第1、第2、第3のコンバレーfill、11
.14の各スレシ、−ルドレペルTH12、’rn13
、 TH14(D関係を示している・同図(b)はク
ロ、り信号CL、同図(@) * (d) e (・)
は第1、jI2、第3のコンツクレータJJ#JJ、J
4の各出力、同図(r)は第1のコンパレータ12の出
力tう、チしたD7す、グフロ、グ16の出力、piJ
図−)は第3のコン・ダレータ14の出力をう。
チし九Dフリ、グフロ、!17の出力、同図(b)はマ
ルチプレクサ1りの出力、同図(1)は最終出力の波形
をそれぞれ示している。
ルチプレクサ1りの出力、同図(1)は最終出力の波形
をそれぞれ示している。
次に本実施例における動作について説明する。
波形の劣化した入力信号8はスレシ、−ルドレベルTH
12〜TH14のいずれかの比較結果が選択され波形整
形されるのであるが、ビット判定時に入力信号Sがスレ
シ、−ルドレベルTH14よp低い場合には次のど、ト
判定時にはスレン。
12〜TH14のいずれかの比較結果が選択され波形整
形されるのであるが、ビット判定時に入力信号Sがスレ
シ、−ルドレベルTH14よp低い場合には次のど、ト
判定時にはスレン。
−ルドレペルTH14の13のコンツクレータ140出
力がマルチプレクサ19で選択されこれがDフリ、グフ
ロッグ18でう、チされて出力端子zoに与えられる。
力がマルチプレクサ19で選択されこれがDフリ、グフ
ロッグ18でう、チされて出力端子zoに与えられる。
tた、ビット判定時に入力信号8がスレシ、−ルドレペ
ルTH12より高い場合には次のビット判定時にはスレ
ショールドv−(xTHl。。麺、。=r 7 z4
V p 1 !。ヵヵヵ、 ゛(マルチプレクサ1
9で選択されDフリラグフロ、グIIでう、チされ出力
となる。そして、これら以外すなわちビット判定時に入
力信号Sがスレシ、−ルドレペル”B !Ink:(且
ツスレ7、−ルドレペルTH,4よル^い場合には次の
ピット判定KKは!2のコンパレータJJC)出力が選
択される。
ルTH12より高い場合には次のビット判定時にはスレ
ショールドv−(xTHl。。麺、。=r 7 z4
V p 1 !。ヵヵヵ、 ゛(マルチプレクサ1
9で選択されDフリラグフロ、グIIでう、チされ出力
となる。そして、これら以外すなわちビット判定時に入
力信号Sがスレシ、−ルドレペル”B !Ink:(且
ツスレ7、−ルドレペルTH,4よル^い場合には次の
ピット判定KKは!2のコンパレータJJC)出力が選
択される。
このビット判定時の入力信号Sと各スレン。
−ルドレペルTH−TH,4との関係と、そのと2
きの船1〜第3のコン/4レータ12〜14の出力、お
よびその場合の次のビット判定時に6釈されるコン/4
レータは次表のようlk関係となる。
よびその場合の次のビット判定時に6釈されるコン/4
レータは次表のようlk関係となる。
第 1 表
次に、第4図および第り図を鯵照して東に絆細に説明す
る。
る。
記録に体より書生され友人力信号fiは入力端子11に
与えられる。t=tQでは第1〜第3のコンパレータ1
2〜14の出力はすべて“O#である友めマルチプレク
サ19は第3のコンパレータ14を゛選択するea t
o<t<tlにおいて第3のコンツタレータ14の出力
は“O”から′″1”となる、この@11出力がt=
tlにおいてD7す、グフロ、118でう、チされ出力
端子20に出力されるとともにDフリ、7°フロ、ゾ1
1によっても1″がラッチされる。このとき同時に第1
のコン/4レータ12の出力がラッチされたDフリ、!
フロ、プ16(D出力が″0”であるので前記Dフリ、
!フロップ17の出力によってマルチプレクサ19が切
換えられマルチプレクサ19は第2のコン・々レータ1
3の出力を選択する。従って讐′尤チグレクサ19の出
力はt=t1において入力信号8がスレシ、−ルドレベ
ルTH13より低いので“0”となる@ 1=t2にお
いて、第2のコン・中レータ13の出力は”0”でアル
ノでこれがD7リツプ70ッ!18でラッチされ、ま九
Dフリ、グフロ、!16.17の出力は共K”O”とな
るので、マルチプレクサ19では再び第3のコンノ譬レ
ータ14の出力が選択される・tz<tossにおいて
第3のコンパレータJ4の出力は0#から@″1″にな
り、t=t3においてこの第3のコンノ譬レータ14の
出力がDフリ、!フロッグ18にラッチされて出力端子
2゜に出力されるとともにDフリ、グフロ、!17によ
ってもう、チされ、同時KDフリップフロップ16でう
、チされる第1のコン・ぐレータ1zの出力が“0”で
あるので、マルチプレクサ19は前述同様第2のコン・
ぐレータ13を選択する。
与えられる。t=tQでは第1〜第3のコンパレータ1
2〜14の出力はすべて“O#である友めマルチプレク
サ19は第3のコンパレータ14を゛選択するea t
o<t<tlにおいて第3のコンツタレータ14の出力
は“O”から′″1”となる、この@11出力がt=
tlにおいてD7す、グフロ、118でう、チされ出力
端子20に出力されるとともにDフリ、7°フロ、ゾ1
1によっても1″がラッチされる。このとき同時に第1
のコン/4レータ12の出力がラッチされたDフリ、!
フロ、プ16(D出力が″0”であるので前記Dフリ、
!フロップ17の出力によってマルチプレクサ19が切
換えられマルチプレクサ19は第2のコン・々レータ1
3の出力を選択する。従って讐′尤チグレクサ19の出
力はt=t1において入力信号8がスレシ、−ルドレベ
ルTH13より低いので“0”となる@ 1=t2にお
いて、第2のコン・中レータ13の出力は”0”でアル
ノでこれがD7リツプ70ッ!18でラッチされ、ま九
Dフリ、グフロ、!16.17の出力は共K”O”とな
るので、マルチプレクサ19では再び第3のコンノ譬レ
ータ14の出力が選択される・tz<tossにおいて
第3のコンパレータJ4の出力は0#から@″1″にな
り、t=t3においてこの第3のコンノ譬レータ14の
出力がDフリ、!フロッグ18にラッチされて出力端子
2゜に出力されるとともにDフリ、グフロ、!17によ
ってもう、チされ、同時KDフリップフロップ16でう
、チされる第1のコン・ぐレータ1zの出力が“0”で
あるので、マルチプレクサ19は前述同様第2のコン・
ぐレータ13を選択する。
ts<t<t4では第2のコン・中レータ13の出力が
′″1”から@0”になJ)、t=t4において−Dフ
リ、グフロ、グ18の入力は10#であるので出力端子
20からの出力は′″O”となる。
′″1”から@0”になJ)、t=t4において−Dフ
リ、グフロ、グ18の入力は10#であるので出力端子
20からの出力は′″O”となる。
以後同様の動作をするが、この場合のマルチプレクサ1
9の選択は直前Oビットのビット判定時の状態をう、チ
し九D7す、プフロ、f16および11の出力によって
次表のように決定される。
9の選択は直前Oビットのビット判定時の状態をう、チ
し九D7す、プフロ、f16および11の出力によって
次表のように決定される。
第 2 表
こうして、出力端子20に第5図(1)のような出力を
得ることができる・ なお本発明は上述し且つ図面に示す実施例にのみ一定逼
れることなくその賛旨を変更しない軸囲内で柚々変形し
て実施することができる・例えば上記第1および第2の
実施例ではコン・9レ一タ會2個および3−とした場合
、すなわちスレシ、−ルドレペルt 2 個および3個
とし九場合について説明したが、入力信号の波形劣化の
甚しい場合には、例えば第6図に示すように基羊電圧*
Apsからそれぞれ異なるスレシ、−ルドレペルの与え
られた多数のコンノ母V j’ CPl (
’1〜CP、會用いて、IL前のビット判定時の出力を
D7す、プ70,7’DF、〜DF、でラッチしその抹
總に応じてマルチプレクサMxを切換え、谷コンノ(レ
ータCP1〜CpHの出力のうち1つt7選択してDフ
リ、グフロ、グDFQに与えるようにして、より確度の
高いディジタル信号抽出を行うようにしてもよい。
得ることができる・ なお本発明は上述し且つ図面に示す実施例にのみ一定逼
れることなくその賛旨を変更しない軸囲内で柚々変形し
て実施することができる・例えば上記第1および第2の
実施例ではコン・9レ一タ會2個および3−とした場合
、すなわちスレシ、−ルドレペルt 2 個および3個
とし九場合について説明したが、入力信号の波形劣化の
甚しい場合には、例えば第6図に示すように基羊電圧*
Apsからそれぞれ異なるスレシ、−ルドレペルの与え
られた多数のコンノ母V j’ CPl (
’1〜CP、會用いて、IL前のビット判定時の出力を
D7す、プ70,7’DF、〜DF、でラッチしその抹
總に応じてマルチプレクサMxを切換え、谷コンノ(レ
ータCP1〜CpHの出力のうち1つt7選択してDフ
リ、グフロ、グDFQに与えるようにして、より確度の
高いディジタル信号抽出を行うようにしてもよい。
また、同実施例では直前の1ピツトのピット判定時の各
コンパレータの出力状態に応じてスレシ、−ルドレペル
の異するコンパレータの選択切換を行うようにしたが、
直前の複数ビットのビット判定時の各コン・中レータの
出力状態に応じてビワ8判定に用いるフン・譬レータを
選択するようにしてもよい。
コンパレータの出力状態に応じてスレシ、−ルドレペル
の異するコンパレータの選択切換を行うようにしたが、
直前の複数ビットのビット判定時の各コン・中レータの
出力状態に応じてビワ8判定に用いるフン・譬レータを
選択するようにしてもよい。
以上詳述したように、本発明によれば、スレシ、−ルド
の異なる複数のコン、4レータに入力信号を与え、各ビ
ット判定時に、直前のど、ト判定時における各コン・ダ
レータの出力状態に基づいて前記複数のコン)4レータ
のうちの1つを選択しその出力によってビットの″1″
か10#かの判定を行うようにしたので、記録・再生系
等O伝送系において波形が劣化した入力信号からも正確
にもとのディジタル信号を抽出・復元すbことの可能な
ディジタル信号抽出方式を提供することができる。
の異なる複数のコン、4レータに入力信号を与え、各ビ
ット判定時に、直前のど、ト判定時における各コン・ダ
レータの出力状態に基づいて前記複数のコン)4レータ
のうちの1つを選択しその出力によってビットの″1″
か10#かの判定を行うようにしたので、記録・再生系
等O伝送系において波形が劣化した入力信号からも正確
にもとのディジタル信号を抽出・復元すbことの可能な
ディジタル信号抽出方式を提供することができる。
第1図(a)〜(、)は従来技術における問題点を説明
するための各部波形図、第2図は本発明の第1の実施例
の構成を示すプロ、り図、第3図(1)〜(、)は同実
施例の動作を説明するための各部波形図、第4図は本発
明の第2の実施例の構成を示すブロック図、第5図(、
)〜(1)は同実施例の動作を説明するための各部波形
図、第6図は本発明の他の実施例の構成を示すプロ、り
図である。 1.11・・・入力端子、1.3 + 12〜14゜C
Pl〜CPn・・・コンノ譬レータ、4 、 J 5
、 PS・・・基準電圧源、5.19.WDC・・・マ
ルチプレクサ、6 + 16〜I J r DF+ 〜
DFB a DFo−Dフリッグフロッf、v、xo・
・・出力端子、41 e 21・・・クロ、り信号入力
端子・
するための各部波形図、第2図は本発明の第1の実施例
の構成を示すプロ、り図、第3図(1)〜(、)は同実
施例の動作を説明するための各部波形図、第4図は本発
明の第2の実施例の構成を示すブロック図、第5図(、
)〜(1)は同実施例の動作を説明するための各部波形
図、第6図は本発明の他の実施例の構成を示すプロ、り
図である。 1.11・・・入力端子、1.3 + 12〜14゜C
Pl〜CPn・・・コンノ譬レータ、4 、 J 5
、 PS・・・基準電圧源、5.19.WDC・・・マ
ルチプレクサ、6 + 16〜I J r DF+ 〜
DFB a DFo−Dフリッグフロッf、v、xo・
・・出力端子、41 e 21・・・クロ、り信号入力
端子・
Claims (1)
- ディジタル2値にアナログ2mを対応させて時系列のデ
ィジタル信号をアナログ化した信号が伝送系を経て与え
られた入力信号からビット毎にディジタル値を判定して
本とのディジタル信号を得る4’lたシ、前記入力信号
をそれぞれ異なるスレVW−ルドレペルの与えられた複
数のコンツクレータに入力してそれぞれスレシ、−ルド
レベルと比較するとと吃に、直前のビットの判定時の前
記複数のコン・母レークの出力状態に基づいて前記複数
のコン・ヤレータの出力のいずれか1つを選択してビッ
ト毎のディジタル値の判定を行なうことt特徴とするデ
ィジタル信号抽出方式。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7654182A JPS58194445A (ja) | 1982-05-10 | 1982-05-10 | デイジタル信号抽出方式 |
GB08305998A GB2120030B (en) | 1982-03-04 | 1983-03-04 | Digital signal demodulator circuit |
US06/472,326 US4585952A (en) | 1982-03-04 | 1983-03-04 | Digital waveform shaping circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7654182A JPS58194445A (ja) | 1982-05-10 | 1982-05-10 | デイジタル信号抽出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58194445A true JPS58194445A (ja) | 1983-11-12 |
Family
ID=13608124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7654182A Pending JPS58194445A (ja) | 1982-03-04 | 1982-05-10 | デイジタル信号抽出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58194445A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003013085A1 (fr) * | 2001-07-31 | 2003-02-13 | Fujitsu Limited | Dispositif a semi-conducteurs et systeme de transfert de donnees |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5750155A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Decoding circuit |
JPS5753809A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Waveform shaping circuit of digital signal processor |
-
1982
- 1982-05-10 JP JP7654182A patent/JPS58194445A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5750155A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Decoding circuit |
JPS5753809A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Waveform shaping circuit of digital signal processor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003013085A1 (fr) * | 2001-07-31 | 2003-02-13 | Fujitsu Limited | Dispositif a semi-conducteurs et systeme de transfert de donnees |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5287228A (en) | Peak detection method and apparatus therefor | |
US4574206A (en) | Wave-shaping circuit | |
KR850001946B1 (ko) | 디지탈 파형 정형회로 | |
US4585952A (en) | Digital waveform shaping circuit | |
US5270876A (en) | Apparatus for reproducing data recorded on a magnetic recording medium | |
JPS60176324A (ja) | 波形整形回路 | |
US3786201A (en) | Audio-digital recording system | |
US5196848A (en) | Code modulation system using modulated data code tables | |
US5231544A (en) | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus | |
US4453250A (en) | PCM Signal processing apparatus | |
JPH0123799B2 (ja) | ||
JPS58194445A (ja) | デイジタル信号抽出方式 | |
US4821298A (en) | Method and apparatus for reproducing digitized signals | |
EP0206221A2 (en) | Apparatus for recording and reproducing digital signal | |
US5673046A (en) | Analog-to-digital conversion circuit for use in information reproduction apparatuses | |
KR960006396B1 (ko) | 디지틀신호 기록방법 | |
US5963382A (en) | Methods of recording and reproducing and apparatus for recording and reproducing time codes | |
EP0510876A2 (en) | Audio signal recording apparatus having music-absence/presence detecting means | |
US5130862A (en) | Coding apparatus for converting digital signals into ternary signals whose dc component is equal to zero | |
Morizono et al. | Digital video recording—Some experiments and future considerations | |
US3188614A (en) | Apparatus for compensating for skewed digital information upon a magnetic tape | |
JPH04134758A (ja) | ディジタル信号記録方法 | |
KR920004160Y1 (ko) | 디지탈 테이프 레코오더에 있어서 자동 트랙킹 화인딩신호 생성회로 | |
JP2755017B2 (ja) | 記録信号のチェック回路 | |
KR0172497B1 (ko) | D-vcr의 기록데이타선택장치 |