JPS58147230A - パルス監視装置 - Google Patents
パルス監視装置Info
- Publication number
- JPS58147230A JPS58147230A JP2992482A JP2992482A JPS58147230A JP S58147230 A JPS58147230 A JP S58147230A JP 2992482 A JP2992482 A JP 2992482A JP 2992482 A JP2992482 A JP 2992482A JP S58147230 A JPS58147230 A JP S58147230A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- pulses
- logic level
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、サイリスタ変換装置のff−)パルス発生装
置のような複数の・奇ルスを周期的に発生させる装置の
異常をすみやかに検出する為のノ譬ルス監視装置に関す
る。
置のような複数の・奇ルスを周期的に発生させる装置の
異常をすみやかに検出する為のノ譬ルス監視装置に関す
る。
サイリスタ素子などで構成された変換装置においては、
サイリスタ素子に与えるダートパルス信号は、非常に重
要であり、もしダートパルスが1個でも発生しなくなる
と転流失敗を引き起したシ、又f−)ノヤルスが1個で
も出やはなしになると、サイリスタ素子の逆圧期間中に
r−トノ臂ルスを与えることになってサイリスク素子の
劣化を招いたシする。又、近年制御保映装置Itを多重
化する傾向にあシ、そのような場合増増ダートパルスの
異常をすみやかに検出して異常系列を切離してシステム
停止を防止する必要がある。そこで近年、簡単な装置で
且つすみ中かにノ臂ルスの異常を検出する為の・9ルス
監視装置が要望されている。
サイリスタ素子に与えるダートパルス信号は、非常に重
要であり、もしダートパルスが1個でも発生しなくなる
と転流失敗を引き起したシ、又f−)ノヤルスが1個で
も出やはなしになると、サイリスタ素子の逆圧期間中に
r−トノ臂ルスを与えることになってサイリスク素子の
劣化を招いたシする。又、近年制御保映装置Itを多重
化する傾向にあシ、そのような場合増増ダートパルスの
異常をすみやかに検出して異常系列を切離してシステム
停止を防止する必要がある。そこで近年、簡単な装置で
且つすみ中かにノ臂ルスの異常を検出する為の・9ルス
監視装置が要望されている。
従って、本発明の目的はこのような要望を満たすべくな
されたものであって、周期的に繰り返えされる時系列ノ
譬ルスの異常をすみやかに検出して、拡大事故を防止し
たシ、保守時間を短縮する為の手段として使用するi’
l?ルス監視装置を提供することにある。
されたものであって、周期的に繰り返えされる時系列ノ
譬ルスの異常をすみやかに検出して、拡大事故を防止し
たシ、保守時間を短縮する為の手段として使用するi’
l?ルス監視装置を提供することにある。
本発明は、この目的を達成するために、周期的に発生す
る複数のパルス列の一つを基準・ぐルスとして任意に選
択し、その基準ノクルスが所定時間状態変化を起さない
場合に前記基準ノ母ルスが異常であると判断する第1の
機能と、前記基準パルスが発生した時点よシ所望時間内
に、所望の・ダルス数がカウントされなかった場合に異
常と判断する第2の機能とを具備してノナルスの異常を
判断することを特徴とするものである。
る複数のパルス列の一つを基準・ぐルスとして任意に選
択し、その基準ノクルスが所定時間状態変化を起さない
場合に前記基準ノ母ルスが異常であると判断する第1の
機能と、前記基準パルスが発生した時点よシ所望時間内
に、所望の・ダルス数がカウントされなかった場合に異
常と判断する第2の機能とを具備してノナルスの異常を
判断することを特徴とするものである。
菖゛1図は、本発明の一実施例を示すパルス監視装置で
ある。第2図は、時系列パルスを示しておシ、説明の便
宜上図に示すように、パルスをty、z、v、x%w1
yと略記し、基準・臂ルスをUとする。又、第1図にお
いて、1はカウンタであシ、ノ母ルスUが入力されると
、クリヤーされ、オア素子2の出力が入力されあと、そ
のパルスをカウントして、5発目のノ量ルスがカウント
されると、パルス出力が生じる。3もオア素子である。
ある。第2図は、時系列パルスを示しておシ、説明の便
宜上図に示すように、パルスをty、z、v、x%w1
yと略記し、基準・臂ルスをUとする。又、第1図にお
いて、1はカウンタであシ、ノ母ルスUが入力されると
、クリヤーされ、オア素子2の出力が入力されあと、そ
のパルスをカウントして、5発目のノ量ルスがカウント
されると、パルス出力が生じる。3もオア素子である。
4.6、はナンド素子であり、周知のごとく、ナンド素
子4.5はフリップ70、グ回路を構成している。6.
8は反転素子、9.10はタイマーであシ、入力信号が
、例えばタイマー9は18m5以上:タイマー10は2
4m5以上、ロジックレベル“1′″であルト、出力・
臂ルスを生じる。
子4.5はフリップ70、グ回路を構成している。6.
8は反転素子、9.10はタイマーであシ、入力信号が
、例えばタイマー9は18m5以上:タイマー10は2
4m5以上、ロジックレベル“1′″であルト、出力・
臂ルスを生じる。
次に本発明の詳細な説明する。第2図の時系列ノヤルス
を6相ツリ、ゾで構成されたサイリスタ変換装置のグー
トノヤルスとする。従って、50Hmであれば、パルス
Uが発生して、次にノナルスUが発生する迄の時間U2
0mgであり、/クルスUが発生して、i4ルスYが発
生する迄の時間は、約16.7ms、又、各パルス間隔
は、約3.33m5である。
を6相ツリ、ゾで構成されたサイリスタ変換装置のグー
トノヤルスとする。従って、50Hmであれば、パルス
Uが発生して、次にノナルスUが発生する迄の時間U2
0mgであり、/クルスUが発生して、i4ルスYが発
生する迄の時間は、約16.7ms、又、各パルス間隔
は、約3.33m5である。
さて、ノ臂ルスがすべて正常の場合には、/ヤルスUが
一発生すると、ナンド素子4の出力はロジックレベル“
1”、即ちフリツノフロ、7”がセ、トされる。ノ量ル
スz、v、x、w、yが正常ならば、カウンタ1は、パ
ルスYによって、即ち5発目のパルスによって出力パル
スが発生して、そのノ4ルスによって、ナンド素子4の
出力はロジックレベル@01、即ちフリ、デフp 、f
線すセ、トされる。従って、ナンド素子4の出力カロジ
ックレベル111である期間は、約167amとなる。
一発生すると、ナンド素子4の出力はロジックレベル“
1”、即ちフリツノフロ、7”がセ、トされる。ノ量ル
スz、v、x、w、yが正常ならば、カウンタ1は、パ
ルスYによって、即ち5発目のパルスによって出力パル
スが発生して、そのノ4ルスによって、ナンド素子4の
出力はロジックレベル@01、即ちフリ、デフp 、f
線すセ、トされる。従って、ナンド素子4の出力カロジ
ックレベル111である期間は、約167amとなる。
しかるにタイマー9の設定時間拡、前述のとと(18m
5に設定されている為に、タイマー9の出力は、常にロ
ジックレベル10”である、一方、ΔルスUが発生する
と、反転素子6の出力はロジックレベル″″0”であシ
、且つ)々ルスUがロジックレベル“1’0期間だけロ
ジックレベル“0”となる、換言すれば、ノタルスUの
・母ルス幅をtmsとすれば、(20”t)m−の期間
はナンド素子6の出力は、ロジックレベル′″1”であ
る、しかるに、タイマー10の設定時間は24m5であ
るので、タイ!−10の出力は常にロジックレベル10
”である、卸ち、ノ譬ルスU−lダルスYがすべて正常
ならばオア素子J4D出力は常にロジックレベル″0”
となる。
5に設定されている為に、タイマー9の出力は、常にロ
ジックレベル10”である、一方、ΔルスUが発生する
と、反転素子6の出力はロジックレベル″″0”であシ
、且つ)々ルスUがロジックレベル“1’0期間だけロ
ジックレベル“0”となる、換言すれば、ノタルスUの
・母ルス幅をtmsとすれば、(20”t)m−の期間
はナンド素子6の出力は、ロジックレベル′″1”であ
る、しかるに、タイマー10の設定時間は24m5であ
るので、タイ!−10の出力は常にロジックレベル10
”である、卸ち、ノ譬ルスU−lダルスYがすべて正常
ならばオア素子J4D出力は常にロジックレベル″0”
となる。
さて、次にノ臂ルスが異常になった場合を考えル、先ス
、ノ臂ルスUが正常で、パルスZ、V。
、ノ臂ルスUが正常で、パルスZ、V。
XlW% Yのいずれかが異常になった場合を考える。
例としてノ4ルスVの異常を考える。
パルスVを作9出す回路が故障して、ノ譬ルスVが発生
しなく唸ると、カウンタ1は、4発の・臂ルスしかカウ
ントしないので、その出力は常にロジックレベル@′0
”、従って、ナンド素子4の出力は常にロジックレベル
11”、即チフ1ツブ7+H、yノはリセット之れず、
タイマー9の設定時間18mmを越えて、オア素子3の
出力はロジックレベル” 1 ’ トナ、6゜又、ノ臂
ルスvを作シ出す回路が故障して、ノ母ルスVが常にロ
ジ、フレベル@1”のままの状態になると、カウンタ1
は、5発のノ々ルスをカウントできなくなるので、その
出力は常にロジックレベル@0”となシ、前述の説明と
同じく、オア素子3の出カバ、ロジックレベル11”と
なる。
しなく唸ると、カウンタ1は、4発の・臂ルスしかカウ
ントしないので、その出力は常にロジックレベル@′0
”、従って、ナンド素子4の出力は常にロジックレベル
11”、即チフ1ツブ7+H、yノはリセット之れず、
タイマー9の設定時間18mmを越えて、オア素子3の
出力はロジックレベル” 1 ’ トナ、6゜又、ノ臂
ルスvを作シ出す回路が故障して、ノ母ルスVが常にロ
ジ、フレベル@1”のままの状態になると、カウンタ1
は、5発のノ々ルスをカウントできなくなるので、その
出力は常にロジックレベル@0”となシ、前述の説明と
同じく、オア素子3の出カバ、ロジックレベル11”と
なる。
t4ルスzSx、w、yが異常になっても同様である。
次に、基準パルスであるパルスUの異常を考える。ノタ
ルスUを作り出す回路が故障して、ノヤルスUが発生し
なくなると、反転素子εの出力は常にpシックレベル″
″1#と表シ、従ってタイ−f−10の設定時間24m
+sを越えて、オア素子Sの出力はロジックレベル“1
”となる・又、ノ4ルスUを作シ出す回路が故障して常
にロジックレベル@′1#となると、ナンド素子4の出
力線、反転素子1によシ、常にロジックレベル@1”と
なる、即ち例えカウンタ1が出カッ々ルスを発生しても
、ナンド素子4.5はセット優先の7リツプ70ツグを
構成しているので、リセットされない為である。従って
、前述の説明と同じく、オア素子3の出力は、ロジック
レベル“1”となる。
ルスUを作り出す回路が故障して、ノヤルスUが発生し
なくなると、反転素子εの出力は常にpシックレベル″
″1#と表シ、従ってタイ−f−10の設定時間24m
+sを越えて、オア素子Sの出力はロジックレベル“1
”となる・又、ノ4ルスUを作シ出す回路が故障して常
にロジックレベル@′1#となると、ナンド素子4の出
力線、反転素子1によシ、常にロジックレベル@1”と
なる、即ち例えカウンタ1が出カッ々ルスを発生しても
、ナンド素子4.5はセット優先の7リツプ70ツグを
構成しているので、リセットされない為である。従って
、前述の説明と同じく、オア素子3の出力は、ロジック
レベル“1”となる。
前述の説明では、ノ臂ルスUを基準のパルスとして使用
したが、ノタルスU〜ノクルスYのいづれのパルスを基
準としても良いことは明らかである。又、ノ臂ルスの数
も6個に限定されるものではなく、カウンタ1の構成、
タイマー9.10の設定時間を必要に応じて変更すれば
、t4ルスの数が複数、であれば、ノ母ルス数に無関係
に、本発明を適用できる。又、監視装置としてマイクロ
コンビ、−夕を使用してソフト処理で行なえるととも明
らかである。
したが、ノタルスU〜ノクルスYのいづれのパルスを基
準としても良いことは明らかである。又、ノ臂ルスの数
も6個に限定されるものではなく、カウンタ1の構成、
タイマー9.10の設定時間を必要に応じて変更すれば
、t4ルスの数が複数、であれば、ノ母ルス数に無関係
に、本発明を適用できる。又、監視装置としてマイクロ
コンビ、−夕を使用してソフト処理で行なえるととも明
らかである。
以上説明したごとく、本発明によれは、パルス数の一つ
を基準のノ4ルスとしてその基準パルスがロジックレベ
ル1Om又はl111#の状態のまま所定時間継続する
と異常と判断する%1の機能と前記基準・臂ルスが入力
されると内存がクリヤーされる前記基準パルス以外の/
母ルスをカウントするカウンタに所定のパルス数がカウ
ントされない時に異常と判断する第2の機能を具備する
ことによシ、ノ母ルスの異常をすみやかに検出し、ノ臂
ルス異常の継続に伴うシステム停止や拡大事故を未然に
防止できるとともに、保守時間を短縮できると言う著し
い効果を有する。
を基準のノ4ルスとしてその基準パルスがロジックレベ
ル1Om又はl111#の状態のまま所定時間継続する
と異常と判断する%1の機能と前記基準・臂ルスが入力
されると内存がクリヤーされる前記基準パルス以外の/
母ルスをカウントするカウンタに所定のパルス数がカウ
ントされない時に異常と判断する第2の機能を具備する
ことによシ、ノ母ルスの異常をすみやかに検出し、ノ臂
ルス異常の継続に伴うシステム停止や拡大事故を未然に
防止できるとともに、保守時間を短縮できると言う著し
い効果を有する。
”:、zit* 1図は、本発明の一実施例を示すノ臂
ルス監婢S 滅のプロ、り図、第2図は本発明で監視す
べくノ譬ルス列の一例を示す波形図である。 1・・・カウンタ、2.3・・・オア素子、4.5・・
・ナンド素子、6.8・・・反転素子、9.10・・・
タイi−0 出願人代理人 弁理士 鈴 江 武 彦第1図 髪 第2図
ルス監婢S 滅のプロ、り図、第2図は本発明で監視す
べくノ譬ルス列の一例を示す波形図である。 1・・・カウンタ、2.3・・・オア素子、4.5・・
・ナンド素子、6.8・・・反転素子、9.10・・・
タイi−0 出願人代理人 弁理士 鈴 江 武 彦第1図 髪 第2図
Claims (1)
- 周期的に発生するノ量ルス列の一つのパルスを基準ノ譬
ルスとして任意に選択し、その基準・母ルスが所定時間
、状態変化を起さない場合に前記基準・中ルスが異常で
あると判断する第1の機能を有するとともに、前記基準
ノ譬ルスが発生した時点より所望時間内に、所望の・−
ルス数がカウントされなかった場合に異常と判断する第
2の機能とをもったことを特徴とするノ母ルス監視装置
・
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2992482A JPS58147230A (ja) | 1982-02-26 | 1982-02-26 | パルス監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2992482A JPS58147230A (ja) | 1982-02-26 | 1982-02-26 | パルス監視装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58147230A true JPS58147230A (ja) | 1983-09-02 |
JPH0213859B2 JPH0213859B2 (ja) | 1990-04-05 |
Family
ID=12289536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2992482A Granted JPS58147230A (ja) | 1982-02-26 | 1982-02-26 | パルス監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58147230A (ja) |
-
1982
- 1982-02-26 JP JP2992482A patent/JPS58147230A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0213859B2 (ja) | 1990-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58147230A (ja) | パルス監視装置 | |
US3056108A (en) | Error check circuit | |
US3581068A (en) | Counter controlled digital limit detector | |
DE3586963T2 (de) | Schaltung fuer teilnehmerleitungssignalisierung in einem vermittlungssystem. | |
JPS5882349A (ja) | コンピユ−タシステムのハ−ド異常対策装置 | |
SU570055A1 (ru) | Устройство дл контрол импульсных схем | |
US3280343A (en) | Counting chain consisting of electronic switching units | |
SU841125A1 (ru) | Счетчик импульсов с контролем ошибок | |
SU843248A2 (ru) | Двоично-дес тичное пересчетноеуСТРОйСТВО | |
JPS5856010A (ja) | 情報処理装置 | |
SU1121781A2 (ru) | Двоичный счетчик с контролем ошибок | |
JPH0419577B2 (ja) | ||
SU1529229A1 (ru) | Устройство дл контрол работы микроЭВМ | |
RU1798743C (ru) | Устройство дл функционального контрол больших интегральных схем | |
US3237158A (en) | Ring counter checking circuit | |
SU682952A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU485392A1 (ru) | Цифровой временной дискриминатор | |
JPH0528538B2 (ja) | ||
SU444190A1 (ru) | Устройство дл вычислени функций упор доченного выбора | |
SU1167574A1 (ru) | Электронное временное устройство с обнаружением отказов | |
SU1201828A1 (ru) | Устройство дл ввода информации от двухпозиционных датчиков | |
SU881753A1 (ru) | Устройство дл контрол процессора | |
SU847321A1 (ru) | Устройство дл контрол источникапОСлЕдОВАТЕльНОСТи иМпульСОВ | |
US5774853A (en) | Serial interface speech synthesizers | |
SU813372A1 (ru) | Устройство дл программногоупРАВлЕНи ТЕХНОлОгичЕСКиМи пРОцЕССАМи |