JPS58144970A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS58144970A JPS58144970A JP2781082A JP2781082A JPS58144970A JP S58144970 A JPS58144970 A JP S58144970A JP 2781082 A JP2781082 A JP 2781082A JP 2781082 A JP2781082 A JP 2781082A JP S58144970 A JPS58144970 A JP S58144970A
- Authority
- JP
- Japan
- Prior art keywords
- address information
- address
- output data
- information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は一定単位でサンプリングされたデータに対して
１ナンデリング単位前またはそれ以前の出力データの関
数として表わされるデータを出力する演算装置に関する
。
１ナンデリング単位前またはそれ以前の出力データの関
数として表わされるデータを出力する演算装置に関する
。
この種の演算装置の一つくデジタル・フィルタがある。
第１図は２次の巡回型デジタル・フィルタの原理を模式
的に示すもので、出力ｙ（ｔ）は ｙ（ｔ）＝ｘ（ｔ）−ｂｔ ・ｙ（ｔ−１） ｂｍ
・ｙ（ｔ ２）ただし ｔ＝０．１．２・・・・・・
・・・として表現される。なお図中ＴＤはサンシリング
周期に対応した遅延時間を示すものである。第゛２図は
第１図の模式図をデジタル回路で実現した従来の巡回型
デジタル・フィルタの構成を示すプロ、り図である。図
中、１１は各種変数が格納されるレジスタファイル（記
憶部）である。
的に示すもので、出力ｙ（ｔ）は ｙ（ｔ）＝ｘ（ｔ）−ｂｔ ・ｙ（ｔ−１） ｂｍ
・ｙ（ｔ ２）ただし ｔ＝０．１．２・・・・・・
・・・として表現される。なお図中ＴＤはサンシリング
周期に対応した遅延時間を示すものである。第゛２図は
第１図の模式図をデジタル回路で実現した従来の巡回型
デジタル・フィルタの構成を示すプロ、り図である。図
中、１１は各種変数が格納されるレジスタファイル（記
憶部）である。
上記変数としては周期的にサンプリングされた入力デー
タｘ （ｎ）、前回出力データｙ（ｎ−３）、□前々回
出力データｙ （ａ ２ ） ％ これらのデータｘ
（ｎ） 、 ｙ（ｎ−１） 、 ｙ （！１．−２ ）
に基づいて得られる今回出力データｙ 、、（ｎ）であ
る。１２は係数、定数があらかじめ格納されている記憶
部光とえばＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍ＠ｍｔ１
ｒｙ ）である。これらレジスタファイル１１およびＲ
ＯＭ ７ Ｚに対するアドレス情報は制御記憶１３、か
ら各サンプリング周期毎に一定の順序で繰り返し与えら
れるよう罠なっている。１４はレジスタファイル１１の
出力とＲＯＭ Ｊ ｊの出力との乗算を行なう乗算器（
以下、ＭＰＹと称する）、１５は加算器（以下、ＡＤＤ
と称する）である。ムＤＤ Ｉ ＪはＭＰＹ Ｊ ４の
出力と後述するセレクタ１１の出力との加算を行なう。
タｘ （ｎ）、前回出力データｙ（ｎ−３）、□前々回
出力データｙ （ａ ２ ） ％ これらのデータｘ
（ｎ） 、 ｙ（ｎ−１） 、 ｙ （！１．−２ ）
に基づいて得られる今回出力データｙ 、、（ｎ）であ
る。１２は係数、定数があらかじめ格納されている記憶
部光とえばＲＯＭ （Ｒｅａｄ ０ｎｌｙ Ｍ＠ｍｔ１
ｒｙ ）である。これらレジスタファイル１１およびＲ
ＯＭ ７ Ｚに対するアドレス情報は制御記憶１３、か
ら各サンプリング周期毎に一定の順序で繰り返し与えら
れるよう罠なっている。１４はレジスタファイル１１の
出力とＲＯＭ Ｊ ｊの出力との乗算を行なう乗算器（
以下、ＭＰＹと称する）、１５は加算器（以下、ＡＤＤ
と称する）である。ムＤＤ Ｉ ＪはＭＰＹ Ｊ ４の
出力と後述するセレクタ１１の出力との加算を行なう。
１６はＡＤＤ １５の出力の一時保持用レジスタである
アキ、ムレータ（以下、ＡＣＣと称する）である。ＡＣ
ｏ １６の出力はセレクタ１ｒに供給されると共に、各
すングリング周期毎に蚊尚周期の出力データすなわち今
回出力データｙ Ｏとして外部に出力される。セレクタ
１１は制御記憶１３の制御によってＡＣｏ １ ｇの出
力また杜固定値ｒＯＪのいずれか一方をＡＤＤ Ｊ ｊ
に選択出力する。１８もセレクタである。セレクタ１１
は周期的にサンプリングされた入力データＸ（荀または
ＡＤＤ Ｊ Ｂの出力における今回出力ｒ−タｙ （ｍ
）のいずれか一方を、制御記憶ＩＩの制御によりてレジ
スタファイル１１に選択出力する。
アキ、ムレータ（以下、ＡＣＣと称する）である。ＡＣ
ｏ １６の出力はセレクタ１ｒに供給されると共に、各
すングリング周期毎に蚊尚周期の出力データすなわち今
回出力データｙ Ｏとして外部に出力される。セレクタ
１１は制御記憶１３の制御によってＡＣｏ １ ｇの出
力また杜固定値ｒＯＪのいずれか一方をＡＤＤ Ｊ ｊ
に選択出力する。１８もセレクタである。セレクタ１１
は周期的にサンプリングされた入力データＸ（荀または
ＡＤＤ Ｊ Ｂの出力における今回出力ｒ−タｙ （ｍ
）のいずれか一方を、制御記憶ＩＩの制御によりてレジ
スタファイル１１に選択出力する。
このようなデジタル・フィルタでは、制御記憶１３の制
御によ）、第３図に示される７０−チャートに従う九手
順で演算処理が行なわれる。
御によ）、第３図に示される７０−チャートに従う九手
順で演算処理が行なわれる。
すなわち、各サンシリング周期では、まず新しくサンプ
リングされた入力データｘ （ｎ）がセレクタ１８から
選択され、レジスターファイル１１のアドレス”ＧＯ’
に格納される（処理ム）。この時点でレジスタファイル
１１のアドレス″″１０”Ｋは前回出力データｙ（ｎ−
１）が、同じくアドレス″″ｌｌ”には前々回出力デー
タｙ（ｎ−２）が格納されておｐ、入力データ、 （、
）が格納されることにより今回出力ｒ−タｙ （！ｌ）
を算出する準１、備が整う。そして、制御記憶ＩＪの制
御によシ、レジスタファイル１１およびＲＯＭ １ ｊ
に対するアドレス指定などが行なわれ、ＭＰＹ １４
、 ＡＤＤ１５を用いて第３図に示される如く処理Ｂが
行なわれる。そして、処理Ｂの最後の演算で求められ九
ムＣＣ１ｇの内容が今回出力データｙ （ｎ）として外
部に出力される。
リングされた入力データｘ （ｎ）がセレクタ１８から
選択され、レジスターファイル１１のアドレス”ＧＯ’
に格納される（処理ム）。この時点でレジスタファイル
１１のアドレス″″１０”Ｋは前回出力データｙ（ｎ−
１）が、同じくアドレス″″ｌｌ”には前々回出力デー
タｙ（ｎ−２）が格納されておｐ、入力データ、 （、
）が格納されることにより今回出力ｒ−タｙ （！ｌ）
を算出する準１、備が整う。そして、制御記憶ＩＪの制
御によシ、レジスタファイル１１およびＲＯＭ １ ｊ
に対するアドレス指定などが行なわれ、ＭＰＹ １４
、 ＡＤＤ１５を用いて第３図に示される如く処理Ｂが
行なわれる。そして、処理Ｂの最後の演算で求められ九
ムＣＣ１ｇの内容が今回出力データｙ （ｎ）として外
部に出力される。
ところで、上述の演算が行なわれるサンプリング周期塁
における今回出力データｙ←）、前回出力データｙ（ｎ
−１）は、次のサンプリング周期ｎ＋１の時点ではそれ
ぞれ前回出力データｙ（ｎ−１）、前々回出力データｙ
、（ｎ−２）となる。しかし、制御記憶（のマイクログ
ロダラム）１３は例えば前回出力データｙ（ｎ−１）を
用いた演算制御を行なう場合、レジスタファイル１１に
対して固定のアドレス″″１０”全出力するので、次の
すングリング周期ｙａ ＋ １では前回出力データｙ（
ｍ−１）でなく前々回出方データｙ（ｎ−２）を用いた
演算が行なわれる不都合が生じる。そこで、従来のデジ
タル・フィルタでは第３図の７０−チャートの処理Ｃに
示されるように１成るサンプリング周期ｎにおける演算
処理が終了した後、次のサンプリング周期ｎ＋ＩＫおけ
る演算処理が開始される前に出力データの移動を行なう
処理が必要であった。
における今回出力データｙ←）、前回出力データｙ（ｎ
−１）は、次のサンプリング周期ｎ＋１の時点ではそれ
ぞれ前回出力データｙ（ｎ−１）、前々回出力データｙ
、（ｎ−２）となる。しかし、制御記憶（のマイクログ
ロダラム）１３は例えば前回出力データｙ（ｎ−１）を
用いた演算制御を行なう場合、レジスタファイル１１に
対して固定のアドレス″″１０”全出力するので、次の
すングリング周期ｙａ ＋ １では前回出力データｙ（
ｍ−１）でなく前々回出方データｙ（ｎ−２）を用いた
演算が行なわれる不都合が生じる。そこで、従来のデジ
タル・フィルタでは第３図の７０−チャートの処理Ｃに
示されるように１成るサンプリング周期ｎにおける演算
処理が終了した後、次のサンプリング周期ｎ＋ＩＫおけ
る演算処理が開始される前に出力データの移動を行なう
処理が必要であった。
すなわち処理Ｃではレジスタファイル１ノのアドレス＠
１９”Ｋ格納されているデータｙ（ｎ−１）がこのレジ
スタファイル１１のアドレス−１１１に移される。これ
によシ前回出゛カデータｙ（＊−１）は次のサンプリン
グ周期ｍ＋Ｉにおいて前々回出力データｙ（鳳−２）と
して処理される。同じくレジスタファイル１１のアドレ
ス”Ｏｆ”Ｋ格納され九データｙ （！１）はこのレジ
スタファイル１１のアドレス＠１０”Ｋ移される。これ
により今回出力データｙ （ｎ）は次のサンプリング周
期ｎ＋１において前回出力データｙ（ｎ−１）として処
理される。
１９”Ｋ格納されているデータｙ（ｎ−１）がこのレジ
スタファイル１１のアドレス−１１１に移される。これ
によシ前回出゛カデータｙ（＊−１）は次のサンプリン
グ周期ｍ＋Ｉにおいて前々回出力データｙ（鳳−２）と
して処理される。同じくレジスタファイル１１のアドレ
ス”Ｏｆ”Ｋ格納され九データｙ （！１）はこのレジ
スタファイル１１のアドレス＠１０”Ｋ移される。これ
により今回出力データｙ （ｎ）は次のサンプリング周
期ｎ＋１において前回出力データｙ（ｎ−１）として処
理される。
このように従来のデジタル・フィルタでは、各ナングリ
ング周期毎にレゾスタフアイル（記憶部）Ｋおけるデー
タ移動外環が必要と表るため、処理速度が低下する欠点
があった。これは、上述し丸前回出力データ、前々回出
力データのほかに更にそれ以前の多種類の出力データを
必要とするデジタル・フィルタの場合に一層顕著となシ
問題であった。
ング周期毎にレゾスタフアイル（記憶部）Ｋおけるデー
タ移動外環が必要と表るため、処理速度が低下する欠点
があった。これは、上述し丸前回出力データ、前々回出
力データのほかに更にそれ以前の多種類の出力データを
必要とするデジタル・フィルタの場合に一層顕著となシ
問題であった。
本発明は上記事情に鑑みてなされたものでその目的は、
少量のノ・−ドウエアを付加するだけで処理速度が著し
く向上する演算装置を提供することＫある。
少量のノ・−ドウエアを付加するだけで処理速度が著し
く向上する演算装置を提供することＫある。
一定単位でサンプリングされたデータに対して１ｖンデ
リング単位前またはそれ以前の出力データの関数として
表わされるデータを出力する演算装置において、Ｎサン
プリング単位前までの出力データが少なくとも蜂納され
る記憶部をアクセスするために第１種アドレス情報を出
力する機能を有する制御記憶であって、Ｎ？ン！リング
前の出力データを上記記憶部から読み出す場合および現
ナンプリング単位で得られる出力データを上記記憶部に
格納する場合に同一の第１種アドレス情報を出力する制
御記憶と、サンプリンダ回数がＮ回となる毎に一巡する
正規化ナンゾリング単位情報”Ｎｏｔを各サンプリング
単位毎に発生する制御情報発生回路と、この制御情報発
生回路で発生される上記正規化サンプリング単位情報テ
、。、および上記制御記憶から出力される上記第１種ア
ドレス情報から上記記憶部を実際にアクセスするための
第２種アドレス情報を発生して上記記憶部に出力するア
ドレス°変換部を設け、上記制御配憶から１乃至Ｎサン
プリング単位前までの出力データの一つであるｌ（１は
１〜Ｎのいずれか）サングリフグ単位前の出力データを
アクセスするための第１種アドレス情報が出力された場
合に、上記アドレス変換部により、当該第１種アドレス
情報を前回のサンブリング単位における１−ＩＩＦ″ン
プリング単位前の出力データの格納先アドレスに変換し
て第２種アドレス情報として上記記憶部に出力すること
によって、各サンブリング単位毎ＫＮサン！リング単位
前までの出力データを所定のアドレス位置に移動する処
理を行表うことなしに所望のサンプリング前の出力デー
タを用いた演算が行なえるよう圧したものである。
リング単位前またはそれ以前の出力データの関数として
表わされるデータを出力する演算装置において、Ｎサン
プリング単位前までの出力データが少なくとも蜂納され
る記憶部をアクセスするために第１種アドレス情報を出
力する機能を有する制御記憶であって、Ｎ？ン！リング
前の出力データを上記記憶部から読み出す場合および現
ナンプリング単位で得られる出力データを上記記憶部に
格納する場合に同一の第１種アドレス情報を出力する制
御記憶と、サンプリンダ回数がＮ回となる毎に一巡する
正規化ナンゾリング単位情報”Ｎｏｔを各サンプリング
単位毎に発生する制御情報発生回路と、この制御情報発
生回路で発生される上記正規化サンプリング単位情報テ
、。、および上記制御記憶から出力される上記第１種ア
ドレス情報から上記記憶部を実際にアクセスするための
第２種アドレス情報を発生して上記記憶部に出力するア
ドレス°変換部を設け、上記制御配憶から１乃至Ｎサン
プリング単位前までの出力データの一つであるｌ（１は
１〜Ｎのいずれか）サングリフグ単位前の出力データを
アクセスするための第１種アドレス情報が出力された場
合に、上記アドレス変換部により、当該第１種アドレス
情報を前回のサンブリング単位における１−ＩＩＦ″ン
プリング単位前の出力データの格納先アドレスに変換し
て第２種アドレス情報として上記記憶部に出力すること
によって、各サンブリング単位毎ＫＮサン！リング単位
前までの出力データを所定のアドレス位置に移動する処
理を行表うことなしに所望のサンプリング前の出力デー
タを用いた演算が行なえるよう圧したものである。
以下、本発明の一実施例を図面を参照して説明する。な
お、本実施例は演算装置が２次の巡回型デジタル・フィ
ルタの場合でＴｏり、第１図と同一部分には同一符号を
付して詳細な説明を省略する。図中、２１は制御配憶で
ある。制御配憶２１は基本的に第１図の制御記憶１３と
同様の制御機能を有している３、制御記憶２１０制御記
憶１３と異なる点は次の点にある。すなわち第１図の一
制御記憶１１では、前々回出力データ（２す／ｆりンダ
単位前の出力データ）ｙ（ｎ−２）を読み出す場合にア
ドレス″″１１’が出力され、今一出力データ（現サン
プリング単位の出力データ）ｙ（−）を格納する場合に
アドレス１０１１が出力されるようＫなっている。
お、本実施例は演算装置が２次の巡回型デジタル・フィ
ルタの場合でＴｏり、第１図と同一部分には同一符号を
付して詳細な説明を省略する。図中、２１は制御配憶で
ある。制御配憶２１は基本的に第１図の制御記憶１３と
同様の制御機能を有している３、制御記憶２１０制御記
憶１３と異なる点は次の点にある。すなわち第１図の一
制御記憶１１では、前々回出力データ（２す／ｆりンダ
単位前の出力データ）ｙ（ｎ−２）を読み出す場合にア
ドレス″″１１’が出力され、今一出力データ（現サン
プリング単位の出力データ）ｙ（−）を格納する場合に
アドレス１０１１が出力されるようＫなっている。
これに対し制御記憶ｚ１では、上記いずれの場合にもア
ドレス＠１１”が出力されるようになっている。まえ、
制御記憶２１は後述するように第３図のフ四−チヤード
で示されている処理Ｃのようなデータ移動の処理ステ、
グを有していない。なお、レジスタファイル１１をアク
セスする場合圧制御記憶２１から出力される２ピツトの
アドレス（第１種アドレス情報）をｃ ５ｏ−１とする
。Ｃ８０は上位アドレス、Ｃ８，は下位アドレスである
。
ドレス＠１１”が出力されるようになっている。まえ、
制御記憶２１は後述するように第３図のフ四−チヤード
で示されている処理Ｃのようなデータ移動の処理ステ、
グを有していない。なお、レジスタファイル１１をアク
セスする場合圧制御記憶２１から出力される２ピツトの
アドレス（第１種アドレス情報）をｃ ５ｏ−１とする
。Ｃ８０は上位アドレス、Ｃ８，は下位アドレスである
。
２２は組合せ部である。組合せ部２２はサンプリング周
期（サンブリング単位）を与えるクロ、り信号ＣＬＫ
Ｋ基づいてサンプリング回数に対応する正規化サンプリ
ング単位情報〒ＮＯＲを発生し、この情報”）ｌｏｔお
よび制御記憶２１から出力されるアドレスＣＳｏ、を組
合せてレジスタファイル１１を実際にアクセスするため
の２ビ。
期（サンブリング単位）を与えるクロ、り信号ＣＬＫ
Ｋ基づいてサンプリング回数に対応する正規化サンプリ
ング単位情報〒ＮＯＲを発生し、この情報”）ｌｏｔお
よび制御記憶２１から出力されるアドレスＣＳｏ、を組
合せてレジスタファイル１１を実際にアクセスするため
の２ビ。
ト構成のアドレス（第２種アドレス情報）ＡＤＲ８ｏ、
をレジスタファイルｌｌｌＩＣ出力するようｋなってい
る。組合せ部２２は第５図に示されるように、初期状態
において例えばリセットされているＴ型フリ、！７０ｙ
ｆ（以下、Ｆ／Ｆと称する）３１とアドレス変換部３
２とから構成されている。Ｆ／Ｆ３１は上記クロック信
号ＣＬＫをクロ、り入力と口、１サンプリング周期毎に
セ、ト、リセ、トを繰シ返す。？７Ｆ３１０セ、ト／リ
セット出力は正規化サンプリング単位情報”Ｍｏｌとし
てアドレス変換部１２に出力される。アドレス変換部３
２はインバータ１３、イクスクルーシツ・オアｒ −）
（以下、ＥＸ−ＯＲと称する）３４、ア７Ｐｌ’−ト
ｓｓ、ｓｇおよびオアｒ −） Ｊ Ｆを有しており、
制御記憶２１から出力されるアドレスＣ８ｏ、およびＦ
／Ｆ３１から出力される正規化サンブリング単位情報Ｔ
あ。１に基づいてアドレスムＤＢＳｏ、を出力する。
をレジスタファイルｌｌｌＩＣ出力するようｋなってい
る。組合せ部２２は第５図に示されるように、初期状態
において例えばリセットされているＴ型フリ、！７０ｙ
ｆ（以下、Ｆ／Ｆと称する）３１とアドレス変換部３
２とから構成されている。Ｆ／Ｆ３１は上記クロック信
号ＣＬＫをクロ、り入力と口、１サンプリング周期毎に
セ、ト、リセ、トを繰シ返す。？７Ｆ３１０セ、ト／リ
セット出力は正規化サンプリング単位情報”Ｍｏｌとし
てアドレス変換部１２に出力される。アドレス変換部３
２はインバータ１３、イクスクルーシツ・オアｒ −）
（以下、ＥＸ−ＯＲと称する）３４、ア７Ｐｌ’−ト
ｓｓ、ｓｇおよびオアｒ −） Ｊ Ｆを有しており、
制御記憶２１から出力されるアドレスＣ８ｏ、およびＦ
／Ｆ３１から出力される正規化サンブリング単位情報Ｔ
あ。１に基づいてアドレスムＤＢＳｏ、を出力する。
第５図の構成から明らかなように、ＡＤＲ８ｏ。
ムＤＲ８、は下記式で示される。
ＡＤＲ＆。−ＣＳ。
ＡＤＲ８、富ｃ’ｇｏ−ｃｓ、＋ｃｓｏ・（Ｃ８，■”
）１０ｍ）したがって、ナン！リング回数をＴ（Ｔ−０
，１，２・・・）とすると、Ｔ ｅ ＴＮ、、 Ｉ Ｃ
８ｇ−１とＡＤＲ８０−、との関係は下記表に示される
通りとなる。この表から明らかなように１本実施例によ
れば、ＣＳｏ、が′″ｏｏ’ｔたは＠Ｏｆ”（ただし本
実施例では＠０１”が出力されることはない）の場合、
アドレス変換部Ｊ２はＣ５０−１をその１１ＡＤＲ８ｏ
＋ １としてレゾスタフアイル１１に出力する。これに
対し、ＣＳ、、が＠１０”または”１１”の場合、アド
レス変換部３２はその上位アドレスＣ８，についてはそ
のまｔ ＡＤＢｇｏとし、下位アドレスＣ８，Ｋついて
は”Ｍｏ１Ｏ値（″０″または＠１′）に応じてそのｔ
ま或いは＠Ｏ”。
）１０ｍ）したがって、ナン！リング回数をＴ（Ｔ−０
，１，２・・・）とすると、Ｔ ｅ ＴＮ、、 Ｉ Ｃ
８ｇ−１とＡＤＲ８０−、との関係は下記表に示される
通りとなる。この表から明らかなように１本実施例によ
れば、ＣＳｏ、が′″ｏｏ’ｔたは＠Ｏｆ”（ただし本
実施例では＠０１”が出力されることはない）の場合、
アドレス変換部Ｊ２はＣ５０−１をその１１ＡＤＲ８ｏ
＋ １としてレゾスタフアイル１１に出力する。これに
対し、ＣＳ、、が＠１０”または”１１”の場合、アド
レス変換部３２はその上位アドレスＣ８，についてはそ
のまｔ ＡＤＢｇｏとし、下位アドレスＣ８，Ｋついて
は”Ｍｏ１Ｏ値（″０″または＠１′）に応じてそのｔ
ま或いは＠Ｏ”。
″″１１１１反転ＤＲ８，とする。すなわち、Ｃ８，、
＝＠ＩＯ’の場合、”Ｎｏｔの＠Ｏ”。
＝＠ＩＯ’の場合、”Ｎｏｔの＠Ｏ”。
＠１′（す／！リング回数の偶数、奇数）に応じてそれ
ぞれＡＤＲ８，−、＝ −１０″、 ＡＤＢｇｏ−、＝
”１１−ｔ！：なる。同シく、ＣＳｏ−、＝ ＠１１
’の場合、Ｔ の１０”、”１’（サンプリング単位冨 回数の偶数、奇数）に応じてそれぞれＡＤＲ８゜−１＝
＠１１”＃ ＡＤＢｇｏ、 ＝ ” １０ ’となる。
ぞれＡＤＲ８，−、＝ −１０″、 ＡＤＢｇｏ−、＝
”１１−ｔ！：なる。同シく、ＣＳｏ−、＝ ＠１１
’の場合、Ｔ の１０”、”１’（サンプリング単位冨 回数の偶数、奇数）に応じてそれぞれＡＤＲ８゜−１＝
＠１１”＃ ＡＤＢｇｏ、 ＝ ” １０ ’となる。
今、偶数回のサンプリング単位において、第６図のフロ
ーチャートに従って所定の演算処理が行なわれているも
のとする。まず処理ム′が実行され、従来例の処理Ａ（
第３図参照）と同様に新しくサンプリングされたデータ
、 （、）のレジスタファイル１１への格納処理が行な
われる。
ーチャートに従って所定の演算処理が行なわれているも
のとする。まず処理ム′が実行され、従来例の処理Ａ（
第３図参照）と同様に新しくサンプリングされたデータ
、 （、）のレジスタファイル１１への格納処理が行な
われる。
この処理Ａ′では制御記憶２１からＣ８ｏ−、＝＠ＧＯ
”が出力される。この場合、前記衣で示されていｃｓ、
、ｗ＠ｏｏ’がその’ｔ ｔ ＡＤＢｇｏ−、としてア
ドレス変換部Ｊ２からレジスタファイル１１ｔｌＣ出力
される。したがうて、データｘ （ｎ）は各サンプリン
グ単位毎にレジスタファイル１１の固定のアドレス位置
（ＡＤＲ８，、；＠ＯＯ’ ”） Ｋ格納されることＫ
なる。
”が出力される。この場合、前記衣で示されていｃｓ、
、ｗ＠ｏｏ’がその’ｔ ｔ ＡＤＢｇｏ−、としてア
ドレス変換部Ｊ２からレジスタファイル１１ｔｌＣ出力
される。したがうて、データｘ （ｎ）は各サンプリン
グ単位毎にレジスタファイル１１の固定のアドレス位置
（ＡＤＲ８，、；＠ＯＯ’ ”） Ｋ格納されることＫ
なる。
処理ム′が終了すると、第６図のフローチャートに示さ
れているように処理Ｂ′が実行される。
れているように処理Ｂ′が実行される。
ζこで、前々回出力データｙ（ｎ−２）ｅ前回出力デー
タｙ（ｕ−１）はレゾスタフアイル１１のそれぞれＡＤ
Ｒ８＝ ＠１１”＃ ＡＤＢｇｏ−、＝＝＠ＩＯ’−１ で示されるアドレス位置に格納されているものとする。
タｙ（ｕ−１）はレゾスタフアイル１１のそれぞれＡＤ
Ｒ８＝ ＠１１”＃ ＡＤＢｇｏ−、＝＝＠ＩＯ’−１ で示されるアドレス位置に格納されているものとする。
制御記憶２１は処ｌＢ’において、前々回出力−−タｙ
（ｍ２）、前回出力データｙ（ａ−１）を必要とする場
合、これらのデータを読み出すためにザングリング回数
に無関係にそれぞれ固定のアドレスＣＳｏ−、＝″″１
１ ’。
（ｍ２）、前回出力データｙ（ａ−１）を必要とする場
合、これらのデータを読み出すためにザングリング回数
に無関係にそれぞれ固定のアドレスＣＳｏ−、＝″″１
１ ’。
Ｃ８ｏ、 ！＠１ Ｇ”を出力する。偶数回のサンプリ
ング単位すなわち”Ｍｏｌ”’″０”の場合、アドレス
変換部３２はｃ ｓｏ、＝’″１１ｍをそのｉｔムｌ）
ｉｌｇｏ−、＝＠１１”として出力し、ＣＢｏ−１３”
”１０”をそのままムＤＲ８゜−１＝−１０”として
出力する。
ング単位すなわち”Ｍｏｌ”’″０”の場合、アドレス
変換部３２はｃ ｓｏ、＝’″１１ｍをそのｉｔムｌ）
ｉｌｇｏ−、＝＠１１”として出力し、ＣＢｏ−１３”
”１０”をそのままムＤＲ８゜−１＝−１０”として
出力する。
この結果、Ｃ３ｏ−１＝＠１１＃に応じて、レジスタフ
ァイル１１内のＡＤＢｇｏ−１” ” １１”で示され
るアドレス位置に格納されている前々回出力データｙ
（ｍ−２）が読み出される。そして、このデータｙ（ｎ
−２）を用いた演算処理０＋（−す愈）・ｙ（ｎ−２）
→ムＣＣが実行される。同様にＣ８ｏ、＝ ＠１０”に
応じて、レジスタファイル１１内のムＤ臀Ｓ、−，”＋
’ ” １ Ｇ ’で示されるアドレス位置に格納され
ている前回出力データｙ（ｍ−１）が読み出され、この
データｙ（ｍ−１）を用いた演算処理ムｃｃ＋（−ｂθ
・ｙ（ｎ−１）→ムＣＣが実行される。続いてＡＤＤＪ
ｊＫよりムｃｃ ＋ ｘ （ｎ）の処理が実行され、そ
の演算結果ｙ （ｎ）はセレクタ１８に出力されると共
ＫＡＣＣＺεに保持される。そしてこのときＯムＣＣＩ
＃の保持内容は今回出力データｙ （ｎ）として外部
に出力される。
ァイル１１内のＡＤＢｇｏ−１” ” １１”で示され
るアドレス位置に格納されている前々回出力データｙ
（ｍ−２）が読み出される。そして、このデータｙ（ｎ
−２）を用いた演算処理０＋（−す愈）・ｙ（ｎ−２）
→ムＣＣが実行される。同様にＣ８ｏ、＝ ＠１０”に
応じて、レジスタファイル１１内のムＤ臀Ｓ、−，”＋
’ ” １ Ｇ ’で示されるアドレス位置に格納され
ている前回出力データｙ（ｍ−１）が読み出され、この
データｙ（ｍ−１）を用いた演算処理ムｃｃ＋（−ｂθ
・ｙ（ｎ−１）→ムＣＣが実行される。続いてＡＤＤＪ
ｊＫよりムｃｃ ＋ ｘ （ｎ）の処理が実行され、そ
の演算結果ｙ （ｎ）はセレクタ１８に出力されると共
ＫＡＣＣＺεに保持される。そしてこのときＯムＣＣＩ
＃の保持内容は今回出力データｙ （ｎ）として外部
に出力される。
セレクタｌ１１ａ制御記憶２１の制御により、上記ムＤ
ＤＩＩの演算（加算）結果である今回出力データγ（荀
を選択する。制御記憶２１はセレクタＪＪＫよシ選択さ
れた今回出力データｙ （ｎ）をレゾスタフアイルｌｌ
ｌＩＣ格納する九めに前々回出力データγ（ｎ−２）を
読み出す際に出カスルア ＹしＸ （ＣＢ。−、＝ｇ”
１１ ’ ）と同一のアドレス（ＣＢ。−１＝＠１１
″）を出力する。前述したように偶数回のサンプリング
単位すなわちＴ −＠０’の場合、Ｃ＄０−、＝ｇ”
１１ ’はアトｏｍ レス変換部Ｊ１によりその１１ ＡＤＢｇｏ−、＝＠ｌ
ｌ”としてレジスタ７アイルｌｌｌＩＣ出力される。こ
の結果、セレクタ１８から適訳出力された今回出力デー
タｙ ＯはレジスタファイルｌｌｌＩＣおける前々回出
力データｙ（ｎ−２）が格納されていたアドレス位置く
書き込まれることＫなる。
ＤＩＩの演算（加算）結果である今回出力データγ（荀
を選択する。制御記憶２１はセレクタＪＪＫよシ選択さ
れた今回出力データｙ （ｎ）をレゾスタフアイルｌｌ
ｌＩＣ格納する九めに前々回出力データγ（ｎ−２）を
読み出す際に出カスルア ＹしＸ （ＣＢ。−、＝ｇ”
１１ ’ ）と同一のアドレス（ＣＢ。−１＝＠１１
″）を出力する。前述したように偶数回のサンプリング
単位すなわちＴ −＠０’の場合、Ｃ＄０−、＝ｇ”
１１ ’はアトｏｍ レス変換部Ｊ１によりその１１ ＡＤＢｇｏ−、＝＠ｌ
ｌ”としてレジスタ７アイルｌｌｌＩＣ出力される。こ
の結果、セレクタ１８から適訳出力された今回出力デー
タｙ ＯはレジスタファイルｌｌｌＩＣおける前々回出
力データｙ（ｎ−２）が格納されていたアドレス位置く
書き込まれることＫなる。
上記前々回出力データｙ（ｎ−２）は次のサンプリング
単位以降では不要となるデータであるため、上述のよう
に−ｙｈ−タｙ （ｎ） Ｋ書き換えられても何ら不都
合はない。このように本実施例では、偶数回のサンプリ
ング単位の終了時！ＩＣおいて、レノスタフアイル１ノ
のＡＤＲ８ｏ−１＝ ＠１０”で示されるアドレス位置
には前回出力データｙ（ｎ−１）が格納され、同じ＜
ＡＤＲ８ｏ−１＝＠１１１で示されるアドレス位置には
今回出力データｙ （−）が格納される。これら前回出
力データｙ（ｎ−１）、今回出力データｙ （ｎ）は次
の奇数回のサンプリング単位では、明らかなようにそれ
ぞれ前々回出力データｙ（ｎ ２）ｐ前回出力データｙ
（ｍ−１，、）として取シ扱われる必要がある。
単位以降では不要となるデータであるため、上述のよう
に−ｙｈ−タｙ （ｎ） Ｋ書き換えられても何ら不都
合はない。このように本実施例では、偶数回のサンプリ
ング単位の終了時！ＩＣおいて、レノスタフアイル１ノ
のＡＤＲ８ｏ−１＝ ＠１０”で示されるアドレス位置
には前回出力データｙ（ｎ−１）が格納され、同じ＜
ＡＤＲ８ｏ−１＝＠１１１で示されるアドレス位置には
今回出力データｙ （−）が格納される。これら前回出
力データｙ（ｎ−１）、今回出力データｙ （ｎ）は次
の奇数回のサンプリング単位では、明らかなようにそれ
ぞれ前々回出力データｙ（ｎ ２）ｐ前回出力データｙ
（ｍ−１，、）として取シ扱われる必要がある。
次の奇数回のサンプリング単位、すなわち”）１０ｍ”
＠””において、上述し九偶数回のサンプリングの場合
と同様に前々回出力データｙ（ｎ ２）＊前回出力デ
ータｙ（ｎ−１）をレゾスタフアイル１１から読み出す
ために制御記憶２ノから固定のアドレスＣ８ｏ−１＝＠
１１ ’ｔＣ８ｏ、＝＠１Ｇ”が出力される。奇数回の
サンプリング単位（ＴＭｏｌ”＠１”）の場合、前記表
から明らかなように％ＣＳｏ、＝” １１ ’はアドレ
ス変換部ＪｊＫよりムＤＲ８゜−、＝″″１ｏ”に変換
されて出力される。奇数回のサンプリング単位では、レ
ジスタファイル１ノのＡＤＲ８ｏ−４；＠１０”で示さ
れるアドレス位置に＃ｉ、前述したように前回のサンプ
リング単位において前回出力データｙ（ｍ−１）とされ
たデータが格納されている。この前回出力データｙ（ｎ
−１）は次のサンプリング単位である埃サンプリング単
位（奇数回すンプリング単位）では前々回出力データｙ
（ｎ−２）となるので、制御記憶ｌにて認識されている
通）のデータがレジスタファイル１ノから読み出される
ことになる。を九、ＣＳｏ−、ｘ＠１０”は奇数回のサ
ンプリング単位（ＴＮＯ１＝１１＠１”）の場合、前記
表から明らかなようにアドレス変換部３・２によりムＤ
ＲＹｏ−，＝＝ｚ’１１”Ｋ変換されて出力される。奇
数回のサンプリング単位・ではレジスタファイル１１の
ＡＤＲ８，−、３！ ＠１１ ’で示されるアドレス位
置には、前述しえように前回のサンプリング単位におい
て今回出力データｙ （ｎ）とされたデータが格納され
ている。この今回出力データｙ （ｎ）は次のす７ノリ
ング単位である現サンプリング単位（奇数回サンプリン
グ単位）では前回出力データｙ（ｎ−１）となるので、
制御記憶２１にて認識されている通シのデータがレジス
タファイル１１から読み出されることになる。
＠””において、上述し九偶数回のサンプリングの場合
と同様に前々回出力データｙ（ｎ ２）＊前回出力デ
ータｙ（ｎ−１）をレゾスタフアイル１１から読み出す
ために制御記憶２ノから固定のアドレスＣ８ｏ−１＝＠
１１ ’ｔＣ８ｏ、＝＠１Ｇ”が出力される。奇数回の
サンプリング単位（ＴＭｏｌ”＠１”）の場合、前記表
から明らかなように％ＣＳｏ、＝” １１ ’はアドレ
ス変換部ＪｊＫよりムＤＲ８゜−、＝″″１ｏ”に変換
されて出力される。奇数回のサンプリング単位では、レ
ジスタファイル１ノのＡＤＲ８ｏ−４；＠１０”で示さ
れるアドレス位置に＃ｉ、前述したように前回のサンプ
リング単位において前回出力データｙ（ｍ−１）とされ
たデータが格納されている。この前回出力データｙ（ｎ
−１）は次のサンプリング単位である埃サンプリング単
位（奇数回すンプリング単位）では前々回出力データｙ
（ｎ−２）となるので、制御記憶ｌにて認識されている
通）のデータがレジスタファイル１ノから読み出される
ことになる。を九、ＣＳｏ−、ｘ＠１０”は奇数回のサ
ンプリング単位（ＴＮＯ１＝１１＠１”）の場合、前記
表から明らかなようにアドレス変換部３・２によりムＤ
ＲＹｏ−，＝＝ｚ’１１”Ｋ変換されて出力される。奇
数回のサンプリング単位・ではレジスタファイル１１の
ＡＤＲ８，−、３！ ＠１１ ’で示されるアドレス位
置には、前述しえように前回のサンプリング単位におい
て今回出力データｙ （ｎ）とされたデータが格納され
ている。この今回出力データｙ （ｎ）は次のす７ノリ
ング単位である現サンプリング単位（奇数回サンプリン
グ単位）では前回出力データｙ（ｎ−１）となるので、
制御記憶２１にて認識されている通シのデータがレジス
タファイル１１から読み出されることになる。
以上の動作説明から明らかなように本実施例によれば、
該当サンプリング単位で得られた今回出力ｒ−タｙ （
ｎ）が次のサンプリング単位で不要となる前々回出力デ
ータｙ（ｎ−２）の格納位置に格納され、かつ制御記憶
２１から各サンブリング単位毎にあらかじめ定められた
順序で固定の各種アドレスＣ３ｏ−１が出力されても、
前々回出力データｙ（ｎ−２）をアクセスする丸めのア
ドレスＣ３ｏ−１は前のサンプリング単位で前回出力デ
ータｙ（ｎ−１）とされていえデータの格納先アドレス
ムＤＲ８ｏ、 Ｋ変換され、前回出力データｙ（ｎ−１
）をアクセスするためのアドレスＣ５ｏ−１は前のサン
プリング単位で今回出力データｙ （ｎ）とされていた
データの格納先アドレスムＤＲ１１ｏ、に変換されるの
で、レジスタファイル１１におけるｒ−夕の移動処理（
第３図のフローチャートの処理ＣＫ相当）を行なうこと
なく、しかも従来例のように出力データ用にレジスタフ
ァイル１１の３アドレス位置を割り当てることなく（本
実施例では２゛アドレス置を割シ当てるだけでよい）所
定の演算処理が行なえる。
該当サンプリング単位で得られた今回出力ｒ−タｙ （
ｎ）が次のサンプリング単位で不要となる前々回出力デ
ータｙ（ｎ−２）の格納位置に格納され、かつ制御記憶
２１から各サンブリング単位毎にあらかじめ定められた
順序で固定の各種アドレスＣ３ｏ−１が出力されても、
前々回出力データｙ（ｎ−２）をアクセスする丸めのア
ドレスＣ３ｏ−１は前のサンプリング単位で前回出力デ
ータｙ（ｎ−１）とされていえデータの格納先アドレス
ムＤＲ８ｏ、 Ｋ変換され、前回出力データｙ（ｎ−１
）をアクセスするためのアドレスＣ５ｏ−１は前のサン
プリング単位で今回出力データｙ （ｎ）とされていた
データの格納先アドレスムＤＲ１１ｏ、に変換されるの
で、レジスタファイル１１におけるｒ−夕の移動処理（
第３図のフローチャートの処理ＣＫ相当）を行なうこと
なく、しかも従来例のように出力データ用にレジスタフ
ァイル１１の３アドレス位置を割り当てることなく（本
実施例では２゛アドレス置を割シ当てるだけでよい）所
定の演算処理が行なえる。
なお、前記実施例では、インバータ３３、■−０ＲＪ４
、アンドダートｓｘ、ｓｒ；およびオ・アダート３１か
ら成るアドレス変換部Ｊ２を用いて第１種アドレス情報
であるＣ３ｏ−４を第２種アドレス情報であるＡＤＲ８
，−１Ｉ／ｃ変換して出力する場合について説明したが
、ＣＳｏ、と”）１０ｍをアドレス入力とする固定記憶
装置（ＲＯＭ ）を用い、そのＲＯＭ出力を五ＤＲ８０
−、としてレジスタ１１に出力するようにしてもよい。
、アンドダートｓｘ、ｓｒ；およびオ・アダート３１か
ら成るアドレス変換部Ｊ２を用いて第１種アドレス情報
であるＣ３ｏ−４を第２種アドレス情報であるＡＤＲ８
，−１Ｉ／ｃ変換して出力する場合について説明したが
、ＣＳｏ、と”）１０ｍをアドレス入力とする固定記憶
装置（ＲＯＭ ）を用い、そのＲＯＭ出力を五ＤＲ８０
−、としてレジスタ１１に出力するようにしてもよい。
アドレス変換ｆＮ！Ｊ２に代えてＲＯＭを用いた場合の
ＲＯＭアドレス（ｃ ｓｏ、十丁、。、）に対するＲＯ
Ｍ内容の例を第７図に示す。
ＲＯＭアドレス（ｃ ｓｏ、十丁、。、）に対するＲＯ
Ｍ内容の例を第７図に示す。
まえ前記実施例では、２サンプリング単位前までの出力
ｒ−夕を用いて演算を行なう場合について説明したがそ
れ以上のサンプリング単位前（これをＮサンプリング単
位前と称する）の出力データを用いて演算を行なう演算
装置にも適用できることは勿論である。この場合、正規
化サンプリング単位情報”）１Ｇｍを発生する回路（制
御情報発生回路）として第５図のＦ ／ Ｆ３１に代え
て例えばｎビット（ｎは２”＜Ｎ≦２ｎを満足する整数
）以上のアップまたはダウンカウンタを用いることが好
ましい。このカクンタはアップカウンタであれば、例え
ばカウント値がｒＮ−ＩＪある場合に１次のクロ、り信
号ＣＬＫでクリアされる必要がある。またダウンカウン
タであれば、ノ四−信号が出力される毎に初期値ｒＮ−
１」がセットされるように構成されている必要がある。
ｒ−夕を用いて演算を行なう場合について説明したがそ
れ以上のサンプリング単位前（これをＮサンプリング単
位前と称する）の出力データを用いて演算を行なう演算
装置にも適用できることは勿論である。この場合、正規
化サンプリング単位情報”）１Ｇｍを発生する回路（制
御情報発生回路）として第５図のＦ ／ Ｆ３１に代え
て例えばｎビット（ｎは２”＜Ｎ≦２ｎを満足する整数
）以上のアップまたはダウンカウンタを用いることが好
ましい。このカクンタはアップカウンタであれば、例え
ばカウント値がｒＮ−ＩＪある場合に１次のクロ、り信
号ＣＬＫでクリアされる必要がある。またダウンカウン
タであれば、ノ四−信号が出力される毎に初期値ｒＮ−
１」がセットされるように構成されている必要がある。
要は各サンプリング単位毎に更新され、サンプリング回
数がＮ回となる毎に一巡する正規化プン！リング単位情
報”Ｍｏｌを発生するものであればよい。そして、アド
レス変換部としては、制御記憶から出力される８１１種
アドレス情報がＮサンブリング単位鵠までの出力データ
の一つを指定するためのＮ種の第１種アドレス情報の一
つである場合に１サンプリング回数がＮ回となる毎に同
一の第１種アドレス情報に対する第２種アドレス情報が
一巡し、かつ上記Ｎ種のアドレス情報に対する第２樵ア
ドレス情報の種類が各サンプリング単位でＮ種となるよ
うに１上記Ｎ種の第１種アドレス情報の一つを該一つの
アドレス情報を含む上記Ｎ種の第１種アドレス情報の一
つに変換するように構成されていればよい。このアドレ
ス変換部の具体例としては前述し九ようＫ ＲＯＭがあ
る。また、ＡＤＲを上記Ｎ種の第１種アドレス情報の一
つ、Ｌを該アドレス情報のビット長、およびｎを前述し
九ように２”（Ｎ≦２ｎを満足する整数とした場合、Ａ
ＤＲの上位（Ｌ−ｎ）ビ。
数がＮ回となる毎に一巡する正規化プン！リング単位情
報”Ｍｏｌを発生するものであればよい。そして、アド
レス変換部としては、制御記憶から出力される８１１種
アドレス情報がＮサンブリング単位鵠までの出力データ
の一つを指定するためのＮ種の第１種アドレス情報の一
つである場合に１サンプリング回数がＮ回となる毎に同
一の第１種アドレス情報に対する第２種アドレス情報が
一巡し、かつ上記Ｎ種のアドレス情報に対する第２樵ア
ドレス情報の種類が各サンプリング単位でＮ種となるよ
うに１上記Ｎ種の第１種アドレス情報の一つを該一つの
アドレス情報を含む上記Ｎ種の第１種アドレス情報の一
つに変換するように構成されていればよい。このアドレ
ス変換部の具体例としては前述し九ようＫ ＲＯＭがあ
る。また、ＡＤＲを上記Ｎ種の第１種アドレス情報の一
つ、Ｌを該アドレス情報のビット長、およびｎを前述し
九ように２”（Ｎ≦２ｎを満足する整数とした場合、Ａ
ＤＲの上位（Ｌ−ｎ）ビ。
トと、（（ＡＤＲの下位ｎビ、？／Ｎ ）の剰余上ＴＭ
ｏｌ ）の下位亀ビットとの連結された情報をＬビ、ト
のｔａ２種アドアドレス情報て出力する演算回路もアド
レス変換部として用いることができる。
ｏｌ ）の下位亀ビットとの連結された情報をＬビ、ト
のｔａ２種アドアドレス情報て出力する演算回路もアド
レス変換部として用いることができる。
また、前記実施例では演算装置が２次の巡回型デジタル
・フィルタでおる場合について説明したが、非巡回型の
デジタル・フィルタにも適用できることは勿論である。
・フィルタでおる場合について説明したが、非巡回型の
デジタル・フィルタにも適用できることは勿論である。
更に前記実施例では時間単位によるサンプリングデータ
を処理対象とする場合について説明したが、時間以外の
単位（例えば位置など）でサンプリングされたデータを
処理対象とする演算装置にも適用できるものである。す
なわち本発明は一定単位でサンプリングされたデータに
対して１サンプリング単位前またはそれ以前の出力デー
タの関数として表わされるデータを出力する演算装置で
あれば、すべて適用実施できる。
を処理対象とする場合について説明したが、時間以外の
単位（例えば位置など）でサンプリングされたデータを
処理対象とする演算装置にも適用できるものである。す
なわち本発明は一定単位でサンプリングされたデータに
対して１サンプリング単位前またはそれ以前の出力デー
タの関数として表わされるデータを出力する演算装置で
あれば、すべて適用実施できる。
以上評述したように本発明の演算装置によれば、少量の
ハードウェアを付加するだけで処理速度が著しく向上す
る。
ハードウェアを付加するだけで処理速度が著しく向上す
る。
第１図は２次の巡回型デジタル・フィルタの原理を示す
図、第２図は従来のデジタル・フィルタの構成を示すブ
ｐ、り図、第３図は従来例の動作を説明するための７ｐ
−チャート、第４図は本発明の一実施例を示すブロック
図、第５図は上記実施例における組合せ部の回路構成図
、第６図は上記実施例の動作を説明するための７０−チ
ャート、第７図は本発明の他の実施例を示すものでアド
レス変換部としてのＲＯＭの内容例を示す図である。 １１・・・しＳ））タフアイル（記憶部）、１３゜２１
・・・制御記憶、ＩＦ、１ｇ・・・セレクタ、２２・・
・組合せ部、３１・・・Ｔ型フリップフロ、ｆ（Ｆ／Ｆ
、制御情報発生回路）、３２・・・アドレス変換部。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 第Ｓ図
図、第２図は従来のデジタル・フィルタの構成を示すブ
ｐ、り図、第３図は従来例の動作を説明するための７ｐ
−チャート、第４図は本発明の一実施例を示すブロック
図、第５図は上記実施例における組合せ部の回路構成図
、第６図は上記実施例の動作を説明するための７０−チ
ャート、第７図は本発明の他の実施例を示すものでアド
レス変換部としてのＲＯＭの内容例を示す図である。 １１・・・しＳ））タフアイル（記憶部）、１３゜２１
・・・制御記憶、ＩＦ、１ｇ・・・セレクタ、２２・・
・組合せ部、３１・・・Ｔ型フリップフロ、ｆ（Ｆ／Ｆ
、制御情報発生回路）、３２・・・アドレス変換部。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第３図 第４図 第Ｓ図
Claims (3)
- （１）一定単位でサンプリングされたデータに対して１
サンプリング単位前）たはそれ以前の出力データの関数
として表わされるデータを出力する演算装置において、
成るサンプリング単位においてＮサンプリング単位前ま
での出力データが少なくとも格納される記憶部と、この
記憶部において上記Ｎｆ：、ｙｆリング単位前までの出
力データが格納されるＮ種のアドレス位置のいずれかに
該当するＮ種の第１種アドレス情報を含むＭ（ただしＮ
、Ｍａｌ≦Ｎ（Ｍを満足する整数）種の固定の第１種
アドレス情報を、各アドレス情報について１回以上あら
かじめ定められた順序で出力する動作を各サンプリング
単位毎に繰）返すと共に、Ｎすフグリング前の出力デー
タを必要とする場合および′ｌＡサン！リング単位の出
力データを上記配憶部に格納する場合に同一の第１種ア
ドレス情報を出力する機能を有する制御記憶と、サンプ
リング回数がＮ回となる毎に一巡する正規化サンプリン
グ単位情報丁、。１を各サンプリング単位毎に発生する
制御情報発生回路と、この制御情報発生回路から発生さ
れる上記正規化サンプリング単位情報Ｔつ。１および上
記制御記憶から出力される。第１種アドレス情報を入力
とし、上記記憶部をアクセスするための第２種アドレス
情報を発生するアドレス変換部と、□このアドレス賢換
部で発生される上記第２種アドレス情報で指定されてい
る上記記憶部のアドレス位置の内容を用いて１サンプリ
ング単位前また祉それ以前の出力データと新たにサンプ
リングされた入力データとから新たなデータを算出する
演算回路と、この演算回路の演算結果の一つである埃サ
ンプリング単位の出力データを上記記憶部に導く手段と
を具備し、上記アドレス変換部は上記制御記憶から出力
される第１種アドレス情報が上記Ｎ種の第１種アドレス
情報の一つである場合に１サンプリング回数がＮ回とな
る毎に同一の第１種アドレス情報に対する第２種アドレ
ス情報が一巡し、かつ上記Ｎ種のアドレス情報に対する
第２種アドレス情報の種類が各ナングリング単位でＮ種
となるように、上記Ｎ種の第１′Ｗ１アドレス情報の一
つを該一つのアドレス情報を含む上記Ｎ種の第１種アド
レス情報の一つに変換するように構成されていることを
特徴とする演算装置。 - （２）上記アドレス変換部が上記制御記憶から出力され
る第１種アドレス情報および上記制御情報発生回路から
発生される正規化ナンゾリング単位情報”Ｎｏｔの連結
情報をアドレス入力とし、該当アドレス位置から対応す
る上記第２種アドレス情報を出力する固定記憶装置であ
ることを特徴とする特許請求の範囲第１項記載の演算装
置。 - （３） ＡＤＨを上記Ｎ種の第１種アドレス情報の−
９、Ｌｔ−紋アドレス情報のピット長、および墓を２１
１−１（Ｎ≦２″を満足する整数とした場合、上記アド
レス変換部がムＤＲの上位（Ｌ−ｎ）ビ、トと、（（Ａ
ＤＲの下位鳳ビット／Ｎ）の剰余十丁、。１）の下位ｎ
ビットとの連結された情報をＬピ、トの上記第２種アド
レス情報とする機能を有していることを特徴とする特許
請求の範囲第１項記載の演算装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2781082A JPS58144970A (ja) | 1982-02-23 | 1982-02-23 | 演算装置 |
| US06/467,347 US4561065A (en) | 1982-02-23 | 1983-02-17 | Arithmetic processing device using sampled input data and several previous output data |
| DE19833306306 DE3306306A1 (de) | 1982-02-23 | 1983-02-23 | Arithmetische verarbeitungsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2781082A JPS58144970A (ja) | 1982-02-23 | 1982-02-23 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58144970A true JPS58144970A (ja) | 1983-08-29 |
| JPH0311565B2 JPH0311565B2 (ja) | 1991-02-18 |
Family
ID=12231327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2781082A Granted JPS58144970A (ja) | 1982-02-23 | 1982-02-23 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58144970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01245607A (ja) * | 1988-03-25 | 1989-09-29 | Ricoh Co Ltd | 合成型良限インパルス応答デジタルフィルタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122952A (en) * | 1978-02-20 | 1979-09-22 | Philips Nv | Irregular quantizer pcm digital filter |
-
1982
- 1982-02-23 JP JP2781082A patent/JPS58144970A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54122952A (en) * | 1978-02-20 | 1979-09-22 | Philips Nv | Irregular quantizer pcm digital filter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01245607A (ja) * | 1988-03-25 | 1989-09-29 | Ricoh Co Ltd | 合成型良限インパルス応答デジタルフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311565B2 (ja) | 1991-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0248235A2 (en) | Image processing apparatus having function of enlargement and/or shrinkage of image | |
| US6370667B1 (en) | CRC operating calculating method and CRC operational calculation circuit | |
| JP3166447B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPS58144970A (ja) | 演算装置 | |
| US3716843A (en) | Modular signal processor | |
| JP3087928B2 (ja) | 試験装置 | |
| JPH0661871A (ja) | パラレル・シリアル・データ変換回路 | |
| JPH0125443B2 (ja) | ||
| SE437747B (sv) | Digitalt filter | |
| JP2536489B2 (ja) | 圧縮デ−タ復号化装置 | |
| JPH079572B2 (ja) | パタ−ンデ−タの縦横変換装置 | |
| SU966685A2 (ru) | Устройство дл сопр жени | |
| GB2080584A (en) | Binary-coded-decimal to binary converter | |
| JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
| SU586460A1 (ru) | Устройство дл воспроизведени функций с крутизной,не превышающей 2к | |
| JPH0523013Y2 (ja) | ||
| SU1061131A1 (ru) | Преобразователь двоичного кода в уплотненный код | |
| JPS607815B2 (ja) | 桁あふれ検出及び訂正回路 | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JPS61224039A (ja) | デイジタル対数変換回路 | |
| SU392503A1 (ru) | Приставка к цифровой вычислительной машине для моделирования марковских цепей | |
| JPH0114595B2 (ja) | ||
| JPH0879012A (ja) | ディジタルフィルタ | |
| JPH01304582A (ja) | 記号シミュレータ | |
| JPS6111493B2 (ja) |