JPS58138176A - 多レベルの階調を有する画像の符号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、多レベルの階調を有するファクシミリ信号を
能率よく伝送１だは蓄積するために有効な符号化方式に
関するものである。

写真などのような多レベルの階調のある画像を二値化す
る際に、人間の目には濃淡が見えるように二値表現する
だめの一方法に組織的ディザ法がある。これは濃淡の度
合を黒白画素の面積比率を変えて表わすものである。第
１図にその原理を示す。図において、（ａ）は入力画像
の各画素ＥＴの画素レベル、（ｂ）は閾値、（Ｃ）は二
値表示画像を示す。

この方法によれば、例えば、ある画像が１６レベルの階
調（０〜１５）を有する場合、第１図（ｂ）で太線によ
り囲んで示すように０から１５まで１６種の閾値をディ
ザマトリックスといわれる４×４のマトリックス中に、
例えばベイヤ（Ｂａｙｅｒ　）モデル又は渦巻型モデル
によったある規則に従って配分しこの基本となるディザ
マトリックスを縦方向と横方向に繰り返し並べ、多レベ
ルの階調のある画ｒ象の全画素に対して閾値を定め、各
画素のレベルとその画素に対する閾値とを比較し、閾値
の方が大であればその画素を黒（信号１１１１１）、そ
うでなければ白（信号″０″′）と表現することにより
二値表示が行なわれる。例えば、第１図の入力画像（ａ
）の第２行第１列の画素に対する（ｂ）に示す閾値は１
２、画素の値は７であるから、二値表示画像の第２行第
１列は’Ｊ”（黒）となる。この方法で求められる二値
表示画像をディザ画像と呼ぶ。

他方、従来、二値ファクシミリ信号の符号化１５式の代
表的な例として国際電信電話諮問委員会（ＣＣＩＴＴ）
で標準化されたモディファイド・リード（Ｍｏｄｉｆｉ
ｅｄ　Ｒｅａｄ　：　ＭＲ）方式がある。この方式は情
報変化画素（白から黒または黒から白如変化した画素の
ことで以下これを「変化画素」と称す）を符号化する際
に符号化を行なう変化画素以前に出現する同−走査紳士
の変化画素まだは前走査線の変化画素からの相対的アド
レスを符号化するものである。この方式は、階調表現さ
れていない二値ファクシミリ信号に対しては圧縮率は高
い。しかしながら、この方式で前述のディザ画像を符号
化した場合には、ディザ画像は階調表現されていない二
値ファクシミリ信号と比較してかなり多くの変化画素を
廟するだめに、この１１ではディザ画像に対して高い圧
縮率を望めない。

本発明は、以十の点を考慮し、ディザ画像の如く多レベ
ルの階調を有するファクシミリ信号に対［７て高い圧縮
率が期待でき、伝送時間の短縮と蓄積容量の減少化が期
待できる多レベル階調を有する画像の符号化方式を提供
するものである。

以下本発明の詳細な説明する。

本発明の原理は、たとえば、多レベルの階調のある画像
を４×４のティザマトリックスを用いて二値化する場合
、４画素おきに閾値の周期性が生ずることに注目し、各
走査紳士で順次４画素ずつまとめ、それぞれを新たに２
４値（後述のブロックの値）信号を有する一つのブロッ
クとみなし、走査線に沿う方向のそのブロック系列上で
変化ブロックのアドレスお」：びそのブロックの値を符
号化する。

第２図、第３図、第４図は符号化の具体例を説明する図
で、各小枠はすてに二値画素をまとめて新だに作られた
ブロックを示し、小枠内の値はそのブロックの値を示す
。ここでは各ブロックは１６レベル（０〜１５）の値を
取り得ることとする。まず、変化ブロックのアドレスａ
Ｏ＋　’　１　＋ａｌ＋ｋ）＋を次のように定義する。

（参照第２図） ａｏ：符号化の出発点となる符号化ライン上の起点ブロ
ックのアドレス、 ａ−１：　ａｏの直前のアドレス、すなわちａ　１　：
ｌｌｏ　　１ａ、：符号化ライン上のａＱの位置のブロ
ックより後に生起する変化プ［コックのアドレス、ｂｌ
：参照ライン上でａｏの直ヒの位置のブロックより後に
生起する変化ブロックのアドレス、捷た、説明を簡単に
するだめにｖ＋　（Ｘ　）　＋Ｖ２　（ｘ　）、ｙ−ｚ
を次のように定義する。

Ｖｌ（ｘ）：参照ライン上でＸの位置のブロックの値 Ｖ２（Ｘ）：符号化ライン上のＸの位置のブロック５　
　　　　　　　　　　　　Ａ１／ の値 ｙ−Ｚ：Ｚのアドレスを基準にしたｙの相対的なアドレ
ス ただし、Ｘ　＋　３’および２はａＱ　＋　ａｌ　＋　
ａ　１ならびにｂｌＯ値を取り得る。

符号化ライン上の変化ブロックのアドレスおよびブロッ
クの値を次の手順に従って符号化する。

ａ）　変化ブロックのアドレスａｌ　ｌ　ｂｌを求める
。

ｂ）　　ｆａｔ　　ｂｌ１≦３かツＶｌ　（ａｏ　）　
＝Ｖ２　（ａｏ）の場合（第１図参照） この条件が成立したときは垂直モードで符号化すること
を決定し、ａｌｌ）ｌの値によって符号を割り当てる。

たとえば、第２図のような場合ａ　１−　ｂｌ＝２であ
るから、第１表より”００００１１”と符号化される。

ｃ）　　ｂ）のφ件を満さない場合 以下の条件でいずれかの符号化モードを選択採用する。

ｃ−１）　Ｖ＋　（ａｏ）　−Ｖｚ（ａｏ）の場合（第
３図参照）この条件が成立し７たときは水平モードエで
符号）　　　　　　　　　　　−６− 化１−ることを決定１−１このモードを示す七−１ね号
トラ／レノゲスａ、　　ａｏを示す符’Ｂ　ＤＶｌ（ａ
ｏ）（ａ１〜ａｏ　）を割り当てる。たとえば、第３図
の、ｌ：つな場合、第１表より水平モード１を示すモー
ド第１号は°’０００１″′、第２表よりランレングス
ａｌ　　１ＬＬ）を示す符号は°’１１１１１″′であ
るから、°“０００１１１１１１”と符号化される。

ｃ２）　Ｖ＋（ａｏ）＼Ｖｚ（ａｏ）の場合（第４図参
照）この条件が成立したときは水平モード２で符す化す
ることを決定し、このモードを示す七−ド符号とＶ２　
（ａＱ　）の値を示す符号”ｖ２　（ａ　−１）　（ｖ
２　（ａｏ　））とう７Ｌ／７グ２ａｌ−ａＱを示す符
号Ｄｖ２（ｑ　）　（ａ＋−ａｏ　）を割り当てる。た
とえば、第３図のような場合、第１表より水平モード２
を示す符号は’００１”、第３表よりＶ＋　（ａａ　）
の値を示す符号は”１１１０１″″、第２表よりう／レ
ングスａｌ　　ｌａｏを示す符号は”　］　］　ｌ　Ｉ
　１″′であるから’００１１］、１０］１１１１．１
″′と符号化される。

ｄ）　　ａＯをａｌのアドレスへ移動する以上の手順を
符号化ラインの開始画素から逐次性ない符号化を行なう
。

本発明の本質を規定するものではないが、境界条件とし
て最初のラインの１ａ前に４ライン分すべてのフ゛ロッ
ク１直が”　ｏ　”であるラインがあるものとともに、
各ラインの最初のブロックの直ｉＭＩにブ１コンク値パ
０″′のブロックがあるものとし、さらに各ラインの終
端ブロックの次に仮想的に変化ブｒＬツクがあるものと
して符号化を行なう。

本発明の原理を実現するための装置例を以ｒに示す。

第５図は符号化装置例である。１は標本化されたファク
ンミリ信号の入力端子、２１３はそれぞれ１走査線（以
下「ライン」と呼ぶ）分の信号を記憶するメモリで２は
符号化ラインの情報を、３は参照ラインの情報を記憶す
るメモリ、４は符号化ライン基点ブロックの値Ｖ２（ａ
ｏ）を記憶するｌブロック分のメモリ、５は参照ライン
基点ブロックの値Ｖ＋（ａｏ）を記憶する１ブロック分
のメモリ、６は符号化ラインメモリ２と参照ラインメモ
リ３の内容をブロック学位で読み出す動作を制御するア
ドレス制御回路、７はａＱの位置を示すアドレスレジス
タ、８はブロック値Ｖｚ（ａ−１）を記憶する１ブロッ
ク分のメモリ、Ｉｌ、　、　１２は符号化ラインの情報
と参照ラインの情報の中から変化ブロックアドレスを検
出する変化ブロック”アドレスａｌ検出回路と変化ブロ
ックアドレスｂ１検出回路、２１　、２２はそれぞれ（
ａｔ　　ａｏ）＋（ｂ＋　　ａｔ）の値を計数スルカウ
ンタ、３２はカラ／り２２の内容の絶対値と予め定まる
閾値を比較する比較器、４１，４２．４３は水平モード
１．水平モード２および垂直モードに対応する符号化回
路、５１は信号合成回路、６１　、６２　、６３はゲ−
１−１７］はＶｔ（ａｏ）とＶ２（ａｏ）との一致を検
出する一致回路、７３　、７４は否定回路（ＮＯＴ回路
）、８１は出力子、９１はラインバッファ、９２はブロ
ック合成バッファを示す。

本実施例のラインバッファ９１は、参照ラインを符号化
ラインの何ライン前のラインにするかによって、その記
憶容量が決定される。本実施例においては、符号化ライ
ンと最も相関が強いラインは符号化ラインの４つ前のラ
インであるとする例で、ラインバッファ９１の記憶容量
は３ライン分が準備されている。

また、説明を簡単にするため、回路動作の本質でないメ
モリ／アト用のパルス回路、タイミンり用クロックパル
スなどは省略した。

次に、この実施例の詳細な構成および動作について説明
する。符号化を行なうラインの内容は端子１よりブロッ
ク合成バッファ９２によってブロック化され、順次符号
化ラインメモリ２に記録される。この時、符号化を終え
た符号化ラインメモリ２に記録されている前ラインの内
容はラインバッファ（１）へ転送され記録され、１だラ
インバッファ（１）からラインバッファ（２）に記録さ
れている内容はラインバッファ（３）へ、ラインバッフ
ァ（３）に記録されている内容は参照ライツメモリ３へ
転送され記録される。また、との時、ａｏアドレスレジ
スタ７には符号化ラインの符号化開始点のアドレスａ。

が記録されており、アドレス制御回路６にも初期値とし
てａｏがセットされるので、符号化ラインメモリ２から
はＶｔ　（ａｏ　）が、参照ラインメモリ３がらはＶｔ
　（ａｏ　）がそれぞれ読み出され１．ｖｌ（ａｏ）メ
モリ５とＶ２　（ａｏ　）メモリ４にそれぞれ記録され
ると同時にＶ２（ａ−＋）メモリに°′０″が記憶され
る。符号化ラインメモリ２．参照ラインメモリ３の内容
はアドレス制御回路６のカウントアツプ動作により、ア
ドレスａｏよりブロック単位でその値が同時に順次読み
出される。変化ブロックアドレスａｌ検出回路１１は符
号化ラインメモリ２から転送されるブロックの値と直前
に転送されたブロックの値とを比較し、等しい時には′
０″を、異なる時にはＩＩ　Ｉ　ＩＩをｐｔｔの線に出
力する。一致回路７１はＶ２（ａｏ）メモリ４とＶｔ（
ａｏ）メモリ５との内容を比較し、等しい時にはＩＩ　
Ｉ　Ｉｌ異なる時にはＩＩ　ＯＩＩをＰａｌ線に出力す
る。変化ブロックアドレスｂｌ検出回路１２は参照ライ
ンメモリ３から受信したブロックの値とその直前に受信
したブロックの値とを比較し、値が等しければ０″′、
異なるブロック信号であれば”　１　”をＰＩ３線に出
力する。（ａｌｂ＋）カウンタ２２は変化ブロックアド
レス町とｂｌとの距離を計数するもので、Ｐ１１″ｉ！
たはＰ、＋２の信号のうち、早く入力された信号で組数
を開始し、遅く入力された信号で計数を停市する。この
時ＰＬ２からの信号が早ければカウンタ２２の計数内容
をアドレス制御回路６からの信号に同期して−ずつ増加
させ、ｐＨからの信号が９ければカウンタ２２の計数内
容を−ずっ減少させる。このことにより、ａｌとｂｌの
距離が符号（±）利きで求する。なお、ｐＨとＰＩ３か
ら同時に信号″１″′を受けた場合には（ａ＋ｂ＋）の
値として″（）″を出力する。比Ｉ咬器３２は（ａＩｂ
＋）カウンタ２２の内容の絶対ｆｉｔｌ（ａｔ　　ｂ＋
］が「３」以内にあるか否かを検定し、範囲内であれば
″１″を、範囲外であればＩＩ　ＯＩＩを出力する。ゲ
ート６３は、Ｐ７１からの信号と比較器３２からの信号
によって開かれる。すなわちＶ＋　（ａｏ）　−Ｖｚ　
（ａｏ　）でかっｌ　ａｌ　　ｂｉ　ｌ　＜３である条
件が揃った場合に開かれ、（ａｌ−ｂｌ）カウンタ２２
の内容は垂直モード４３により符号化される。

（ａｔ　　ａＯ）カウンタ２１はアドレス制御回路６が
ａ（１をセットした時点よりアドレス制御回路６がらの
信号を受けて内容を−ずっ増加さぜ、ｐＨから”　１　
”を受けた時点で剤数を停止１−、する。ゲート６１は
比較器３２の出力が”　ｏ　”でかつＰＨ１の信号が１
′″である時、すなわちＶ＋　（ａｏ　）　−Ｖｚ　（
ａｏ　）でかっｌ（ａｔ　　ｂｉ）ｌ＞３であるとき開
かれる。これは水平モード（１）の条件である。水平モ
ード（１）打上化回路４１はゲート６１を介して入力さ
れる（ａｔ　　ａｏ）の値を、Ｐ４を介して入力される
Ｖｚ　（ａｏ　）を基準として符号化する。

ゲート６２は比較器３２の出力が′０″でかっＰ７＋の
信号が′０″′であるとき、すなわちｖｌ（ａｏ・）Ｎ
Ｖ２（ａｏ）でかつｌ　（ａｔ　　ｂｉ）　ｌ　＞　３
である水平モード２の時に開かれる。水・にモード（２
）符号化回路４２はゲート６２を介して入力される（ａ
ｌ−ａｏ）の値と、Ｐ８から入力されるＶｚ（ａｌ）の
値とをＰ４から入力されるＶｚ（ａｏ）の値を基準とし
て符号化する。信号合成回路５１は符号化回路４１　、
４２　、４３から受信する符号化信号を信号列にして出
力端子８１に出力する。ａ。

アドレスレジスタ７は、（ａ゛１−ａｏ）カウンタ２１
の内容を受け、レジスタの内容に（ａｔ　　ａｏ）を加
算し新たなａｏとする。。

同時にＶｚ　（ａｏ　）メモリ４の内容がＶｚ（ａ−１
）メモリ８に記憶され、符号化ラインメモリ２がらＶ＋
　（ａｏ　）がまた参照ラインバッフ３がらＶ＋（ａｏ
）がそれぞれ読み出され、Ｖ＋（ａｏ）メモリ５）−Ｖ
ｚ（ａｏ）メモリ４にそれぞれ記録される。

以上の説明では説明の簡単化のだめにカラ／り。

検出回路等のり十ノド条件について述べず図にも記入し
なかった。変化ブロックアドレス検出回路１１　、１２
及びカウンタ２１　、２２等はａ６が新たに設定される
毎にリセットされるものとする。

以上が符号化装置の動作であるが復号化はこの逆の操作
によって順次行なわれる。第６図は復号化回路の一例で
ある。１０１は符号信号の入力端子、１０２は入カバノ
ファメモリ、１ｏ３はモード打−り識別回路、１１１　
、１１２はそれぞれ復号ラインメモリと参照ラインメモ
リ、１１３はａＱレジスタ、１１４ハＶ＋（ａｏ）メモ
リ、１１５はＶｚ（ａ　１　）メモリ、１２］けアドレ
ス制御回路、１２２は符号合成回路、１３１は変化ブロ
ックアドレスｂ１検出回路、１４１は（ｂ、　−ａｏ　
）カウンタ、１５１　、１５２　、１５３は垂直モード
、水モモード（１）および水平モード（２）に対応する
復号化回路、１６１は加算器、１７１　、１７２　、１
７３はゲート回路、１８１ハラインバノノ了、１８２は
ブロック分解回路、１９１は出方端子を示す。ラインバ
ッファ１８１は符号化装置＃内のライ／バッファ９１と
同じ個数だけ準備される。説明を簡単化するだめに回路
動作の本質に関係ないメモリンフト用のパルス回路、タ
イミング用クロックパルスなどは図より省いた。

次にこの実施例の詳細な構成および動作について説明す
る。入力端ｆ−１，０１から入力される符号化されたー
ライン分の信号は一旦入カバッファメモリ１０２に格納
される。この時復号化を終えた復号ラインメモリ１１２
に記録されている内容は１８１内のラインバッファ１に
転送記録され、同時にブロック分解回路１８２で二値信
号に変換され、出方端子１９１より出力される。１だ、
この時１８１内のライ／バッファ（１）からラインバッ
ファ（２）に記録されている内容はそれぞれ次段ライン
バッファへ、ラインバッフ　ｙ　（３）に記録されてい
る内容は参照ラインメモＩＪＩＩＩへ転送記録されると
同時にＶｚ（ａ−］）メモリ１１５に０″′を記憶する
。

モード符号識別回路１０３は入カッくノファメモリ１０
２から必安数の信号を読み出し、その符号構成から垂直
モード、水平モード（１）、水・Ｙモード（２）のいず
れであるかを判断する。信号が０００１”　　ならば水
平モード（１）と判断しり、線の出力を１″とし、信号
が’００１”ならば水平モード（２）と判断しｈ２線の
出力をｕ　Ｉ　ＩＩとし、信号が“’０００００１０”
　、　”００００１０−”０１０”、“１″”　、　”
０１１”　、　”００００１１”　、　”０００００１
１　”のいずれかであれば垂直モードと判断し、Ｖ線の
出力を”　ｔ　”とする。アドレス制御回路１２１はＶ
線からｕ　Ｉ　ＩＩを受信すると、参照メモ１月１１に
対しＰ１１３線から受信しだａＱのアドレスから１ブロ
ツクずつのメモリ内容をソフトさせて、ブロック単位で
変化ブロックアドレスｂ１検出回路１３１に対し出力す
るようにパルスを出力する。Ｖｔ（ｌＬｏ）メモリ１１
４は１ブロツク分のメモリでアドレス制御回路１２１に
句がセットされた際、参照ラインメモＩＪＩＩＩから、
Ｖ＋（ａｏ　）の値を格納する。変化ブロックアト゛レ
スｂ、検出回路１３１は参照ラインメモ１月１１から受
イ、）したブロックの値とその直前に受信しだフ゛［コ
ックの値とを比較し、値が等しければ”　ｏ　”を、値
が異なれば′１″を出力する。ｂｌ−ａｏカウンタ１４
１は、アドレス制御回路１２１がＶ線よりＩＩ　Ｉ　Ｉ
Ｉを受信ｊ〜だ時点からアドレス制御回路１２１より信
号を受けるたびにその計数内容を−ずつ増加させ、変化
ブロックアドレスｂ１検出回路１３１より１″′を受信
した時その動作を止めカウンタの内容１１ｂ、　　、θ
″′を加算器１６１に出力する。ａｌｂ、復号化回路１
５１は、■線より”　１　”を受信すると入カバソファ
メモリ１０２より受信した信号からａｌのす、に対する
アドレスを求め、その結果を加算器１６１に出力する。

加算器１６１はａＩ　　Ｊ復弓化回路１５１の出力１−
　ａ、　　ｂ　、ＩＩとす。

−ａＯカウンタ１４１の出力Ｉｌ　ｂ　、　　、ｏＩ＋
とを加え、ａｌのａｏに対するアドレス゛ｌａ、−ａｏ
１１を求め、ゲート１７３に出力する。ゲー）　１７３
はｖ線から”　１　”を受信すると開き、加算器１６１
からの信号をａｌ　　ａＯ復号化回路１５４に出力する
とともにａＱレジスタ１１３にも出力する。Ｊ　　ＩＬ
ｏ復号化回路１５４は、ｐＨ４線から受信した画素信号
をゲート１７３から受信した信号が示す回数だけ符号合
成回路１２２に出力する。ａｌ−ａｏ復号化回路１５２
は、ｂｌ線より′１″′を受信すると、入力バノファメ
モリ１０２より受信した信’ｊ’　＋！：、Ｐｌ、４線
より受信したブロック信号より、“’ａｌ　　ａｇ”を
求め、ゲート１７１を介してａ（ルジスタ１１；１−出
力し、Ｖ＋　（ａｏ　）メモリ１１４の信号を−１ａｌ
　−、，１１回たけ符号合成回路１２２に出力する。ａ
ｌ−ａＱ復は化回路１５３は、）ＩＩ線より“１″を受
信すると、入力・ζソファメモリ１０２より受信した信
号とＰｌ、５線より受信した信号より”ａｌ　　ａ６″
′と符号化走査線」−のａＱの゛アドレスの画素信号を
求め、その画素信号を°’ａｌ−ａ。回だけ符号合成回
路１２２に出力し　ＩＩａ、−ａｏｕＯ値を示す信号を
ゲート１７２を介してａＯレジスタ１１３に出力する。

符号合成回路１２２は、復刊化回路１５２　、１５３　
、１５４およびａＯレジスタ１１３の信号Ｐ１１３を受
信し、８０８１間の復号を行ない、その結果を符号化ラ
インメモリ１１２に出力し、Ｖ２（ａ−＋）メモリ１１
５はａ（１ａ１間のブロック値を受信し記憶する。

上述の復号化回路においても、説明の簡庁化のだめに、
カウンタ、検出回路等のリセット条件について述べず図
にも肥大しなかつだが、変化ブロックアドレスｂ１検出
回路１３１．ａｏ−ｂｌカウンタ１４１等はａＱが新た
に設定される毎にリセットされるものとする。

１−述の説明では、モード符号として第１表、ランレン
グスを示す符号として第２表、ブロックの値を示す符号
として第：３表を例として示したが、本発明方式はこれ
らの符号に制御膜されるものでなく、その他の符号を適
用することもできる。

また、以下で説明するように、符号表を用いるとさらに
符号化効率が向トする。画像の最初のラインから数えて
４０−３番目（ｎは自然数）のブロック列を総称してＬ
１列とする。同様に画像の最初のラインから数えて４ｎ
〜２番目、４ｎ−１番目、４ｎ番目（ｎは自然数）のブ
ロック列それぞれを総称しＬ２列、Ｌ３列、Ｌ４列とす
る。原画像を第１図に示すディザマトリックスを用いて
二値化し得ら、れるブロック列には、次のような特徴＜
１）　（２）　（３）がある。

（１）ＬＬ列ではブロック値ＩＩ　５１１は生じやすい
が、ブロック値”　８　”〜”１５　”は決して生じな
い。

（２）　Ｌ２列およびＬ４列ではブロック値”ｔｏ”は
生じやすいがブロック値Ｉｔ　５　ＩＪは’４Ｅしにく
い。

（３）Ｌ３列ではブロック値”′５″は生じやすいが、
ブロック値“１０″′は生じにくい。

」二連の特徴を利用して符号化を行なえば、さらに符号
化効率が向上する。そこで、Ｌ１列〜Ｌ４列ごとにそれ
ぞれ異なる第２表のようなブロックランレングス符号表
および第３表のようなブロック値符号表を用意しておき
、水平モード１と水平モード２でブロックシンレングス
ａｌ−ａｏおよびブロック値Ｖ２　（ａｏ　）を符号化
する際に符号化ラインがＬ１列〜Ｌ４列のどの列に属す
るかを調べ、符号表を符号化ライン毎に選択する方式を
適用することも可能である。

捷だ、垂直モードを切分ける条件として１ａ２ｂ２１≦
３　かつ　Ｖｔ　（ａｏ　）　＝Ｖ２（ａｏ　）を用い
たが、他の条件式を用いることも可能である。

例えば １ａｚｂｚｌ≦ｍ　かつ　Ｖｔ（ａｏ）＝Ｖ２（ａｏ）
である。ただシ２、ｍは０または正の整数である。

その際、符号化回路は第５図の比較器３２をａｚ　−ｂ
２カウンタ２２の内容の絶対値ｒｌ（ａｚ　　ｂｚ）Ｉ
Ｊ　　とｒｍＪを比較する比較器に変更すればよい。

以上の符号化方式は、垂直モードによる符号化が最も効
率がよい。そこで、さらに垂直モードによる符号化の回
数を増加し、符号化効率をさらに向」−させるためにパ
スモードというモードを新だに加えることが考えられる
。

第７図、第８図、第９図、第１０図は符号化の具体例を
説明する図で、各小枠にすてに二値画素をまとめて新た
に作られたブロックを示し、小枠内の値はそのブロック
の値を示す。ここでは各ブロックは１６レベル（０〜１
５）の値を取り得ることとする。捷ず、変化ブロックの
アドレスａＯ＋　ａ　Ｉ　＋ａｌ　＋　１）１　＋　ｂ
ｚを次のように定義する。（参照第２図） ａｏ：符号化の出発点となる符号化ライン上の起点ブロ
ックのアドレス、 ａ−１：ａＯの直前のアドレス、すなわちａ−１＝ａ０
１ ａｌ：符号化ライン上のａＱの位置のブロックより後に
生起する変化ブロックのアドレス、ｂ１＝参照ライン上
でＩＩＱの直上の位置のブロックより後に生起する変化
ブロックのアドレス、 ｂｚ：参照ライン上のｂｌの位置のブロックより直後に
生起する変化ブロックのアドレス、１だ、説明を簡単に
するためにＶｔ　（Ｘ　）　＋Ｖｚ（ｘ）、ｙ　　Ｚを
次のように定義する。

Ｖｔ（ｘ）：参照ライン上でＸの位置のブロックの値 Ｖ２　（Ｘ　）　：符号化ライン上のＸの位置のブロッ
クの値 ｙ−Ｚ　：　Ｚのアドレスを基準にしたｙの相対的なア
ドレス ただし、Ｘ、ｙおよびＺはａＱ　ｌ　ａＩ　＋　ａｌな
らびにｂｌ　＋　ｂｚの値を取り得る。

符号化ライン−トの変化ブロックのアドレスおよびブロ
ックの値を次の手順に従って符号化する。

ａ）　変化ブロックのアドレスａ１．ｂ１を求める。

ｂ）　　ｆａｔ　　ｂ＋ｌ≦３かつＶｔ　（ａｏ）　＝
　Ｖ２（ａｏ）の場合（第７図参照） この条件が成立したときは垂直モードで符号化すること
を決定Ｌ、ａｌｂ＋の値によって符号を割り当てる。た
とえば、第２図のような場合ａｌ　−ｂｌ＝２であるが
ら、第１表より°“００００１１”　　と符号化される
。

ａＱをａｌの位置へ移動する。

ｃ）　　（ａＩ−ｂｌ）　＞　０　　かツＶｌ（ｂｌ）
−Ｖ２（ａｏ）かつｌ　（ａＩ　　ｂｚ）　ｌ≦３の場
合（第８図参照）仁の条件が成立１．たときはパスモー
ドで符号化することを決定し、このモードを示すモード
符号を割り当てる。だとえげ、第６図のような場合には
第４表より”００１”と符号化される。

ａｏ　ｔ　ｈｌの位置に移動する。

ｄ）ａ）、ｂ）の条件を満さない場合には、以下の条件
でいずれかの符号化モードを選択採用する。

ｄ　　ｌ）　Ｖｔ（ａｏ）＝Ｖｚ（ａｏ）の場合（第９
図参照）この条件が成立したときは水平モード１で符号
化することを決定Ｌ、このモードを示すモード符号とう
７Ｌ／７グスａｌ−ａＱを示す符号ＤＶ１（ａｏ）　（
”ａｏ）を割り当てる。たとえば、第９図のような場合
、第４表より水平モード１を示すモード符号は°’００
０１”、第５表よりランレングスａｌ−ａ６を示す符号
ハ”１ｌｌｌｌ”ｆあるから’＋　”０００１１１１１
１”　と符号化される。

ａｏｅａｔのアドレスへ移動する。

ｄ−２）　Ｖｔ（ａｏ）’ｔＶ＋（ａｏ）の場合（第１
０図参照）この条件が成立したときは水平モード２で符
号化することを決定し、このモードを示すモード符号と
Ｖｚ（ａｏ）の値を示す符号Ｐ　Ｖ２　（ａ　ｓ　）　
（ｖ２　（ａ６　）　）とランレングス１１１−ａＱを
示す符号Ｄｖ□（ａｏ）（ａｔ　　ａｏ）を割ｇ当てる
。たとえば、第１０図のような場合、第４表より水平モ
ード２を示す符号は”　０１１　”　、第３表よりＶｔ
（ａｏ）の値を、示す符号は°’１１１０１”、第２表
よりランレングスａｌ−ａｏを示す符号は”　１１１１
１　”であるから”’０１１１１１０１１１１１１”と
符号化される。

ｅ）　　ａ６をａｌのアトごレスへ移動する。

以上の手順を符号化ラインの開始画素から逐次性ない符
号化を行なう。

本発明の本質を規定するものではないが、境界条件とし
て最初のラインの直前に４ライン分すべてのブロック値
がＩＩ　ＯＩＩであるラインがあるとするとともに、各
ラインの最初のブロックの直前にブロック値′°０″′
のブロックがあるものとし、さらに各ラインの終端ブロ
ックの次に仮想的に変化ブ１」ツクがあるものとして打
上化を行なう。

パスモードを用いる場合の本発明の原理を実現するだめ
の装置例を以下に示す。

第１１図は符号化装置例である。１は標本化されだファ
クンミリ信号の入力端子、２，３はそねぞれ１走査線（
以下「ライン」と呼ぶ）分の信号を記憶するメモリで２
は符号化ラインの情報を、３は参照ラインの情報を記憶
するメモリ、４は符号化ライン基点ブロックの値Ｖｚ（
ａｏ）を記憶する１ブロック分のメモリ、５は参照ライ
ン基点ブロックの値Ｖ＋　（ａｏ）を記憶するｌブロッ
ク分のメモリ、６は符号化ラインメモリ２と参照ライン
メモリ３の内容をブロック単位で読み出す動作を制御す
るアドレス制御回路、７はａ６の位置を示すアドレスレ
ジスタ、８は画素の値Ｖ２（ａ−１）を記憶する１ブロ
ック分のメモリ、９はブロックの値Ｖ＋（ｂ＋）を記憶
する１ブロック分のメモリ、１１，１２．１３は符号化
ラインの情報と参照ラインの情報の中から変化ブロック
アドレスを検出する変化ブロックアドレスａ１検出回路
と変化ブロックアドレスｂｌ検出回路、及び変化ブロッ
クアドレスｂ２検出回路、２１，２２゜２３はそれぞれ
（ａｔ　　ａｏ）　ｌ　（ｂ＋　　ａｔ）　＋　（ａｔ
　　ｂｚ）の値を計数するカウンタ、３１，３２．３３
はそれぞれカウンタ２２の内容の絶対値、カウンタ２３
の内容の絶対値、カウンタ２２の内容と予め定まる閾値
を比較する比較器、３４は減算器、４１　、４２　、４
３　、４４は水平モード１．水平モード２．垂直モード
およびバスモードに対応する符号化回路、５１は信号合
成回路、６１　、６２　、６３　、６４　、６５はゲー
１−１７１はＶｔ（ａｏ）とｖ２（ａｏ）との一致を検
出する一致回路、７４はＶｔ（ｂ＋）とＶｔ（ａｏ）と
の一致を検出する一致回路、７２，７３゜７６は否定回
路（ＮＯＴ回′路）、７５は論理積回路９２はブロック
合成バッファを示す。

本実施例のラインバッファ９１は、参照ラインを符号化
ラインの伺ライン前のラインにするかによって、その記
憶容量が決定される。本実施例においては、符号化ライ
ンと最も相関が強いラインは符号化ラインの４つ前のラ
インであるとする例で、ラインバッファ９１の記憶容量
は３ライン分が準備されている。

また、説明を簡単にするため、回路動作の本質でないメ
モリシフト用パルス回路、タイミング用クロックパルス
などは省略した。

次に、この実施例の詳細な構成および動作について説明
する。符号化を行なうラインの内容は端子１よりブロッ
ク合成バッファ９２によってブロック化され、順次符号
化ラインメモリ２に記録される。この時、符号化を終え
た符号化ライ／メモリ２に記録されている前ラインの内
容はラインバッファ（１）へ転送され記録され、またラ
インバッファ（１）からラインバッファ（２）に記録さ
れている内容はラインバッファ（３）へ、ラインバッフ
ァ（３）に記録すれている内容は参照ラインメモリ３へ
転送され記録される。１だ、この時、ａｏアドレスレジ
スタ７には符号化ラインの打上化開始点のアドレス＆６
が記録されており、アドレス制御回路６にも初期値とし
てａ。がセットされるので、符号化ラインメモリ２から
はＶ＋（ａｏ）が、参照ラインメモリ３からはＶ＋（ａ
ｏ）がそれぞれ読み出され、Ｖ＋（ａｏ）メモリ５とＶ
ｚ（ａｏ）メモリ４にそれぞれ記録される。この時、Ｖ
ｚ（ａ　−ｔ　）メモリ８の内容は°′０″である。符
号化ラインメモリ２．参照ラインメモリ３の内容はアド
レス制御回路６のカウントアンプ動作により、アドレス
ａ６よりブロック単位でその値が同時に順次読み出され
る。

変化ブロックアドレスａｌ検出回路１１は符号化ライン
メモリ２から転送されるブロックの値と直前に転送され
たブロックの値とを比較し、相等しい時には”　ｏ　”
を、相異なる時にはパ１′″をｐＨの線に出力する。

一致回路７１はＶｚ（ａＯ）メモリ４とＶ＋（ａｏ）メ
モリ５との内容を比較し、相等しい時には′１″を、相
異なる時には°′０″′をＰ７１線に出力する。変化ブ
ロックアドレスｂ、検出回路１２は参照ラインメモリ３
から受信したブロックの値とその直前に受信し２だブロ
ックの値とを比較し、値が相等しければ゛′〇−相異な
るブロック信号であれば”　１　”をＰＩ３線に出力す
る。

Ｖ＋（ｂ＋）メモリ９は、ＰＩ３線より°゛１″を受信
した時点に参照ラインメモリ３より転送されるブロック
値を記憶する。

（ａｔ　　ｂｌ）カウンタ２２は変化ブロックアドレス
ａ１とｂｌとの距離を計数するもので、Ｐｌｌ寸だはＰ
Ｉ３の信号のうち、早く入力された信号で計数を開始し
、遅く入力された信号で計数を停止する。この時Ｐ１２
からの信号が早ければカウンタ２２の計数内容をアドレ
ス制御回路６からの信号に同期して−ずつ増加させ、Ｐ
ｌｌからの信号が早ければカウンタ２２の計数内容を−
ずつ減少させる。このことにより、ａｌとす、の距離が
符号（±）付きで求する。なお、ＰｌｌとＰＩ３から同
時に信号”　１　”を受けた場合には（ａｔ　　ｂ＋）
の値として０″′を出力する。

変化ブロックアドレスｂ２検出回路１３は、ＰＩ３線よ
り“′１″を受信した時点で動作を開始し、参照ライン
メモリ３から転送されるブロック値と直前に転送された
ブロックの値とを比較し、相等しければＩＩ　Ｑ　ＩＩ
、相異なるブロック信号であれば“°１″をＰＩ３線に
出力する。

（ａｔ−ｂｚ）カウンタ２３は、変化ブロックアドレス
ａ１とｂｚとの距離を計数するもので、ｐＨ’？だはＰ
ＩＢの信号のうちＲ１＜入力した信号ＩＩ　Ｉ　ＩＩで
計数を開始し、遅く入力された信号”１″で計数を停止
する。この時、ＰＩＢからの信号が早ければカウンタ２
３の計算内容をアドレス制御回路６からの信号に同期し
て−ずつ増加させ、また、Ｐ１□からの信号が早ければ
カウンタ２３の組数自答をアドレス制御回路６からの信
号に同期１−て−ずっ減少させる。

なお、ＰＩＩとＰＩ２線から同時に信号ＩＩ　Ｉ　ＩＩ
を受けた場合には（ａｔ　　ｂｚ）の値としてＩＩ　Ｏ
ＩＩを出力する。

比較器３２は、（ａｔ　　ｂｚ）カウンタ２３の内容の
絶対値ｌ　（ａｌ　　ｂ、　）　ｌが「３」以内にある
か否かを検定し、範囲内であれば＋１１１＋を、範囲外
であれば°°０′″を出力する。

比較器３３は、（ａｔ　　ｂ＋）カウンタ２２の内容が
「０」以上であるか否かを検定し、「０」以上であＪ］
ば°゛１″′を、そうでなければ０″′を出力する。

一致回路７４は、Ｖｚ（ａｏ）メモリ４とＶｉ（ｂ＋）
メモリ９との内容を比較し、相等しい時にはＪ”、相異
なる時にはＩＩ　ＯＩＩを出力する。ＡＮＤ回路７５は
比較器３２　、３３と一致回路７４からの信号が全て”
　１　”の場合には　ｔｔ　１　ｕを、そうでなければ
′０′″をＰＩ５線に出力する。

比較器３】は（ａ１ｂ＋）カウンタ２２の内容の絶対値
ｌ　（ａｔ　　ｂ＋）　ｌ　が「３」以内にあるか否か
を検定ｌ−１範囲内であればｔｔ　１　＋＋を、範囲外
であれば“０″を出力する。

ゲート６３はＰ７１からの信号と比較器３２からの信号
によって開かれる。すなわちＶｉ　（ａｏ）　＝Ｖｚ（
ａｏ）でかつｌａ＋　　ｂ＋ｌ≦３である条件が揃った
場合に開かれ、（ａｔ　　ｂ＋）ノ７ウンタ２２の内容
は垂直モード４３により符号化される。

ＮＯＴ回路７２Ｉ′ｉ、比較器３１の出力が“′ｏ′″
のときには“１″を、比較器３１の出力がＩＩ　Ｉ　Ｉ
Ｉのときには”　ｏ　”をＰＩ３線に出力する。ゲート
６４はＰＩ３線よりＩＩ　Ｉ　ＩＩを受信すると開き、
ＡＮＤ回路７５の出力をパスモード符号化回路４４に転
送する。

パスモード符号化回路４４はＡＮＤ回路７５より１″を
受信すると、パスモード符号を信号合成回路５１に出力
する。

（ａｔ−ａｏ）カウンタ２１はアドレス制御回路６がａ
（１をセットした時点よりアドレス制御回路６からの信
号を受けて内容を−ずっ増加させ、ＰｌｌからＩｔ　Ｉ
　＋＋を受けだ時点で計数を停止する。

ゲート６１は比較器３２の出力がＩＩ　ＯＩＩでかっＰ
７１の信号がＩＩ　ｉ、　＋＋である時、すなわちＶｉ
（ａｏ）　−Ｖｚ（ａｏ）でかつｌ（ａｔ　　Ｉｇ）　
ｌ　＞３であるとき開かれる。これは水平モード（１）
の条件である。水平モード（１）符号化回路４１はゲー
ト６１を介して入力される（ａｌ−ａｏ）の値を、Ｐ４
を介して入力されるＶｚ（ａｏ）を基準として符号化す
る。

ゲート６２は比較器３２０゛出力がＩＩ　ＯＩＩでかつ
Ｐ７１の信号が”０″′でゲート回路６４の出力が０”
であるとき、すなわちパスモードで符号化出来ずしかも
Ｖｉ（ａｏ）　”＋６　Ｖｚ（ａｏ）でかつ１（ａｔ　
　ｂ＋］　＞　３である水平モード２の時に開かれる。

水平モード（２）打上化回路４２はＰ４より人力される
Ｖｚ（ａｏ）の値を、Ｐ８より入力されるＶｚ（ａ−ｓ
）　の値を基準として符号化し、ゲート６２を介して人
力される（ａｔ　　ａｏ）の値をＶｚ（ａｏ）の値を基
準として符号化する。

信号合成回路５１は符号化回路４１　、４２　、４３か
ら受信する符号化信号を信号列にして出力端子８１に出
力する。

ゲート６５はＰ６４線より“′１′″を受信すると開き
、Ｐ２□線の信号すなわち“”　（ａｔ　　ｂ＋）　”
を減算器３４に転送する。

減算器３４はゲート６４より信号−１（ａ、　　ｂ　、
）　＋＋を受信した場合にはその信号の示す値を（ａｌ
−ａｏ）　ノノウンタの出力”　（ａｔ　　ａｏ）　”
から減算し、”（ｂ＋−ａｏ）”を求め、アドレスレジ
スタ７に出力し、ゲート６５より信号を受信しない場合
には（ａ２ａｔ）カウンタの出力”　（ａｚ　　ａｔ）
　”　ヲアドレスレジスタ７に出力する。

アドレスレジスタ７は、（ａｔ　　ａｏ）カウンタ２１
の内容を受け、レジスタの内容にその内容を加算し新た
なａ（１とする。

その後にＶｉ（ａｏ）メモリ４の内容がＶｚ（ａ　１）
メモリ８に記憶され、符号化ラインメモリ２からＶｚ（
ａｏ）が参照ラインメモリ３からＶｉ　（ａ　ｏ　）が
それぞれ読み出され、Ｖｚ（ａｏ）メモリ４とＶｔ（ａ
ｏ）メモリ５にそれぞれ記録される。

以上の説明では説明の簡単化のためにカウンタ。

検出回路等のリセット条件について述べず図にも記入し
なかった。変化ブロックアドレス検出回路１１　、１２
　、１３及びカウンタ２１　、２２　、２３等はａＱが
新だに設定される毎にリセットされるものとする。

以上が符号化装置の動作であるが復号化はこの逆の操作
によって順次行なわれる。第１２図は復号化回路の一例
である。１旧は符号信号の入力端子、１０２は入カバノ
ファメモリ、１０３はモード符号識別回路、１１１　、
１１２はそれぞれ復号ラインメモリと参照ラインメモリ
、１１３はａＱレジスタ、Ｉｌｌ：ｔＶ＋（ａｏ）メモ
リ、１１５はＶ２（ａ−＋）　　メモリ、１１７はバス
モード用ａｌレジスタ′、１１８はパスモード記憶メモ
’Ｊａ、１１９はパスモード記憶メモｌＪｂ、１２１は
アドレス制御回路、１２２は符号合成回路、＠１３１は
変化ブロックアドレスｂ、検出回路、１４１は（ｂｌ−
ａｏ）カウンタ、１５１　、１．５２　、１５３は垂直
モード。

水平モード（１）および水平モード（２）に対応する復
号化回路、１６１　、１６２は加算器、１７１　、１７
２　、１７３゜１７４　、１７９はゲート回路、１８１
はラインバッファ、回 １８２はブロック分Ｗｌ、ｆｍ、１９１は出力端子を示
す。

ラインバッファ１８１は符号化装置内のライ／バッファ
９１と同じ個数だけ準備される。この例では、３ライン
分が準備されている。説明を簡単化するために回路動作
の本質に関係ないメモリシフト用のパルス回路、タイミ
ング用クロックパルスなどは図より省いた。

次にこの実施例の詳細な構成および動作について説明す
る。入力端子１０１から入力される符号化されたーライ
ン分の信号は一旦入カバッファメモリ１０２に格納され
る。この時復号化を終えた復号ラインメモリ１１２に記
録されている内容は１８１内のラインバッファ１に転送
記録され、同時にブロック分解回路１８２で二値信号に
変換され、出力端子１９１より出力される。１だ、この
時１８１内のラインバッファ（１）からラインバッファ
（２）に記録されている内容はそれぞれ次段ラインバッ
ファへ、ラインバッファ（３）に記録されてい内容は参
照ラインメモリ１１１へ転送記録される。同時に、ｖ２
（ａｏ）メモリ１１５トパスモード用ａｏレジスタ１１
７に“’ｏ”全記憶する。

モード符号識別回路１．０３は、入カバノファメモリ１
０２から必要数の信号を読み出し、その符号構成からパ
スモード、垂直モード、水平モード（１）。

水平モード（２）のいずれであるかを判断する。信号が
”　００１　”ならばバスモードと判断しｐ線の出力を
”　１　”そうでなければ０″′を出力し、”　０１０
　”ならば水平モード（１）と判断しり、線の出力をパ
１″′とし、信号が”０１１”ならば水平モード（２）
と判断しｈ２線の出力を１″とし、信号が°’００００
０１０’″、　”００００１０”　。

”０００１０”、１”、　１００．０１１”Ｉ“０００
０１１”。

°“０００００１１”　のいずれかであれば垂直モード
と判断し、Ｖ線の出力を′１″とする。パスモード記憶
メモ’）　ａ　１１８は、ｐ線からの信号を格納する。

この時、パスモード記憶メモリａ　１１８の内容はパス
モード記憶メモＩＪ　ｂ　１．１９に転送され記憶され
る。

アドレス制御回路１２１はＶ線まだは９線から”　］　
”を受信すると、参照メモリ１１１に対しＰＩ６２線か
ら受信したａｏのアドレスから１ブロツクずつのメモリ
内容をシフトさせて、ブロック単位で変化ブロックアド
レスｂ、検出回路１３１に対し出力するようにパルスを
出力する。Ｖ＋（ａｏ）メモリ１１４　ｆｄ　１ブロツ
ク分のメモリでアドレス制御回路１２１にａｏがセット
された際、参照ラインメモリ１１１から、Ｖ＋（ａｏ）
の値を格納する。変化ブロックアドレスｂ。

検出回路１３１は参照ラインメモリ１１１から受信した
ブロックの値とその直前に受信したブロックの値とを比
較し、値が等しければ０″′を、値が異なれば°′１″
を出力する。ａｏ　　ｂ＋カウンタ１４１は、アドレス
制御回路１２】がＶ線またはｐ線よりＩＩ　ｉ　ＩＩを
受信した時点からアドレス制御回路１２１より信号を受
けるたびにその計数内容を−ずっ増加させ、変化ブロッ
クアドレスｌ）Ｉ検出回路１３１より”　Ｉ　”を受信
した時その動作を市めカウンタの内容ｔｏ　ｂ　、−ａ
ｏ″をＰ１１４線に出力する。ゲート１７９は、Ｐ線よ
りＩＩ　］　ＩＩを受信すると開き、ＰＩ４１線の信号
Ｉｌ　ｂ　、　　、ｏｌ′をバスモード用ａＱレジスタ
１１７へ出力する。バスモード用ａ（ルジスタ１１７は
、ゲー１−１７９から受信する信号ｔｔ　ｂ　、　　、
ｏＩ″を記憶内容に加え、記憶しＰ　１１７線に出力す
る。ａｌ−ｂ、復号化回路１５１は、Ｖ線より１″を受
信すると人カバソファメモリ１０２より受信した信号か
らａｌのｂｌに対するアドレスを求め、その結果を加算
器１６１に出力する。加算器１６１はａｌｔ、復刊化回
路１５１の出力ＩＩ　ａ、　　ｂ１″′とａＱ−ｂ、カ
ウンタ１４１の出力Ｉｔ　ａｏｂ　、ＩＩを加え、ａｌ
のａｏに対するアドレスＩｔａ、−ａｏＩ＋を求め、ゲ
ート１７３に出力する。ゲート１７３はＶ線から＋＋　
１　＋＋を受信すると開き、加算器１６１からの信号を
ａｌ　　Ｅｈｏ復号化回路１５４に出力するとともにａ
Ｑレジスタ１１３にも出力する。

ゲート１７４は、ＰＩＩ９線より１′″を受信したとき
開き、ｐＨ７線の信号をａｌ−ａｏ復号化回路１５２へ
出力する。ａｌ　　ａ６復号化回路１５４はゲート１７
４より信号を受信しない場合には、ＰＩ＋４線から受信
したブロック信号をゲート１７３から受信した信号が示
す回数だけ符号合成回路１２２に出力し、ゲート１７４
から受信した場合には、ｐＨ４線から受信した信号をゲ
ート１７３を介して受信した信号にゲート１７４から受
信した信号を加えた信号が示す回数だけ符号化合成回路
１１２に出力する。ａｌ−ａｏ復号化回路１５２は、ａ
ｌ線より“′１″を受信すると、入カバノファメモリ１
０２より受信した信号と、Ｐ１１４線より受信したブロ
ック信号より、ＩＩａ、　　、ｏｌ″ヲ求メ、ゲー１−
１７１を介してａ（ルジスタ１１３へ出力し、Ｖ＋（ａ
ｎ）メモリ１１４の信号をＩＩａ、　　、０１１回だけ
符号合成回路１２２に出力する。ａｌ−ａ（１復号化回
路１５３は、ｈ、線よりパ１″′を受信すると、入力バ
ノファメモリ１０２より受信した信号とＰＩ　Ｉｌｉ線
より受信した信号よりＩｔａ、　　、ｏｌ′と符号化走
査線上のａ（１のアドレスの画素信号を求め、その画素
信号を°ｌａ、　　、０１１回だけ符号合成回路１２２
に出力し　Ｌｌａ、　　、ｏＩＩの値を示す信号をゲー
ト１７２を介してａ６レジスタ１１３に出力する。

符号合成回路１２２は、復号化回路１５２　、１５３　
。

１５４およびａ（ルジスタ１１３の信号ｐＨ３を受信し
、ａＯ８１間の復号を行ない、その結果を符号化ライン
メモリ１１２に出力する。Ｖ２（ａ−１）メモリ１１５
はａＯａ１間のブロック値を符号化ラインメモリ１１２
より受信し記憶する。パスモード用ａｏレジスタ１１７
は、符号合成回路１２２より信号を受信すると記憶内容
を”０”Ｋする。ａＱレジスタ１１３はゲーｈ　１７１
またはゲー）　１７２　、ゲート１７３からの信号を記
憶内容に加えて記憶する。加算器１６２はａ。レジスタ
１１３の内容とパスモード用ａＱレジスタ１１７ノ内容
を加えＰ１６２線に出力する。

」二連の復号化回路においても、説明の簡単化のために
、カウンタ、検出回路等のリセット条件について述べず
図にも記入しなかっだが、変化ブロックアドレスｂ、検
出回路１３１　、　ａｏ　　ｂｔカウンタ１４１等はａ
ｏが新たに設定される毎にリセットされるものとする。

上述の説明では、モード符号として第４表、ランレング
スを示す符号として第２表、ブロックの値を示す符号と
して第３表を例として示したが、本発明方式はこれらの
符号に制限されるものでなく、その他の符号を適用する
こともできる。

また、以下で説明するように符号表を用いると、さらに
、符号化効率が向上する。画像の最初のラインから数え
て’１４ｎ−３番目（ｎは自然数）のブロック列を総称
してＬ１列とする。同様に、画像の最初のラインから数
えて４ｎ−２番目、４ｎ−１番目。

４ｎ番目（ｎは自然数ンのブロック列を総称し、それぞ
れ５２列、Ｌ３列、　５４列とする。原画像を第１図に
示すディザマトリックスを用いて二値化し得られるブロ
ック列には、次のような特徴（１）　＋　（２）　＋（
３）がある。

（１）　　Ｌ１列では　ブロック値°′５′″は生じや
すいが、ブロック値”８″〜”　１５　”は決して生じ
ない。

（２）　５２列および５４列ではブロック値”　］　０
　”　は生じやすいがブロック値”　５　”は生じにく
い。

（３）　Ｌ３列ではブロック値”　５　”は生じやすい
がブ「１ツク値パ１０″′は生じにくい。

上述の特徴を利用し符号化を行なえば、さらに符づ化効
率が向上する。そこで、Ｌ１列〜Ｌ４列ととにそれぞれ
異なる第２表のようなブロックランレングス符号表およ
び第３表のようなブロック値符号表を用意しておき、水
平モード１と水平モード２でブロックランレノゲスａｌ
　　ａ（１およびブロック値Ｖ２（ａｏ）を符号化する
際に符号化ラインがＬ１列〜Ｌ４列のどの列に属するか
を調べ符号表を符号化ライン毎に選択する方式を適用す
ることも可能である。

また、垂直モードを切分ける条件として１ａ２−ｂ２１
≦３かつＶｔ（ａｏ）　＝＝　Ｖ２（ａｏ）を用いたが
他の条件　　　　　　１式を用いることも可能である。

例えば、 ｌａ２　ｂ＋ｌ≦ｍかつＶｘ（ａｏ）＝Ｖ＋（ａｏ）で
ある。ただし、ｍは０または正の整数である。

その際、符号化回路は、第１１図の比較器３１をａ２−
ｂ２カウンタ２２の内容の絶対値［ｌ　（ａ２ｂ２）　
ｌ　ＪとｒｍＪを比較する比較器に変更すればよい。

壕だパスモードで符号化する条件は、（ａｔ　　ｂ＋）
〉０かつＶｔ（ａｏ）　−Ｖｚ（ａｏ）かつ１（ａｘ　
　ｂｔ）ｌ≦３と説明したが、・他の条件式を用いるこ
とも可能である。例えば り　（ａｔ　　ｂｔ）　＞　０かつＶｔ（ｂｔ　）　＝
　Ｖｚ（ａｏ）か一つ１（ａｒ　　ｂｔ）１５ｍ ！り　（ａｔ　　ｂｔ）　＞　Ｏ ｉ！ｉ）　（ａｔ　　ｂｔ）　＞　０かつＶｌ（ｂｔ）
　−ＶＺ（ａｏ）ＩＶ）　（ａｔ−ｂｚ）≦Ｏ Ｖ）　（ａｌｂｚ）≦０かつＶｔ（ｂｌ）　＝　Ｖｚ（
ａｏ）である。ただしｍは」−述した垂直モードを切分
ける条件に用いるｍと同じ値である。

１）の場合には、符号化回路は第１１図の比較器３２を
ａｌ−ｂ２カウンタ２３の内容の絶対値ｒｌ（ａｔ　　
ｂｔ）ＩＪとｒｍＪを比較する比較器に変更することに
より実現出来る。

１１）の場合には符号化回路は９６　、９８の点を開放
することにより実現できる。

１１１）の場合には、符号化回路は９８の点を開放する
ことにより実現できる。

１いの場合には、符号化回路は９６と９７の点を開放し
、比較器３２を、ａｌ−ｂ２カウンタの内容であるｒ（
ａｔ　　ｂｔ）Ｊと「０」を比較し、（ａｌｂｚ）≦０
０ときには“′１″を、そうでないときには“′０″を
出力する比較器と交換することにより実現出来る。

いの場合には、符号化回路は９６の地点を開放し、比較
器３２をｌ１ｌ−ｂ２カウ／り２３の内容ｒ（ａ、−ｂ
ｔ）Ｊと「０」を比較し、（ａｔ　　１）１）≦０のと
きには１″′、そうでないときには°“０″を出力する
比較器と交換することにより実現出来る。

また１１）〜Ｖ）の場合の復号化回路は、端子１９１と
端子１９４を接続し、端子１９１と端子１９５を接続す
る。この際、ａｌ　　ａｏ復号化回路１５２はり、線よ
り“１″を受信すると、入力バソフ了メモリ１０２より
受信した信号とＰ１１４線より受信したブロック信号よ
り“”　（ａｔ　　ａｏ）′を求め、まだ、ゲート１７
４より信号を受信した場合には”（ａｔ　　ａｏ）′に
その信号が示す内容を加えた値を求め、その値をゲート
１７１を介してａＱレジスタへ出力すると同時にその値
が示す回数だけｐＨ４１ｍより受信したａＱのアドレス
のブロック値信号を符号合成回路１２２に出力し、さら
にゲート１７４より信号・を受信しない場合には°“（
ａｔ、ｏ）＋＋をゲー１１７１を介してａＯレジスタへ
出力すると同時に°’　（ａｔ　　ａｏ）　”回だけｐ
Ｈ４線より受信したａｏのアドレスのブロック信号を符
号合成回路１２２に出力する。ａｌ　　１ＩＬＱ復弓化
回路１５３はｈ２線Ｊ二り１′″を受信すると入力バノ
ファメモリ１０２より受信した信月とＰＩｌＳ線より受
信したブロック信号」。

り　”　（ａｔ　−ａｏ）　”　トａＱのアドレスのブ
ロック値を求ν）、ゲート１７４より信号を受信した場
合には°＋　（ａ、−ａｏ）　＋＋にその信号が示す内
容を加えた値を求め、ゲート１７２を介してａｏレジス
タへ出力すると同時に、その値が示す回数だけａＱのア
ドレスのブロック値信号を符号合成回路１２２に出力し
、ゲート１７４より信号を受信しない場合にはＩＩ　（
ａ　、　　ａｏ）　ＩＩをゲート１７２を介してａ（ル
ジスタへ出力すると同時に１１（ａ。

、ｏ）＋１回だけａｏのアドレスのブロック値信号を出
力する。

以上のように、本発明方式は詳細に説明した構成により
所期の目的を達成し得る効果がある。

【図面の簡単な説明】

第１図は本発明に用いられる組織的ディザ法の原理を示
す図、第２図、第３図、第４図、第７図。 第８図、第９図、第１０図は符号化の具体例を説明する
だめの図、第５図は本発明の符号化方式の実施例を示す
ブロック図、第６図は第５図の実施例に上る符号化ファ
ク／ミリ信号の復号装置の例を示すブロック図、第１１
図は本発明による他の符号化実施例を説明するだめのブ
ロック図、第１２図は第１１図の実施例に」、る符号化
ファク７ミリ信号の復号装置の例を示ｔノ゛ロック図で
ある。 特許出願人　　国際電信電話株式会社 代　理　人　　　大　　塚　　　　　学外１名 手続補正書（自発） 昭和５８年１月２０日 特許庁長官　若　杉和　夫　殿 １、事件の表示 特願昭５７−１９７６７号 ２　発明の名称 多レベルの階調を有する 画像の符号化方式 ３　補正をする者 事件との関係　出願人 （１２１）国際電信電話株式会社 ４、代理人 東京都新宿区西新宿１−２３−１ 図　　　面 ６、補正の内容 第５図を別紙のとおり訂正する。 ４２７−

Claims (2)

【特許請求の範囲】
1. （１）多レベルの階調を有する原信号な二値化処理して
   得られる二値符号系列を各走査線上で所定数ｎの画素毎
   に区分してそれぞれ２ｎの値をとり得るブロックを形成
   し、該ブロック列」−で直前のブロックと異なる値を有
   するブロックを情報変化ブロックとして抽出し、該情報
   変化ブロックと同一のブロック列まだはすでに符号化さ
   ねたブロック列から選出した参照ブロックから当該情報
   変化ブロックまでの相対的な値と相対的な位置を符号化
   することを特徴とする多レベルの階調を有する両峰の符
   号化方式。
2. （２）前記情報変化ブロックの符号化に際し、符号化に
   用いる符号系列がブロック列ごとに選定されることを特
   徴とする特許請求の範囲第１項記載の多レベルの階調を
   有する画像の符号化方式。