JPS58133181A - インバ−タ回路 - Google Patents
インバ−タ回路Info
- Publication number
- JPS58133181A JPS58133181A JP57013746A JP1374682A JPS58133181A JP S58133181 A JPS58133181 A JP S58133181A JP 57013746 A JP57013746 A JP 57013746A JP 1374682 A JP1374682 A JP 1374682A JP S58133181 A JPS58133181 A JP S58133181A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current control
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は直流電源を一対のコンデンサ忙より分圧し、交
互に導通する一対のトランジスタに印加する電圧を生滅
できるようにしたインバータ回路において、電力損を少
なくして効率をよくしえものである。
互に導通する一対のトランジスタに印加する電圧を生滅
できるようにしたインバータ回路において、電力損を少
なくして効率をよくしえものである。
１１１ＷＡａこの種の従来のインバータ回路を示し、同
図において、 （Ｐｔ） （Ｐｌ）社直流電源（ト）
が接続４されている入力端子で１Ｌこの両端子（ｈ）
（Ｐｓ） Ｋチｖａ −４１（ｃＩｉｌ）を介してイン
ダクタンス素子（ＣＨ，）とそＯ両端ＫＪＩ絖された同
一容量の一対のコンデンサ（ＣＩ）（Ｃ４）との直列回
路が接続されている。そシテ該＝ンデンサ（ＣＩ）とイ
ンダクタンス素子（ＣＨ，）との直列回路の両端には、
インバータトランスφの１次巻−を二分割した一方の１
次巻線（ＮＰＩ）と、エミッタ、コレクタ金倉して接続
されるトランジス７ （ＴＲＩ）七〇直列回路が接続さ
れ、その直列回路にバイアス抵抗、處１）とダイオード
（Ｄｌ）との直列回路が並列接続されてＶｈゐ。また、
コンデンサ（Ｃ４）とインダクタンス素子（ＣＨ□）と
の直列回路の両端には、同ＩＩＫ分割した他方の１次＊
＊ （ＮＰＩ）とトランジスタｔＴＨ，）との直列回路
が接続され、その直列回路にバイアス抵抗四）とダイオ
ード（ｍＶ）と０直列回路が並列接続されている。（Ｎ
ＢＩ ） （ＮＢｇ）は互いに二分割されたトランス■
の帰還巻線で、一方の帰還巻線（ＮＢ １ ）はその一
端がトランジスタ（ＴＲ１）のベースに接続され、他端
が抵抗（Ｒｔ）とダイオード■ａ）との聞ＥＩＩ続され
ており、帰還巻線（ＮＢ、）社その一端がトランジスタ
（ＴＲＩ）のベースに接続され、他端が抵抗（Ｒよ）と
ダイオード■、）とＯ関に接続されている。（Ｃｓ ）
（ＣＩ ）は１次巻線喧１）（ＮＰＩ）に夫々並列に
接続した共振コンデンサである。（Ｐｓ） （Ｐ４）は
負荷υが接続される２次巻線（ＮＳ）の出力端子である
。
図において、 （Ｐｔ） （Ｐｌ）社直流電源（ト）
が接続４されている入力端子で１Ｌこの両端子（ｈ）
（Ｐｓ） Ｋチｖａ −４１（ｃＩｉｌ）を介してイン
ダクタンス素子（ＣＨ，）とそＯ両端ＫＪＩ絖された同
一容量の一対のコンデンサ（ＣＩ）（Ｃ４）との直列回
路が接続されている。そシテ該＝ンデンサ（ＣＩ）とイ
ンダクタンス素子（ＣＨ，）との直列回路の両端には、
インバータトランスφの１次巻−を二分割した一方の１
次巻線（ＮＰＩ）と、エミッタ、コレクタ金倉して接続
されるトランジス７ （ＴＲＩ）七〇直列回路が接続さ
れ、その直列回路にバイアス抵抗、處１）とダイオード
（Ｄｌ）との直列回路が並列接続されてＶｈゐ。また、
コンデンサ（Ｃ４）とインダクタンス素子（ＣＨ□）と
の直列回路の両端には、同ＩＩＫ分割した他方の１次＊
＊ （ＮＰＩ）とトランジスタｔＴＨ，）との直列回路
が接続され、その直列回路にバイアス抵抗四）とダイオ
ード（ｍＶ）と０直列回路が並列接続されている。（Ｎ
ＢＩ ） （ＮＢｇ）は互いに二分割されたトランス■
の帰還巻線で、一方の帰還巻線（ＮＢ １ ）はその一
端がトランジスタ（ＴＲ１）のベースに接続され、他端
が抵抗（Ｒｔ）とダイオード■ａ）との聞ＥＩＩ続され
ており、帰還巻線（ＮＢ、）社その一端がトランジスタ
（ＴＲＩ）のベースに接続され、他端が抵抗（Ｒよ）と
ダイオード■、）とＯ関に接続されている。（Ｃｓ ）
（ＣＩ ）は１次巻線喧１）（ＮＰＩ）に夫々並列に
接続した共振コンデンサである。（Ｐｓ） （Ｐ４）は
負荷υが接続される２次巻線（ＮＳ）の出力端子である
。
次に動作を説明すると、トランジスタ（ＴＲ１） （Ｔ
Ｒｓ ）０いずれかをバイアス抵抗［有］１）（ＲＩ）
を介してベース電流を流してオンさせ、帰還巻線（ＮＢ
ｓ）（ＮＢｔ） Ｋ定周波の交流電力ｔ−誘起させる。
Ｒｓ ）０いずれかをバイアス抵抗［有］１）（ＲＩ）
を介してベース電流を流してオンさせ、帰還巻線（ＮＢ
ｓ）（ＮＢｔ） Ｋ定周波の交流電力ｔ−誘起させる。
即ち、帰還巻線（ＮＢＩ）（ＮＢり Ｋ誘起される電圧
は１次巻線（ＮＰｓ ）Ｇ’ＪＰｓ ）のインダクタン
スと共振コンデンサ（ＣＢ ）（ＣＩ ）の容量とで決
定される共振電圧と同期の正弦波の電圧でめ夕、その極
性は共振忙従って交誉し、＋１ｌＲＩ＃１線（ＮＢｔ）
（ＮＢｍ）の極性にょｐバイアス抵抗（Ｒ１）四）を介
して流れる電Ｒをトランジスタ（ＴＲ１）のベースかト
ランジスタ（ＴＲ，） ０ベースＫＲし、トランジスタ
（ＴＲｔ）（ＴＲｓ） ｔオンオフさせる。例えば帰還
巻線（ＮＢ１）ＣＮＢ＠） Ｃ）極性がｌ［１図の！う
になっている場合、！１ｍ１１１巻ＩＩ （ＮＢｘ）（
Ｎｌｌｂ） Ｏ電圧Ｋ Ｘ 、？ ） ’） ｙジスタ
（ＴＲＩ） ｏベース、エミッタ間が層方向、トランジ
スタ（ＴＲＩ）のベース、エミッタ間が逆方向に電圧が
印加される為、バイアス抵抗（Ｒ３）を介してトランジ
スタ（ＴＲＩ） ｅ）ベースに電流が流れ、トランジス
タ（ＴＲ，）がオンになｐｌ トランジス メ（ＴＲ１
）がオフになｐ、帰還’ＩＩ ｍ （ＮＢｔ ）（ＮＢ
ｓ ）の極性が反転するとトランジスタ（ＴＲｓ）がオ
フしトクンジｘ ／ （ＴＲｓ）が＃７ｔＣ＠る。トラ
ンジス／（ＴＲＩ）（ＴＲＩ）に流れるベース電流は電
源ωの電圧、バイアス抵抗（Ｒ１）（Ｒ１） （Ｄ抵抗
値及びｆｆ１ｉｌ＊ｌｌｒ （ＮＢＩ）（ＮＢ、）の電
圧で決定される。そして、動作のＩＩＫ直流電源■はコ
ンデンサ（ＣＩ）（ＣＩ） Ｋよ多分圧され。
は１次巻線（ＮＰｓ ）Ｇ’ＪＰｓ ）のインダクタン
スと共振コンデンサ（ＣＢ ）（ＣＩ ）の容量とで決
定される共振電圧と同期の正弦波の電圧でめ夕、その極
性は共振忙従って交誉し、＋１ｌＲＩ＃１線（ＮＢｔ）
（ＮＢｍ）の極性にょｐバイアス抵抗（Ｒ１）四）を介
して流れる電Ｒをトランジスタ（ＴＲ１）のベースかト
ランジスタ（ＴＲ，） ０ベースＫＲし、トランジスタ
（ＴＲｔ）（ＴＲｓ） ｔオンオフさせる。例えば帰還
巻線（ＮＢ１）ＣＮＢ＠） Ｃ）極性がｌ［１図の！う
になっている場合、！１ｍ１１１巻ＩＩ （ＮＢｘ）（
Ｎｌｌｂ） Ｏ電圧Ｋ Ｘ 、？ ） ’） ｙジスタ
（ＴＲＩ） ｏベース、エミッタ間が層方向、トランジ
スタ（ＴＲＩ）のベース、エミッタ間が逆方向に電圧が
印加される為、バイアス抵抗（Ｒ３）を介してトランジ
スタ（ＴＲＩ） ｅ）ベースに電流が流れ、トランジス
タ（ＴＲ，）がオンになｐｌ トランジス メ（ＴＲ１
）がオフになｐ、帰還’ＩＩ ｍ （ＮＢｔ ）（ＮＢ
ｓ ）の極性が反転するとトランジスタ（ＴＲｓ）がオ
フしトクンジｘ ／ （ＴＲｓ）が＃７ｔＣ＠る。トラ
ンジス／（ＴＲＩ）（ＴＲＩ）に流れるベース電流は電
源ωの電圧、バイアス抵抗（Ｒ１）（Ｒ１） （Ｄ抵抗
値及びｆｆ１ｉｌ＊ｌｌｒ （ＮＢＩ）（ＮＢ、）の電
圧で決定される。そして、動作のＩＩＫ直流電源■はコ
ンデンサ（ＣＩ）（ＣＩ） Ｋよ多分圧され。
１次’＋１１１１ （ＮＰＩ）（ＮＰ倉）に半減された
電圧が印加するＯで、トランジスタ（ＴＲ１）（ＴＲ□
）に印加される電圧を半減でき、従ってインバータ回路
を高入力電源で動作させても、低い耐圧のトランジスタ
（ＴＲ１）（ＴＲ，） を使用することができ、安上り
と１に夕、しかも高周波特性も良好となる。
電圧が印加するＯで、トランジスタ（ＴＲ１）（ＴＲ□
）に印加される電圧を半減でき、従ってインバータ回路
を高入力電源で動作させても、低い耐圧のトランジスタ
（ＴＲ１）（ＴＲ，） を使用することができ、安上り
と１に夕、しかも高周波特性も良好となる。
ところが、このインバータ回路で蝶板下の問題がある。
即ち、トランジスタ（ＴＲ１）（７Ｂ□）がオフのとき
、バイアス抵抗（＆）（Ｒｔ） を流れる電流はダイオ
ード（Ｄａ（込）Ｋ流れ、トランジスタ（ＴＲｔ ）（
鴛りがオンのとき、バイアス抵抗（Ｒ１）（Ｒｇ）に流
れる電流はトランジスタ（ＴＲ１）（ＴＲ１）のベース
に流れるが。
、バイアス抵抗（＆）（Ｒｔ） を流れる電流はダイオ
ード（Ｄａ（込）Ｋ流れ、トランジスタ（ＴＲｔ ）（
鴛りがオンのとき、バイアス抵抗（Ｒ１）（Ｒｇ）に流
れる電流はトランジスタ（ＴＲ１）（ＴＲ１）のベース
に流れるが。
前者のトランジスタ（ＴＲｔ ） （′ｒＲｓ ）がオ
フの場合には。
フの場合には。
バイアス抵抗（Ｒ１）（ＲＩ）に流れる電流はトランジ
スタ（ＴＲＩ ）（ＴＲＩ ）のベース電流とならず、
従って無駄な電力損を生じ、インバータ回路の効率が非
常に愚〈なりた。
スタ（ＴＲＩ ）（ＴＲＩ ）のベース電流とならず、
従って無駄な電力損を生じ、インバータ回路の効率が非
常に愚〈なりた。
本発明は上記問題点を解消したｔので、その特徴とする
ところは、インバータトランスの１次巻線側の直流電源
に、チ１−りを介してインダクタンス素子とその両端の
一対のコンデンサとの直列回路を接続し、各一方のコン
デンサとインダクタンス素子との両者直列回路に、前記
トランスＯ１次４Ｉ＃とトランジスタとの直列回路を夫
々並列接続し、その各トランジスタに、ベース電ｍｔｍ
ｔ危めのバイアス抵抗を夫々接続したインバータ回路に
おいで、前記各バイアス抵抗に直列に電流制御用トラン
ジスｌを設け、前記各トランジスタのオフを検出して電
流制御用ＦクンジスメＯベース電流を抑えｂベース電圧
制御回、路を設けた点にある。
ところは、インバータトランスの１次巻線側の直流電源
に、チ１−りを介してインダクタンス素子とその両端の
一対のコンデンサとの直列回路を接続し、各一方のコン
デンサとインダクタンス素子との両者直列回路に、前記
トランスＯ１次４Ｉ＃とトランジスタとの直列回路を夫
々並列接続し、その各トランジスタに、ベース電ｍｔｍ
ｔ危めのバイアス抵抗を夫々接続したインバータ回路に
おいで、前記各バイアス抵抗に直列に電流制御用トラン
ジスｌを設け、前記各トランジスタのオフを検出して電
流制御用ＦクンジスメＯベース電流を抑えｂベース電圧
制御回、路を設けた点にある。
以下、本発明を図示の実ＩＩＩＩＡ例に従って説明する
と、ａｌｌ！ａＫ示すように、バイアス抵抗（ル）（Ｒ
，）に直列に電流制御用トランジスタ（ＴＲＩ）（ＴＲ
４） を設けると共に、ｇｉｌｔ）ダイオード（Ｄｔ）
（Ｄａ） Ｋ代えてトランジスタ（ＴＲｓ）（ＴＲｇ）
を設け、このトランジス／ （Ｔ＆ ）（ＴＲＩ）と
抵抗（Ｒｓ）（Ｒ４） Ｋより、トランジスタ（ＴＲ１
）（ＴＲＩ） ４０オフを検出して電流制御用トランジ
ス／ （ＴＲｓ）（ＴＲ４） ｅ）ベース電流ｔＩＲＪ
、するベース電圧制御回路（Ｑｓ）（Ｑｓ）を構成して
いる。
と、ａｌｌ！ａＫ示すように、バイアス抵抗（ル）（Ｒ
，）に直列に電流制御用トランジスタ（ＴＲＩ）（ＴＲ
４） を設けると共に、ｇｉｌｔ）ダイオード（Ｄｔ）
（Ｄａ） Ｋ代えてトランジスタ（ＴＲｓ）（ＴＲｇ）
を設け、このトランジス／ （Ｔ＆ ）（ＴＲＩ）と
抵抗（Ｒｓ）（Ｒ４） Ｋより、トランジスタ（ＴＲ１
）（ＴＲＩ） ４０オフを検出して電流制御用トランジ
ス／ （ＴＲｓ）（ＴＲ４） ｅ）ベース電流ｔＩＲＪ
、するベース電圧制御回路（Ｑｓ）（Ｑｓ）を構成して
いる。
動作を説明すると、トランジスタ（ＴＲＩ）がオ７のと
ｔ、）ランジスタ（ＴＲｓ ）がオンし、トランジスタ
（ＴＲＩ）がオンすることによ）電流制御用トランジス
タ（ＴＲｓ） ０ペース電圧が低く（約０ｊＶ）なり、
バイアス抵抗（Ｒ１）を介して流れる電流を低下させる
。を大トランジスタ（ＴＲ１）がオフのときには、同様
にしてバイアス抵抗（Ｒよ）を介して流れる電流を低下
させる。従って、トランジスタ（ＴＲ１）（ＴＲ，）の
オフ時にバイアス抵抗（Ｒ１）（Ｒ１）に流れる電流に
エフ生じる無駄な電力損が無くなる。第２図に示す極性
の場合、トランジスタ（ＴＲｉ）はオンし、電流制御用
トランジスタ（ＴＲｓ）が抵抗（Ｒｓ）を介してオンす
ることにより、トランジスタ（ＴＲｓ）はバイアス抵抗
（Ｒｓ）ｔ−介してオンする。
ｔ、）ランジスタ（ＴＲｓ ）がオンし、トランジスタ
（ＴＲＩ）がオンすることによ）電流制御用トランジス
タ（ＴＲｓ） ０ペース電圧が低く（約０ｊＶ）なり、
バイアス抵抗（Ｒ１）を介して流れる電流を低下させる
。を大トランジスタ（ＴＲ１）がオフのときには、同様
にしてバイアス抵抗（Ｒよ）を介して流れる電流を低下
させる。従って、トランジスタ（ＴＲ１）（ＴＲ，）の
オフ時にバイアス抵抗（Ｒ１）（Ｒ１）に流れる電流に
エフ生じる無駄な電力損が無くなる。第２図に示す極性
の場合、トランジスタ（ＴＲｉ）はオンし、電流制御用
トランジスタ（ＴＲｓ）が抵抗（Ｒｓ）を介してオンす
ることにより、トランジスタ（ＴＲｓ）はバイアス抵抗
（Ｒｓ）ｔ−介してオンする。
なお、前記実施例において、８２図に鎖線で示す如くダ
イオード（Ｄｓ）（Ｄ４） ｔ ＠け、これによｐトラ
ンジスタ（ＴＲｘ）（ＴＲｇ）のオン電圧音検出するよ
うＫしてもよく、このようにした場合、トランジスタ（
Ｔ＆）（ＴＲ４） ｔ ）ランジスタ（ＴＲｓ ）ぼ馬
）のオンオフ制御用と共に、トランジスタ（ＴＲＩ）（
ＴＲＩ）のスイッチングをスムーズにするためのオン電
圧検出用として共用できる。また、ダイオード（Ｄｓ）
（Ｄ４）に代えてダイオード（ＤＩ）（Ｄ・）を設けて
もよく、このようにすると電流制限用トランジスタ（Ｔ
Ｒｓ、） （ＴＲ４）のエミッタ電圧が蕾ＯＶ（）ラン
ジスタ（ＴＲｉ ） （ＴＲ・）のベース、エミッタ間
電圧（約０．１１５ Ｖ ）からダイオード（Ｄｉ）（
Ｄ・）のオン電圧（約０Ｊ５Ｖ）を差引いた電圧）とな
り、トクンジス／ （ＴＲＩ）（ＴＲ，） カｔ ｙ
Ｉｉにオケる電流制御用トランジスタ（Ｔ＆）（ＴＲ４
）のコレクタ電流がＯＫなり、トランジスタ（ＴＲｓ）
のロスが少なくなる。
イオード（Ｄｓ）（Ｄ４） ｔ ＠け、これによｐトラ
ンジスタ（ＴＲｘ）（ＴＲｇ）のオン電圧音検出するよ
うＫしてもよく、このようにした場合、トランジスタ（
Ｔ＆）（ＴＲ４） ｔ ）ランジスタ（ＴＲｓ ）ぼ馬
）のオンオフ制御用と共に、トランジスタ（ＴＲＩ）（
ＴＲＩ）のスイッチングをスムーズにするためのオン電
圧検出用として共用できる。また、ダイオード（Ｄｓ）
（Ｄ４）に代えてダイオード（ＤＩ）（Ｄ・）を設けて
もよく、このようにすると電流制限用トランジスタ（Ｔ
Ｒｓ、） （ＴＲ４）のエミッタ電圧が蕾ＯＶ（）ラン
ジスタ（ＴＲｉ ） （ＴＲ・）のベース、エミッタ間
電圧（約０．１１５ Ｖ ）からダイオード（Ｄｉ）（
Ｄ・）のオン電圧（約０Ｊ５Ｖ）を差引いた電圧）とな
り、トクンジス／ （ＴＲＩ）（ＴＲ，） カｔ ｙ
Ｉｉにオケる電流制御用トランジスタ（Ｔ＆）（ＴＲ４
）のコレクタ電流がＯＫなり、トランジスタ（ＴＲｓ）
のロスが少なくなる。
木発＠によれば、一対のトランジスタの各バイアス抵抗
に直列に電流制御用トランジスタ管設け。
に直列に電流制御用トランジスタ管設け。
前記各トランジスタのオフを検出して電流制御用トラン
ジスタのペース電流を抑えるペース電圧制御回路を設け
ているので、バイアス抵抗に流れる電流により従来のよ
うに無駄な電力損が生じることがなくなり、従ってイン
バータ回路の効率ｔＳＷ着に改善することができる。
ジスタのペース電流を抑えるペース電圧制御回路を設け
ているので、バイアス抵抗に流れる電流により従来のよ
うに無駄な電力損が生じることがなくなり、従ってイン
バータ回路の効率ｔＳＷ着に改善することができる。
ＷＬ１′図は従来例を示す回路図、ＩＩＩ！図は本発明
の一実施例を示す回路図である。 ■・・・直流電源、（至）・・・インバータトランス、
（ＮＰｌ）（ＮＰＩ） ・１次ＩＩ１． （ＮＳ）
−ｘ次１１ＮＩｉ、（ＣＥＩＩ） ・＝ ｆ■−り、（
α、）・・・インダクタンス５１ 子、 （Ｃｘ）（
Ｃｍ）・・・コンデンサ、（Ｔ＆ ）（ＴＲＨ）・・・
トランジスタ、（Ｒ１）（Ｒ，）−／ｆ （７２抵抗、
（ＴＲａ）（Ｔ＆）−電流制御用トランジスタ、（Ｑ！
ＸＱ、）・・・ベース電流制御回路。 特 許 出 願 人 池田電機株式会社第１図 第２図
の一実施例を示す回路図である。 ■・・・直流電源、（至）・・・インバータトランス、
（ＮＰｌ）（ＮＰＩ） ・１次ＩＩ１． （ＮＳ）
−ｘ次１１ＮＩｉ、（ＣＥＩＩ） ・＝ ｆ■−り、（
α、）・・・インダクタンス５１ 子、 （Ｃｘ）（
Ｃｍ）・・・コンデンサ、（Ｔ＆ ）（ＴＲＨ）・・・
トランジスタ、（Ｒ１）（Ｒ，）−／ｆ （７２抵抗、
（ＴＲａ）（Ｔ＆）−電流制御用トランジスタ、（Ｑ！
ＸＱ、）・・・ベース電流制御回路。 特 許 出 願 人 池田電機株式会社第１図 第２図
Claims (1)
- １、 インバータトランスの１次巻線側の直流電源に、
チ曹−りを介してインダクタンス素子とその両端の一対
のコンデンサとの直列回路管接続し、各一方のコンデン
サとインダクタンス素子との両者直列回路に一曽記′ト
ランスの１次＊＊とトランジスタとの直列回ａｔ夫々並
列接続し、その各トランジスタに、ベース電流を憶すた
めのバイアス抵抗を夫々接続したインバータ回路にシい
て、前記各バイアス抵抗に直列に電流制御用トランジス
タを設け、前記各トランジスタのオフを検出して電流制
御用トランジスタのベース電流を抑えるベース電圧制御
回□路を設けたことを’Ｉｌｌ徴とするインバータ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013746A JPS58133181A (ja) | 1982-01-30 | 1982-01-30 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013746A JPS58133181A (ja) | 1982-01-30 | 1982-01-30 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58133181A true JPS58133181A (ja) | 1983-08-08 |
| JPH0216665B2 JPH0216665B2 (ja) | 1990-04-17 |
Family
ID=11841814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57013746A Granted JPS58133181A (ja) | 1982-01-30 | 1982-01-30 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58133181A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172877A (ja) * | 1990-11-07 | 1992-06-19 | Fuji Photo Film Co Ltd | 電子スチルカメラ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104552A (ja) * | 1975-05-19 | 1976-09-16 | Mitsubishi Electric Corp | |
| JPS53109125A (en) * | 1977-12-14 | 1978-09-22 | Sanyo Electric Co Ltd | Inverter |
| JPS53120732U (ja) * | 1977-03-03 | 1978-09-26 |
-
1982
- 1982-01-30 JP JP57013746A patent/JPS58133181A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104552A (ja) * | 1975-05-19 | 1976-09-16 | Mitsubishi Electric Corp | |
| JPS53120732U (ja) * | 1977-03-03 | 1978-09-26 | ||
| JPS53109125A (en) * | 1977-12-14 | 1978-09-22 | Sanyo Electric Co Ltd | Inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0216665B2 (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58133181A (ja) | インバ−タ回路 | |
| US3453520A (en) | Low direct voltage to high direct voltage converter | |
| US3012206A (en) | Electronic inverters | |
| US4105957A (en) | Full wave bridge power inverter | |
| JP3761019B2 (ja) | インバータ回路 | |
| US3078422A (en) | Transistor oscillator employing current and voltage feedback | |
| JPS6047540A (ja) | 信号器 | |
| JPS5821360Y2 (ja) | インバ−タ回路 | |
| JPH0431830Y2 (ja) | ||
| JPS6224968Y2 (ja) | ||
| JP3456839B2 (ja) | スイッチング電源 | |
| JPS5952633B2 (ja) | インバ−タ回路 | |
| JPS6035308Y2 (ja) | トランジスタスイツチング回路 | |
| US3314023A (en) | Saturable core oscillator with another saturable core determining frequencies at heavier loads | |
| RU2208895C2 (ru) | Двухтактный транзисторный преобразователь постоянного напряжения | |
| JP2818238B2 (ja) | インバータ装置 | |
| JPS6135790B2 (ja) | ||
| JPH0241653A (ja) | コンバータ回路 | |
| KR820000956B1 (ko) | 전원 장치 | |
| JPS5857070B2 (ja) | 双方向性ｄｃ／ｄｃコンバ−タ | |
| JPS6027273B2 (ja) | インバ−タ回路 | |
| JPS631592Y2 (ja) | ||
| JPS642963B2 (ja) | ||
| US3480851A (en) | Solid state vibrator | |
| JPS6027205A (ja) | 発振回路装置 |