JP2818238B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2818238B2 JP2818238B2 JP2005924A JP592490A JP2818238B2 JP 2818238 B2 JP2818238 B2 JP 2818238B2 JP 2005924 A JP2005924 A JP 2005924A JP 592490 A JP592490 A JP 592490A JP 2818238 B2 JP2818238 B2 JP 2818238B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- switching
- turned
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
本発明は、直列接続された一対のスイッチング素子を
交互にオン・オフさせることにより、両スイッチング素
子の間から負荷に対して交流電流を供給できるようにし
たインバータ装置に関するものである。
交互にオン・オフさせることにより、両スイッチング素
子の間から負荷に対して交流電流を供給できるようにし
たインバータ装置に関するものである。
この種のインバータ装置として、第11図に示すよう
に、一対のスイッチング素子SW1，SW2の間に電圧検出用
素子としてのダイオードD1を挿入し、スイッチング素子
SW2を、発振回路２の出力を受けるドライブ回路42の出
力によってオン・オフ制御し、スイッチング素子SW2と
ダイオードD1との直列回路の接続点の電位に基づいて両
スイッチング素子SW1，SW2が交互にオン・オフされるよ
うにスイッチング素子SW1をドライブ回路41の出力によ
ってオン・オフ制御するようにした構成が考えられてい
る。 すなわち、スイッチング素子SW1，SW2の間にダイオー
ドD1を順方向に挿入した直列回路を電源Ｅの両端間に接
続し、制御回路１によって両スイッチング素子SW1，SW2
をオン・オフ制御するようにしている。制御回路１は、
タイミング設定用の発振回路２と、発振回路２の出力Ｖ
に応じてスイッチング素子SW2をオン・オフ制御するド
ライブ回路42と、スイッチング素子SW1をオン・オフ制
御するドライブ回路41とを備え、発振回路２およびドラ
イブ回路41，42はそれぞれ電源Ea,E1，E2を備えてい
る。電源E1の両端間には抵抗R1とダイオードD1との直列
回路が接続され、抵抗R1とダイオードD1との接続点がド
ライブ回路41の入力端に接続される。 また、負荷回路５は、スイッチング素子SW2とダイオ
ードD1との直列回路の両端間に接続される。負荷回路５
は、スイッチング素子SW2とダイオードD1との直列回路
の両端間に接続されたインダクタンスＬとコンデンサCa
との直列回路を備え、コンデンサCaの両端間には、直流
カット用のコンデンサCbと負荷ｌとの直列回路が接続さ
れる。 この構成によれば、発振回路２から、第12図（ａ）の
ような出力Ｖが得られ、時刻t0において発振回路２の出
力Ｖが立ち上がると、第12図（ｂ）のように、ドライブ
回路42の出力Vc2が立ち上がりスイッチング素子SW2がオ
ンになる。スイッチング素子SW2がオンになると、第12
図（ｄ）のようにドライブ回路41の入力端の電位V1が０
になり、第12図（ｅ）のように、ドライブ回路41の出力
Vc1が立ち下がってスインチング素子SW1がオフになる。
このとき、第12図（ｃ）のように、スイッチング素子SW
1と負荷回路５との接続点の電位V0は０になる。また、
負荷回路５の蓄積エネルギーにより電流はそのまま流れ
続けようとするから、第12図（ｉ）のように、ダイオー
ドＤに電流IDが流れた後、第12図（ｇ）のようにスイッ
チング素子SW2に電流Is2が流れる。 一方、第12図（ａ）のように、時刻t1で発振回路２の
出力Ｖが立ち下がると、ドライブ回路42の出力Vc2が立
ち下がってスイッチング素子SW2がオフになる。その結
果、ダイオードD1がオフになり、第12図（ｄ）のように
ドライブ回路41の入力V1が立ち上がる。したがって、ス
イッチング素子SW1がオンになる。こうして、時刻t2に
おいて発振回路２の出力が再び立ち上がるまで、スイッ
チング素子SW1には、第12図（ｆ）のような電流Is1が流
れることになる。 以上の動作を繰り返すことにより、第12図（ｈ）のよ
うな正弦波状の電流Ilが負荷ｌに流れるのである。 要するに、スイッチング素子SW2に従属してスイッチ
ング素子SW1がオン・オフされるようにすることによ
り、両スイッチング素子SW1，SW2が同時にオンになるこ
とを防止し、スイッチング素子SW1，SW2に短絡電流が流
れることによるスイッチング素子SW1，SW2の破壊を防止
しているのである。
に、一対のスイッチング素子SW1，SW2の間に電圧検出用
素子としてのダイオードD1を挿入し、スイッチング素子
SW2を、発振回路２の出力を受けるドライブ回路42の出
力によってオン・オフ制御し、スイッチング素子SW2と
ダイオードD1との直列回路の接続点の電位に基づいて両
スイッチング素子SW1，SW2が交互にオン・オフされるよ
うにスイッチング素子SW1をドライブ回路41の出力によ
ってオン・オフ制御するようにした構成が考えられてい
る。 すなわち、スイッチング素子SW1，SW2の間にダイオー
ドD1を順方向に挿入した直列回路を電源Ｅの両端間に接
続し、制御回路１によって両スイッチング素子SW1，SW2
をオン・オフ制御するようにしている。制御回路１は、
タイミング設定用の発振回路２と、発振回路２の出力Ｖ
に応じてスイッチング素子SW2をオン・オフ制御するド
ライブ回路42と、スイッチング素子SW1をオン・オフ制
御するドライブ回路41とを備え、発振回路２およびドラ
イブ回路41，42はそれぞれ電源Ea,E1，E2を備えてい
る。電源E1の両端間には抵抗R1とダイオードD1との直列
回路が接続され、抵抗R1とダイオードD1との接続点がド
ライブ回路41の入力端に接続される。 また、負荷回路５は、スイッチング素子SW2とダイオ
ードD1との直列回路の両端間に接続される。負荷回路５
は、スイッチング素子SW2とダイオードD1との直列回路
の両端間に接続されたインダクタンスＬとコンデンサCa
との直列回路を備え、コンデンサCaの両端間には、直流
カット用のコンデンサCbと負荷ｌとの直列回路が接続さ
れる。 この構成によれば、発振回路２から、第12図（ａ）の
ような出力Ｖが得られ、時刻t0において発振回路２の出
力Ｖが立ち上がると、第12図（ｂ）のように、ドライブ
回路42の出力Vc2が立ち上がりスイッチング素子SW2がオ
ンになる。スイッチング素子SW2がオンになると、第12
図（ｄ）のようにドライブ回路41の入力端の電位V1が０
になり、第12図（ｅ）のように、ドライブ回路41の出力
Vc1が立ち下がってスインチング素子SW1がオフになる。
このとき、第12図（ｃ）のように、スイッチング素子SW
1と負荷回路５との接続点の電位V0は０になる。また、
負荷回路５の蓄積エネルギーにより電流はそのまま流れ
続けようとするから、第12図（ｉ）のように、ダイオー
ドＤに電流IDが流れた後、第12図（ｇ）のようにスイッ
チング素子SW2に電流Is2が流れる。 一方、第12図（ａ）のように、時刻t1で発振回路２の
出力Ｖが立ち下がると、ドライブ回路42の出力Vc2が立
ち下がってスイッチング素子SW2がオフになる。その結
果、ダイオードD1がオフになり、第12図（ｄ）のように
ドライブ回路41の入力V1が立ち上がる。したがって、ス
イッチング素子SW1がオンになる。こうして、時刻t2に
おいて発振回路２の出力が再び立ち上がるまで、スイッ
チング素子SW1には、第12図（ｆ）のような電流Is1が流
れることになる。 以上の動作を繰り返すことにより、第12図（ｈ）のよ
うな正弦波状の電流Ilが負荷ｌに流れるのである。 要するに、スイッチング素子SW2に従属してスイッチ
ング素子SW1がオン・オフされるようにすることによ
り、両スイッチング素子SW1，SW2が同時にオンになるこ
とを防止し、スイッチング素子SW1，SW2に短絡電流が流
れることによるスイッチング素子SW1，SW2の破壊を防止
しているのである。
上記構成において、スイッチング素子SW1，SW2は一般
にはトランジスタやサイリスタで構成されるから、第11
図に示すように、スイッチング素子SW2がオフになった
ときに、両端間に容量成分Cs2が存在しているものと考
えられる。時刻t1においてスイッチング素子SW2がオフ
になったときに、負荷回路５の蓄積エネルギーによっ
て、第12図（ｃ）のように、スイッチング素子SW1と負
荷回路５との接続点の電位V0が上昇し、ダイオードD1を
介して容量成分Cs2に充電電流が流れ、ダイオードD1が
時刻t11においてオフになると、ドライブ回路41の出力V
c1が立ち上がってスイチング素子SW1がオンになるので
ある。ここで、負荷回路５がスイッチング素子SW1のオ
ン期間に十分に大きなエネルギーを蓄えることができる
ように構成されている場合には、時間（t11−t1）は短
時間になるが、負荷回路５の蓄積エネルギーが小さいと
きには、時間（t11−t1）が長くなる。また、負荷回路
５が抵抗性で、蓄積エネルギーがない場合には、抵抗R1
を介して電源E1により容量成分Csが充電されるから、時
間（t11−t1）が長くなる。 このように、時間（t11−t1）が長くなると、スイッ
チング素子SW2のオフからスイッチング素子SW1のオンま
でに遅れが生じ、スイッチング素子SW1，SW2を高速にオ
ン・オフさせることができないという問題が生じる。す
なわち、発振回路２の出力周波数が制限される。 本発明は上記問題点の解決を目的とするものであり、
スイッチング素子を高速にオン・オフさせることができ
るようにしたインバータ装置を提供しようとするもので
ある。
にはトランジスタやサイリスタで構成されるから、第11
図に示すように、スイッチング素子SW2がオフになった
ときに、両端間に容量成分Cs2が存在しているものと考
えられる。時刻t1においてスイッチング素子SW2がオフ
になったときに、負荷回路５の蓄積エネルギーによっ
て、第12図（ｃ）のように、スイッチング素子SW1と負
荷回路５との接続点の電位V0が上昇し、ダイオードD1を
介して容量成分Cs2に充電電流が流れ、ダイオードD1が
時刻t11においてオフになると、ドライブ回路41の出力V
c1が立ち上がってスイチング素子SW1がオンになるので
ある。ここで、負荷回路５がスイッチング素子SW1のオ
ン期間に十分に大きなエネルギーを蓄えることができる
ように構成されている場合には、時間（t11−t1）は短
時間になるが、負荷回路５の蓄積エネルギーが小さいと
きには、時間（t11−t1）が長くなる。また、負荷回路
５が抵抗性で、蓄積エネルギーがない場合には、抵抗R1
を介して電源E1により容量成分Csが充電されるから、時
間（t11−t1）が長くなる。 このように、時間（t11−t1）が長くなると、スイッ
チング素子SW2のオフからスイッチング素子SW1のオンま
でに遅れが生じ、スイッチング素子SW1，SW2を高速にオ
ン・オフさせることができないという問題が生じる。す
なわち、発振回路２の出力周波数が制限される。 本発明は上記問題点の解決を目的とするものであり、
スイッチング素子を高速にオン・オフさせることができ
るようにしたインバータ装置を提供しようとするもので
ある。
請求項１の発明は、上記目的を達成するために、直流
電源と、この直流電源の両端間に接続される第１および
第２のスイッチング素子の第１の直列回路と、第１のス
イッチング素子と第２のスイッチング素子との少なくと
も一方の両端間に接続される負荷回路と、第１のスイッ
チング素子と第２のスイッチング素子との一方の両端間
に接続される前記直流電源に対して順方向のダイオード
と第３のスイッチング素子との第２の直列回路と、各々
入力信号に応じて交互に第１および第２のスイッチング
素子を高周波でオンオフ駆動する各々の第１および第２
のドライブ回路と、入力信号に応じて第３のスイッチン
グ素子を高周波でオンオフ駆動する第３のドライブ回路
と、第２の直列回路と並列接続されている一方のスイッ
チング素子のドライブ回路と第３のドライブ回路とに同
一のオンオフ信号を与えて制御する手段とを備えるイン
バータ装置において、前記ダイオードが第２の直列回路
と並列接続されていない他方のスイッチング素子のドラ
イブ回路の入力端間に逆バイアス可能に接続され、第３
のスイッチング素子が第１および第２のスイッチング素
子のうちの前記一方のスイッチング素子よりも小容量で
あって、前記他方のスイッチング素子が第３のスイッチ
ング素子のオン状態によりオフ状態にされるものであ
る。 請求項２の発明は、請求項１の発明において、第１お
よび第２のスイッチング素子のうち前記一方のスイッチ
ング素子のドライブ回路が第３のドライブ回路と共用さ
れているものである。 請求項３の発明は、直流電源の両端間に接続された第
１および第２のスイッチング素子の直列回路と、第２の
スイッチング素子をオン・オフさせる制御回路と、第１
のスイッチング素子と第２のスイッチング素子との少な
くとも一方の両端間に接続される負荷回路とを備え、前
記制御回路が、第１および第２のスイッチング素子の接
続点に一端が接続されたダイオードと、前記ダイオード
との直列回路が第２のスイッチング素子に並列接続され
る第３のスイッチング素子と、第１および第３のスイッ
チング素子との直列回路が前記直流電源の両端間で順方
向に接続されている前記ダイオードに対して第３のスイ
ッチング素子のオフ時に逆バイアス電圧を印加可能な手
段とを備え、第３のスイッチング素子が第２のスイッチ
ング素子よりも小容量であって第２のスイッチング素子
とともにオン・オフされ、第３のスイッチング素子のオ
ン・オフにより変化する前記ダイオードと第３のスイッ
チング素子との接続点の電位の変化を受けて第１のスイ
ッチング素子がオフ・オンされることにより第１および
第２のスイッチング素子が交互にオン・オフされるもの
である。
電源と、この直流電源の両端間に接続される第１および
第２のスイッチング素子の第１の直列回路と、第１のス
イッチング素子と第２のスイッチング素子との少なくと
も一方の両端間に接続される負荷回路と、第１のスイッ
チング素子と第２のスイッチング素子との一方の両端間
に接続される前記直流電源に対して順方向のダイオード
と第３のスイッチング素子との第２の直列回路と、各々
入力信号に応じて交互に第１および第２のスイッチング
素子を高周波でオンオフ駆動する各々の第１および第２
のドライブ回路と、入力信号に応じて第３のスイッチン
グ素子を高周波でオンオフ駆動する第３のドライブ回路
と、第２の直列回路と並列接続されている一方のスイッ
チング素子のドライブ回路と第３のドライブ回路とに同
一のオンオフ信号を与えて制御する手段とを備えるイン
バータ装置において、前記ダイオードが第２の直列回路
と並列接続されていない他方のスイッチング素子のドラ
イブ回路の入力端間に逆バイアス可能に接続され、第３
のスイッチング素子が第１および第２のスイッチング素
子のうちの前記一方のスイッチング素子よりも小容量で
あって、前記他方のスイッチング素子が第３のスイッチ
ング素子のオン状態によりオフ状態にされるものであ
る。 請求項２の発明は、請求項１の発明において、第１お
よび第２のスイッチング素子のうち前記一方のスイッチ
ング素子のドライブ回路が第３のドライブ回路と共用さ
れているものである。 請求項３の発明は、直流電源の両端間に接続された第
１および第２のスイッチング素子の直列回路と、第２の
スイッチング素子をオン・オフさせる制御回路と、第１
のスイッチング素子と第２のスイッチング素子との少な
くとも一方の両端間に接続される負荷回路とを備え、前
記制御回路が、第１および第２のスイッチング素子の接
続点に一端が接続されたダイオードと、前記ダイオード
との直列回路が第２のスイッチング素子に並列接続され
る第３のスイッチング素子と、第１および第３のスイッ
チング素子との直列回路が前記直流電源の両端間で順方
向に接続されている前記ダイオードに対して第３のスイ
ッチング素子のオフ時に逆バイアス電圧を印加可能な手
段とを備え、第３のスイッチング素子が第２のスイッチ
ング素子よりも小容量であって第２のスイッチング素子
とともにオン・オフされ、第３のスイッチング素子のオ
ン・オフにより変化する前記ダイオードと第３のスイッ
チング素子との接続点の電位の変化を受けて第１のスイ
ッチング素子がオフ・オンされることにより第１および
第２のスイッチング素子が交互にオン・オフされるもの
である。
請求項１の発明によれば、第３のスイッチング素子と
ダイオードとの直列回路を第１および第２のスイッチン
グ素子のうちの一方に並列接続し、他方のスイッチング
素子のドライブ回路の入力端間に前記ダイオードを逆バ
イアス可能に接続し、第３のスイッチング素子を前記一
方のスイッチング素子よりも小容量とし、前記一方のス
イッチング素子のドライブ回路と第３のドライブ回路と
に同一のオンオフ信号を与えているので、前記一方のス
イッチング素子と第３のスイッチング素子とがオフにな
ってからダイオードが逆バイアスになるまでの時間を従
来構成よりも短縮することができ、第１のスイッチング
素子と第２のスイッチング素子とのオン・オフの切換に
要する時間を従来構成よりも短縮してスイッチング動作
を高速化することができる。 請求項２の発明によれば、ドライブ回路を２つのスイ
ッチング素子で共用しているから、部品点数が低減され
る。 請求項３の発明によれば、第２のスイッチング素子に
第２のスイッチング素子よりも小容量の第３のスイッチ
ング素子とダイオードとの直列回路を並列に接続し、第
３のスイッチング素子を第２のスイッチング素子ととも
にオン・オフさせ、かつ第３のスイッチング素子のオン
・オフにより変化する第３のスイッチング素子とダイオ
ードとの接続点の電位の変化に受けて第１のスイッチン
グ素子をオン・オフさせるようにしているので、第２の
スイッチング素子がオフになってから第３のスイッチン
グ素子とダイオードとの接続点の電位が第１のスイッチ
ング素子をオンにさせる電位に達するまでの時間を従来
構成よりも短縮することができ、第１のスイッチング素
子と第２のスイッチング素子とのオン・オフの切換に要
する時間を短縮してスイッチング動作を高速化すること
ができる。
ダイオードとの直列回路を第１および第２のスイッチン
グ素子のうちの一方に並列接続し、他方のスイッチング
素子のドライブ回路の入力端間に前記ダイオードを逆バ
イアス可能に接続し、第３のスイッチング素子を前記一
方のスイッチング素子よりも小容量とし、前記一方のス
イッチング素子のドライブ回路と第３のドライブ回路と
に同一のオンオフ信号を与えているので、前記一方のス
イッチング素子と第３のスイッチング素子とがオフにな
ってからダイオードが逆バイアスになるまでの時間を従
来構成よりも短縮することができ、第１のスイッチング
素子と第２のスイッチング素子とのオン・オフの切換に
要する時間を従来構成よりも短縮してスイッチング動作
を高速化することができる。 請求項２の発明によれば、ドライブ回路を２つのスイ
ッチング素子で共用しているから、部品点数が低減され
る。 請求項３の発明によれば、第２のスイッチング素子に
第２のスイッチング素子よりも小容量の第３のスイッチ
ング素子とダイオードとの直列回路を並列に接続し、第
３のスイッチング素子を第２のスイッチング素子ととも
にオン・オフさせ、かつ第３のスイッチング素子のオン
・オフにより変化する第３のスイッチング素子とダイオ
ードとの接続点の電位の変化に受けて第１のスイッチン
グ素子をオン・オフさせるようにしているので、第２の
スイッチング素子がオフになってから第３のスイッチン
グ素子とダイオードとの接続点の電位が第１のスイッチ
ング素子をオンにさせる電位に達するまでの時間を従来
構成よりも短縮することができ、第１のスイッチング素
子と第２のスイッチング素子とのオン・オフの切換に要
する時間を短縮してスイッチング動作を高速化すること
ができる。
【実施例１】 本実施例では、第１図に示すように、一対のスイッチ
ング素子SW1，SW2を直列接続して電源Ｅの両端間に接続
し、さらに、一方のスイッチング素子SW2の両端間にダ
イオードD1とスイッチング素子SW3との直列回路を接続
し、各スイッチング素子SW1〜SW3をそれぞれドライブ回
路41〜43によりオン・オフ制御するようにしている。ド
ライブ回路41の入力端は、電源E1の両端間に接続された
抵抗R1とダイオードD1との直列回路の接続点に接続さ
れ、この接続点はスイッチング素子SW3に接続される。
また、ドライブ回路42，43の入力端は、一定周期で高低
２値の電圧を交互に出力する発振回路２の出力端に接続
される。ドライブ回路42は電源E2を備え、ドライブ回路
43は発振回路２と共通の電源Eaを備えている。ここにお
いて、スイッチング素子SW3はスイッチング素子SW2に比
較して小容量であって、スイッチング素子SW3の容量成
分Cs3は、スイッチング素子SW2の容量成分Cs2に比較し
て十分に小さくなっている（Cs3≪Cs2）。 スイッチング素子SW2の両端間には負荷回路５が接続
される。負荷回路５は、スイッチング素子SW2の両端間
に接続されたインダクタンスＬとコンデンサCaとの直列
回路を備え、コンデンサCaの両端間には、直流カット用
のコンデンサCbと負荷ｌとの直列回路が接続される。 次に動作を説明する。発振回路２の出力Ｖは、第２図
（ａ）に示すように、高低２値の電圧値が一定周期で交
互で得られる出力である。また、発振回路２の出力周波
数は、負荷回路５の共振周波数よりも高いものとして説
明する。時刻t0で発振回路２の出力Ｖが立ち上がると、
第２図（ｂ）（ｃ）に示すように、２つのドライブ回路
42，43の出力Vc2，Vc3も立ち上がって、スイッチング素
子SW2，SW3がオンになる。ここに、スイッチング素子SW
3はスイッチング素子SW2に先立ってオンになり、第２図
（ｄ）のように、ドライブ回路41への入力電圧V1が立ち
下がるから、第２図（ｆ）のようにドライブ回路41の出
力Vc1が立ち下がり、スイッチング素子SW1がオフにな
る。その後、時刻t01でスイッチング素子SW2がオンにな
り、第２図（ｅ）に示すように、両スイッチング素子SW
1，SW2の接続点の電位V0が立ち下がる。このとき、負荷
回路５の蓄積エネルギーによる電流の大部分が、第２図
（ｈ）に示すように、スイッチング素子SW2を通して流
れる。 一方、第２図（ａ）のように時刻t1で発振回路２の出
力Ｖが立ち下がると、第２図（ｂ）（ｃ）のようにドラ
イブ回路42，43の出力Vc2，Vc3も立ち下がり、スイッチ
ング素子SW2，SW3がほぼ同時にオフになる。ここで、ス
イッチング素子SW3の容量成分Cs3は、スイッチング素子
SW2の容量成分Cs2に比較して十分に小さいから、容量成
分Cs3は、負荷回路５からダイオードD1を通る充電電流
および電源E1から抵抗R1を通る充電電流により急速に充
電され、第２図（ｄ）のように、ドライブ回路41の入力
端の電位V1は瞬時に立ち上がる。したがって、第２図
（ｆ）のようにドライブ回路41の出力Vc1もすぐに立ち
上がってスイッチング素子SW1がオンに向かい、スイッ
チング素子SW2の容量成分Cs2は、負荷回路５の蓄積エネ
ルギーと電源Ｅとにより充電されることになる。その結
果、第２図（ｅ）のように、スイッチング素子SW1，SW2
の接続点の電位V0は、比較的短時間（t11−t1）のうち
に立ち上がることになる。スイッチング素子SW2がオフ
になっても、負荷回路５の蓄積エネルギーによる電流が
流れ続けるから、スイッチング素子SW1には第２図
（ｇ）のような電流Is1が流れることになる。 その後、時刻t2において発振回路２の出力Ｖが再び立
ち上がると、上記動作を繰り返すのである。このように
して、第２図（ｉ）のように負荷ｌに正弦波状の交流電
流である負荷電流Ilを流すことができるのである。 第１図に示した上記構成において、発振回路２の出力
周波数よりも負荷回路５の共振周波数が高い場合は、第
３図のような動作をする。 この場合には、蓄積エネルギーによる電流の位相が進
むから、第３図（ｇ）（ｈ）のように、スイッチング素
子SW1，SW2が反転した直後にはスイッチング素子SW1，S
W2に正方向（第１図で電流Is1，Is2を示した矢印の方
向）に電流が流れることになる。すなわち、負荷回路５
に蓄積エネルギーが十分にあっても、その蓄積エネルギ
ーでは、時刻t1においてスイッチング素子SW2の容量成
分Cs2を充電できないことになる。 しかしながら、本実施例では、スイッチング素子SW3
の容量成分Cs3が充電されれば、スイッチング素子SW1を
オンにすることができるのであり、容量成分Cs3は電源E
1により抵抗R1を介して充電されるから、スイッチグ素
子SW2がオフになってからほとんど遅れることなく、ス
イッチング素子SW1をオンにすることができるのであ
る。ここに、第３図において時刻t0と時刻t01との間、
および、時刻t1と時刻t11との間などに発生しているひ
げ状の電流は、スイッチング素子SW1，SW2を、トランジ
スタやサイリスタにより構成した場合に、スイッチング
素子SW1，SW2の接続点の電位V0が変化することによる容
量成分Cs1，Cs2の充電電流およびスイッチング素子S
W1，SW2に逆方向の電流が流れた後のリカバリー電流で
ある。
ング素子SW1，SW2を直列接続して電源Ｅの両端間に接続
し、さらに、一方のスイッチング素子SW2の両端間にダ
イオードD1とスイッチング素子SW3との直列回路を接続
し、各スイッチング素子SW1〜SW3をそれぞれドライブ回
路41〜43によりオン・オフ制御するようにしている。ド
ライブ回路41の入力端は、電源E1の両端間に接続された
抵抗R1とダイオードD1との直列回路の接続点に接続さ
れ、この接続点はスイッチング素子SW3に接続される。
また、ドライブ回路42，43の入力端は、一定周期で高低
２値の電圧を交互に出力する発振回路２の出力端に接続
される。ドライブ回路42は電源E2を備え、ドライブ回路
43は発振回路２と共通の電源Eaを備えている。ここにお
いて、スイッチング素子SW3はスイッチング素子SW2に比
較して小容量であって、スイッチング素子SW3の容量成
分Cs3は、スイッチング素子SW2の容量成分Cs2に比較し
て十分に小さくなっている（Cs3≪Cs2）。 スイッチング素子SW2の両端間には負荷回路５が接続
される。負荷回路５は、スイッチング素子SW2の両端間
に接続されたインダクタンスＬとコンデンサCaとの直列
回路を備え、コンデンサCaの両端間には、直流カット用
のコンデンサCbと負荷ｌとの直列回路が接続される。 次に動作を説明する。発振回路２の出力Ｖは、第２図
（ａ）に示すように、高低２値の電圧値が一定周期で交
互で得られる出力である。また、発振回路２の出力周波
数は、負荷回路５の共振周波数よりも高いものとして説
明する。時刻t0で発振回路２の出力Ｖが立ち上がると、
第２図（ｂ）（ｃ）に示すように、２つのドライブ回路
42，43の出力Vc2，Vc3も立ち上がって、スイッチング素
子SW2，SW3がオンになる。ここに、スイッチング素子SW
3はスイッチング素子SW2に先立ってオンになり、第２図
（ｄ）のように、ドライブ回路41への入力電圧V1が立ち
下がるから、第２図（ｆ）のようにドライブ回路41の出
力Vc1が立ち下がり、スイッチング素子SW1がオフにな
る。その後、時刻t01でスイッチング素子SW2がオンにな
り、第２図（ｅ）に示すように、両スイッチング素子SW
1，SW2の接続点の電位V0が立ち下がる。このとき、負荷
回路５の蓄積エネルギーによる電流の大部分が、第２図
（ｈ）に示すように、スイッチング素子SW2を通して流
れる。 一方、第２図（ａ）のように時刻t1で発振回路２の出
力Ｖが立ち下がると、第２図（ｂ）（ｃ）のようにドラ
イブ回路42，43の出力Vc2，Vc3も立ち下がり、スイッチ
ング素子SW2，SW3がほぼ同時にオフになる。ここで、ス
イッチング素子SW3の容量成分Cs3は、スイッチング素子
SW2の容量成分Cs2に比較して十分に小さいから、容量成
分Cs3は、負荷回路５からダイオードD1を通る充電電流
および電源E1から抵抗R1を通る充電電流により急速に充
電され、第２図（ｄ）のように、ドライブ回路41の入力
端の電位V1は瞬時に立ち上がる。したがって、第２図
（ｆ）のようにドライブ回路41の出力Vc1もすぐに立ち
上がってスイッチング素子SW1がオンに向かい、スイッ
チング素子SW2の容量成分Cs2は、負荷回路５の蓄積エネ
ルギーと電源Ｅとにより充電されることになる。その結
果、第２図（ｅ）のように、スイッチング素子SW1，SW2
の接続点の電位V0は、比較的短時間（t11−t1）のうち
に立ち上がることになる。スイッチング素子SW2がオフ
になっても、負荷回路５の蓄積エネルギーによる電流が
流れ続けるから、スイッチング素子SW1には第２図
（ｇ）のような電流Is1が流れることになる。 その後、時刻t2において発振回路２の出力Ｖが再び立
ち上がると、上記動作を繰り返すのである。このように
して、第２図（ｉ）のように負荷ｌに正弦波状の交流電
流である負荷電流Ilを流すことができるのである。 第１図に示した上記構成において、発振回路２の出力
周波数よりも負荷回路５の共振周波数が高い場合は、第
３図のような動作をする。 この場合には、蓄積エネルギーによる電流の位相が進
むから、第３図（ｇ）（ｈ）のように、スイッチング素
子SW1，SW2が反転した直後にはスイッチング素子SW1，S
W2に正方向（第１図で電流Is1，Is2を示した矢印の方
向）に電流が流れることになる。すなわち、負荷回路５
に蓄積エネルギーが十分にあっても、その蓄積エネルギ
ーでは、時刻t1においてスイッチング素子SW2の容量成
分Cs2を充電できないことになる。 しかしながら、本実施例では、スイッチング素子SW3
の容量成分Cs3が充電されれば、スイッチング素子SW1を
オンにすることができるのであり、容量成分Cs3は電源E
1により抵抗R1を介して充電されるから、スイッチグ素
子SW2がオフになってからほとんど遅れることなく、ス
イッチング素子SW1をオンにすることができるのであ
る。ここに、第３図において時刻t0と時刻t01との間、
および、時刻t1と時刻t11との間などに発生しているひ
げ状の電流は、スイッチング素子SW1，SW2を、トランジ
スタやサイリスタにより構成した場合に、スイッチング
素子SW1，SW2の接続点の電位V0が変化することによる容
量成分Cs1，Cs2の充電電流およびスイッチング素子S
W1，SW2に逆方向の電流が流れた後のリカバリー電流で
ある。
【実施例２】 本実施例では、負荷回路５が白熱電球のように抵抗性
である場合の例を示す。したがって、負荷回路５の等価
回路は、第４図に示すように、抵抗Ｒのみで表すことが
できる。 この場合には、第５図に示すような動作をする。第２
図との相違点は各スイッチング素子SW1，SW2を流れる電
流Is1，Is2と、負荷回路５の抵抗Ｒに流れる電流Ilとで
ある。すなわち、負荷回路５が抵抗性である場合には、
負荷回路５では蓄積エネルギーが発生しないから、スイ
ッチング素子SW3がオフになったときに、電源E1から抵
抗R1を介して容量成分Cs3に急速に充電されることにな
る。したがって、実施例１と同様に、スイッチング素子
SW2がオフになってから、スイッチング素子SW1がオンに
なるまでの時間（t11−t1）を短くすることができるの
である。 負荷回路５の構成以外は実施例１と同様であるから説
明を省略する。
である場合の例を示す。したがって、負荷回路５の等価
回路は、第４図に示すように、抵抗Ｒのみで表すことが
できる。 この場合には、第５図に示すような動作をする。第２
図との相違点は各スイッチング素子SW1，SW2を流れる電
流Is1，Is2と、負荷回路５の抵抗Ｒに流れる電流Ilとで
ある。すなわち、負荷回路５が抵抗性である場合には、
負荷回路５では蓄積エネルギーが発生しないから、スイ
ッチング素子SW3がオフになったときに、電源E1から抵
抗R1を介して容量成分Cs3に急速に充電されることにな
る。したがって、実施例１と同様に、スイッチング素子
SW2がオフになってから、スイッチング素子SW1がオンに
なるまでの時間（t11−t1）を短くすることができるの
である。 負荷回路５の構成以外は実施例１と同様であるから説
明を省略する。
【実施例３】 本実施例では、負荷回路５が誘導性であって、第６図
ち示すように、インダクタンスLaと抵抗Raとの直列回路
で等価回路を表すことができる場合について説明する。 第７図に示すように、時刻t0で発振回路２の出力Ｖが
立ち上がると、スイッチング素子SW2がオンになり、負
荷回路５の蓄積エネルギーにより、第７図（ｈ）のよう
な電流Is2が流れる。次に、時刻t1においてスイッチン
グ素子SW2がオフになると、スイッチング素子SW3の容量
成分Cs3が充電されてスイッチング素子SW1をオンにする
ようにドライブ回路41の入力端の電位V1を引き上げる。
このように、スイッチング素子SW1がオフになるときに
のみ負荷回路５の蓄積エネルギーによる電流が流れるの
である。また、スイッチング素子SW2がオフになったと
きには、第３図について説明した動作と同様にひげ状の
電流が発生する。
ち示すように、インダクタンスLaと抵抗Raとの直列回路
で等価回路を表すことができる場合について説明する。 第７図に示すように、時刻t0で発振回路２の出力Ｖが
立ち上がると、スイッチング素子SW2がオンになり、負
荷回路５の蓄積エネルギーにより、第７図（ｈ）のよう
な電流Is2が流れる。次に、時刻t1においてスイッチン
グ素子SW2がオフになると、スイッチング素子SW3の容量
成分Cs3が充電されてスイッチング素子SW1をオンにする
ようにドライブ回路41の入力端の電位V1を引き上げる。
このように、スイッチング素子SW1がオフになるときに
のみ負荷回路５の蓄積エネルギーによる電流が流れるの
である。また、スイッチング素子SW2がオフになったと
きには、第３図について説明した動作と同様にひげ状の
電流が発生する。
【実施例４】 本実施例は、第８図に示すように、２つのスイッチン
グ素子SW2，SW3を１つのドライブ回路42によりオン・オ
フ制御するようにしたものである。動作については実施
例１ないし実施例３と同様である。 また、両スイッチング素子SW2，SW3のドライブ回路42
を共用しているから、部品点数が削減され、スイッチン
グ素子SW2，SW3を同一チップ上に形成すれば、小形化に
つながるものである。
グ素子SW2，SW3を１つのドライブ回路42によりオン・オ
フ制御するようにしたものである。動作については実施
例１ないし実施例３と同様である。 また、両スイッチング素子SW2，SW3のドライブ回路42
を共用しているから、部品点数が削減され、スイッチン
グ素子SW2，SW3を同一チップ上に形成すれば、小形化に
つながるものである。
【実施例５】 本実施例は、第９図に示すように、第１図に示した実
施例１の構成において、スイッチング素子SW3を電界効
果トランジスタである一対のトランジスタT1，T2と、ス
イッチ要素Ｓとで構成したものである。 両トランジスタT1，T2はゲート同士がスイッチ素子Ｓ
を介して接続されている。また、一方のトランジスタT1
のドレイン−ソース間はダイオードD1に直列接続され、
他方のトランジスタT2のドレイン−ソース間は一方のト
ランジスタT1のゲート−ソース間に接続されている。発
振回路２の出力は、トランジスタT1のゲートに対して抵
抗R2を介して入力される。 この構成では、発振回路２の出力が立ち上がったとき
に、スイッチ要素Ｓがオンになるようにしておき、両ト
ランジスタT1，T2をカレントミラー回路として動作させ
る。すなわち、このときにドライブ回路41の入力端の電
位V1が０になるように抵抗R2を設定する。これにより、
スイッチング素子SW1はオフになり、実施例１と同様に
動作する。スイッチング素子SW1が完全にオフになった
後に、スイッチ要素Ｓをオフにすると、トランジスタT1
が完全にオンになる。この動作によれば、スイッチング
素子SW1と、スイッチング素子SW2，SW3との各オン期間
の間に、同時にオフになる期間を設けたことになり、ス
イッチング素子SW1と、スイッチング素子SW2，SW3との
同時オンによる短絡電流の発生を確実に防止することが
できる。 トランジスタT1，T2は電界効果トランジスタに限定さ
れるものではない。また、スイッチング素子Ｓを省略し
てトランジスタT1，T2のゲート同士を直接接続しても動
作可能である。さらに、スイッチング素子SW2を電界効
果トランジスタにより構成し、トランジスタT1のゲート
とスイッチング素子SW2のゲートとを共通接続し、トラ
ンジスタT2とともにカレントミラー回路として動作する
ように構成すれば、ドライブ回路42を省略することがで
きる。ダイオードD1については、抵抗等のインピーダン
ス素子に置き換えても動作可能である。
施例１の構成において、スイッチング素子SW3を電界効
果トランジスタである一対のトランジスタT1，T2と、ス
イッチ要素Ｓとで構成したものである。 両トランジスタT1，T2はゲート同士がスイッチ素子Ｓ
を介して接続されている。また、一方のトランジスタT1
のドレイン−ソース間はダイオードD1に直列接続され、
他方のトランジスタT2のドレイン−ソース間は一方のト
ランジスタT1のゲート−ソース間に接続されている。発
振回路２の出力は、トランジスタT1のゲートに対して抵
抗R2を介して入力される。 この構成では、発振回路２の出力が立ち上がったとき
に、スイッチ要素Ｓがオンになるようにしておき、両ト
ランジスタT1，T2をカレントミラー回路として動作させ
る。すなわち、このときにドライブ回路41の入力端の電
位V1が０になるように抵抗R2を設定する。これにより、
スイッチング素子SW1はオフになり、実施例１と同様に
動作する。スイッチング素子SW1が完全にオフになった
後に、スイッチ要素Ｓをオフにすると、トランジスタT1
が完全にオンになる。この動作によれば、スイッチング
素子SW1と、スイッチング素子SW2，SW3との各オン期間
の間に、同時にオフになる期間を設けたことになり、ス
イッチング素子SW1と、スイッチング素子SW2，SW3との
同時オンによる短絡電流の発生を確実に防止することが
できる。 トランジスタT1，T2は電界効果トランジスタに限定さ
れるものではない。また、スイッチング素子Ｓを省略し
てトランジスタT1，T2のゲート同士を直接接続しても動
作可能である。さらに、スイッチング素子SW2を電界効
果トランジスタにより構成し、トランジスタT1のゲート
とスイッチング素子SW2のゲートとを共通接続し、トラ
ンジスタT2とともにカレントミラー回路として動作する
ように構成すれば、ドライブ回路42を省略することがで
きる。ダイオードD1については、抵抗等のインピーダン
ス素子に置き換えても動作可能である。
【実施例６】 本実施例は、第10図に示すように、第１図に示した実
施例１において、各スイッチング素子SW1，SW2をｐ型の
電界効果トランジスタ（パワーFET）により実現したも
のである。動作は実施例１と同様である。 なお、スイッチング素子SW1，SW2は電界効果トランジ
スタのほか、バイポーラ型のトランジスタのエミッタ−
コレクタ間にダイオードを逆並列に接続したもの、ある
いはサイリスタのアノード−カソード間にダイオードを
逆並列に接続したものなどを用いることができる。 また、発振回路２については、市販の集積回路（たと
えば、555として知られるタイマ用集積回路）を用いて
容易に実現することができ、ドライブ回路41〜43につい
ては、集積回路となっているバッファを用いればよい。
施例１において、各スイッチング素子SW1，SW2をｐ型の
電界効果トランジスタ（パワーFET）により実現したも
のである。動作は実施例１と同様である。 なお、スイッチング素子SW1，SW2は電界効果トランジ
スタのほか、バイポーラ型のトランジスタのエミッタ−
コレクタ間にダイオードを逆並列に接続したもの、ある
いはサイリスタのアノード−カソード間にダイオードを
逆並列に接続したものなどを用いることができる。 また、発振回路２については、市販の集積回路（たと
えば、555として知られるタイマ用集積回路）を用いて
容易に実現することができ、ドライブ回路41〜43につい
ては、集積回路となっているバッファを用いればよい。
請求項１の発明は、上記目的を達成するために、直流
電源と、この直流電源の両端間に接続される第１および
第２のスイッチング素子の第１の直列回路と、第１のス
イッチング素子と第２のスイッチング素子との少なくと
も一方の両端間に接続される負荷回路と、第１のスイッ
チング素子と第２のスイッチング素子との一方の両端間
に接続される前記直流電源に対して順方向のダイオード
と第３のスイッチング素子との第２の直列回路と、各々
入力信号に応じて交互に第１および第２のスイッチング
素子を高周波でオンオフ駆動する各々の第１および第２
のドライブ回路と、入力信号に応じて第３のスイッチン
グ素子を高周波でオンオフ駆動する第３のドライブ回路
と、第２の直列回路と並列接続されている一方のスイッ
チング素子のドライブ回路と第３のドライブ回路とに同
一のオンオフ信号を与えて制御する手段とを備えるイン
バータ装置において、前記ダイオードが第２の直列回路
と並列接続されていない他方のスイッチング素子のドラ
イブ回路の入力端間に逆バイアス可能に接続され、第３
のスイッチング素子が第１および第２のスイッチング素
子のうちの前記一方のスイッチング素子よりも小容量で
あって、前記他方のスイッチング素子が第３のスイッチ
ング素子のオン状態によりオフ状態にされるものであ
り、第３のスイッチング素子とダイオードとの直列回路
を第１および第２のスイッチング素子のうちの一方に並
列接続し、他方のスイッチング素子のドライブ回路の入
力端間に前記ダイオードを逆バイアス可能に接続し、第
３のスイッチング素子を前記一方のスイッチング素子よ
りも小容量とし、前記一方のスイッチング素子のドライ
ブ回路と第３のドライブ回路とに同一のオンオフ信号を
与えているので、前記一方のスイッチング素子と第３の
スイッチング素子とがオフになってからダイオードが逆
バイアスになるまでの時間を従来構成よりも短縮するこ
とができ、第１のスイッチング素子と第２のスイッチン
グ素子とのオン・オフの切換に要する時間を従来構成よ
りも短縮してスイッチング動作を高速化することができ
るという効果がある。 請求項２の発明のように、第１および第２のスイッチ
ング素子のうち前記一方のスイッチング素子のドライブ
回路が第３のドライブ回路と共用されているものでは、
ドライブ回路を２つのスイッチング素子で共用している
から、部品点数が低減されるという利点がある。 請求項３の発明は、直流電源の両端間に接続された第
１および第２のスイッチング素子の直列回路と、第２の
スイッチング素子をオン・オフさせる制御回路と、第１
のスイッチング素子と第２のスイッチング素子との少な
くとも一方の両端間に接続される負荷回路とを備え、前
記制御回路が、第１および第２のスイッチング素子の接
続点に一端が接続されたダイオードと、前記ダイオード
との直列回路が第２のスイッチング素子に並列接続され
る第３のスイッチング素子と、第１および第３のスイッ
チング素子との直列回路が前記直流電源の両端間で順方
向に接続されている前記ダイオードに対して第３のスイ
ッチング素子のオフ時に逆バイアス電圧を印加可能な手
段とを備え、第３のスイッチング素子が第２のスイッチ
ング素子よりも小容量であって第２のスイッチング素子
とともにオン・オフされ、第３のスイッチング素子のオ
ン・オフにより変化する前記ダイオードと第３のスイッ
チング素子との接続点の電位の変化を受けて第１のスイ
ッチング素子がオフ・オンされることにより第１および
第２のスイッチング素子が交互にオン・オフされるもの
であり、第２のスイッチング素子に第２のスイッチング
素子よりも小容量の第３のスイッチング素子とダイオー
ドとの直列回路を並列に接続し、第３のスイッチング素
子を第２のスイッチング素子とともにオン・オフさせ、
かつ第３のスイッチング素子のオン・オフにより変化す
る第３のスイッチング素子とダイオードとの接続点の電
位の変化に受けて第１のスイッチング素子をオフ・オン
させるようにしているので、第２のスイッチング素子が
オフになってから第３のスイッチング素子とダイオード
との接続点の電位が第１のスイッチング素子をオンにさ
せる電位に達するまでの時間を従来構成よりも短縮する
ことができ、第１のスイッチング素子と第２のスイッチ
ング素子とのオン・オフの切換に要する時間を短縮して
スイッチング動作を高速化することができるという効果
を奏する。
電源と、この直流電源の両端間に接続される第１および
第２のスイッチング素子の第１の直列回路と、第１のス
イッチング素子と第２のスイッチング素子との少なくと
も一方の両端間に接続される負荷回路と、第１のスイッ
チング素子と第２のスイッチング素子との一方の両端間
に接続される前記直流電源に対して順方向のダイオード
と第３のスイッチング素子との第２の直列回路と、各々
入力信号に応じて交互に第１および第２のスイッチング
素子を高周波でオンオフ駆動する各々の第１および第２
のドライブ回路と、入力信号に応じて第３のスイッチン
グ素子を高周波でオンオフ駆動する第３のドライブ回路
と、第２の直列回路と並列接続されている一方のスイッ
チング素子のドライブ回路と第３のドライブ回路とに同
一のオンオフ信号を与えて制御する手段とを備えるイン
バータ装置において、前記ダイオードが第２の直列回路
と並列接続されていない他方のスイッチング素子のドラ
イブ回路の入力端間に逆バイアス可能に接続され、第３
のスイッチング素子が第１および第２のスイッチング素
子のうちの前記一方のスイッチング素子よりも小容量で
あって、前記他方のスイッチング素子が第３のスイッチ
ング素子のオン状態によりオフ状態にされるものであ
り、第３のスイッチング素子とダイオードとの直列回路
を第１および第２のスイッチング素子のうちの一方に並
列接続し、他方のスイッチング素子のドライブ回路の入
力端間に前記ダイオードを逆バイアス可能に接続し、第
３のスイッチング素子を前記一方のスイッチング素子よ
りも小容量とし、前記一方のスイッチング素子のドライ
ブ回路と第３のドライブ回路とに同一のオンオフ信号を
与えているので、前記一方のスイッチング素子と第３の
スイッチング素子とがオフになってからダイオードが逆
バイアスになるまでの時間を従来構成よりも短縮するこ
とができ、第１のスイッチング素子と第２のスイッチン
グ素子とのオン・オフの切換に要する時間を従来構成よ
りも短縮してスイッチング動作を高速化することができ
るという効果がある。 請求項２の発明のように、第１および第２のスイッチ
ング素子のうち前記一方のスイッチング素子のドライブ
回路が第３のドライブ回路と共用されているものでは、
ドライブ回路を２つのスイッチング素子で共用している
から、部品点数が低減されるという利点がある。 請求項３の発明は、直流電源の両端間に接続された第
１および第２のスイッチング素子の直列回路と、第２の
スイッチング素子をオン・オフさせる制御回路と、第１
のスイッチング素子と第２のスイッチング素子との少な
くとも一方の両端間に接続される負荷回路とを備え、前
記制御回路が、第１および第２のスイッチング素子の接
続点に一端が接続されたダイオードと、前記ダイオード
との直列回路が第２のスイッチング素子に並列接続され
る第３のスイッチング素子と、第１および第３のスイッ
チング素子との直列回路が前記直流電源の両端間で順方
向に接続されている前記ダイオードに対して第３のスイ
ッチング素子のオフ時に逆バイアス電圧を印加可能な手
段とを備え、第３のスイッチング素子が第２のスイッチ
ング素子よりも小容量であって第２のスイッチング素子
とともにオン・オフされ、第３のスイッチング素子のオ
ン・オフにより変化する前記ダイオードと第３のスイッ
チング素子との接続点の電位の変化を受けて第１のスイ
ッチング素子がオフ・オンされることにより第１および
第２のスイッチング素子が交互にオン・オフされるもの
であり、第２のスイッチング素子に第２のスイッチング
素子よりも小容量の第３のスイッチング素子とダイオー
ドとの直列回路を並列に接続し、第３のスイッチング素
子を第２のスイッチング素子とともにオン・オフさせ、
かつ第３のスイッチング素子のオン・オフにより変化す
る第３のスイッチング素子とダイオードとの接続点の電
位の変化に受けて第１のスイッチング素子をオフ・オン
させるようにしているので、第２のスイッチング素子が
オフになってから第３のスイッチング素子とダイオード
との接続点の電位が第１のスイッチング素子をオンにさ
せる電位に達するまでの時間を従来構成よりも短縮する
ことができ、第１のスイッチング素子と第２のスイッチ
ング素子とのオン・オフの切換に要する時間を短縮して
スイッチング動作を高速化することができるという効果
を奏する。
第１図は本発明の実施例１を示す回路図、第２図および
第３図は同上の動作説明図、第４図は本発明の実施例２
を示す負荷回路の等価回路図、第５図は同上の動作説明
図、第６図は本発明の実施例３を示す負荷回路の等価回
路図、第７図は同上の動作説明図、第８図は本発明の実
施例４を示す回路図、第９図は本発明の実施例５を示す
回路図、第10図は本発明の実施例６を示す回路図、第11
図は従来例を示す回路図、第12図は同上の動作説明図で
ある。 １…制御回路、５…負荷回路、D1…ダイオード、Ｅ…電
源、SW1，SW2，SW3…スイッチング素子、ｌ…負荷。
第３図は同上の動作説明図、第４図は本発明の実施例２
を示す負荷回路の等価回路図、第５図は同上の動作説明
図、第６図は本発明の実施例３を示す負荷回路の等価回
路図、第７図は同上の動作説明図、第８図は本発明の実
施例４を示す回路図、第９図は本発明の実施例５を示す
回路図、第10図は本発明の実施例６を示す回路図、第11
図は従来例を示す回路図、第12図は同上の動作説明図で
ある。 １…制御回路、５…負荷回路、D1…ダイオード、Ｅ…電
源、SW1，SW2，SW3…スイッチング素子、ｌ…負荷。
Claims (3)
- 【請求項１】直流電源と、この直流電源の両端間に接続
される第１および第２のスイッチング素子の第１の直列
回路と、第１のスイッチング素子と第２のスイッチング
素子との少なくとも一方の両端間に接続される負荷回路
と、第１のスイッチング素子と第２のスイッチング素子
との一方の両端間に接続される前記直流電源に対して順
方向のダイオードと第３のスイッチング素子との第２の
直列回路と、各々入力信号に応じて交互に第１および第
２のスイッチング素子を高周波でオンオフ駆動する各々
の第１および第２のドライブ回路と、入力信号に応じて
第３のスイッチング素子を高周波でオンオフ駆動する第
３のドライブ回路と、第２の直列回路と並列接続されて
いる一方のスイッチング素子のドライブ回路と第３のド
ライブ回路とに同一のオンオフ信号を与えて制御する手
段とを備えるインバータ装置において、前記ダイオード
は第２の直列回路と並列接続されていない他方のスイッ
チング素子のドライブ回路の入力端間に逆バイアス可能
に接続され、第３のスイッチング素子は第１および第２
のスイッチング素子のうちの前記一方のスイッチング素
子よりも小容量であって、前記他方のスイッチング素子
は第３のスイッチング素子のオン状態によりオフ状態に
されることを特徴とするインバータ装置。 - 【請求項２】第１および第２のスイッチング素子のうち
前記一方のスイッチング素子のドライブ回路は第３のド
ライブ回路と共用されていることを特徴とする請求項１
記載のインバータ装置。 - 【請求項３】直流電源の両端間に接続された第１および
第２のスイッチング素子の直列回路と、第２のスイッチ
ング素子をオン・オフさせる制御回路と、第１のスイッ
チング素子と第２のスイッチング素子との少なくとも一
方の両端間に接続される負荷回路とを備え、前記制御回
路は、第１および第２のスイッチング素子の接続点に一
端が接続されたダイオードと、前記ダイオードとの直列
回路が第２のスイッチング素子に並列接続される第３の
スイッチング素子と、第１および第３のスイッチング素
子との直列回路が前記直流電源の両端間で順方向に接続
されている前記ダイオードに対して第３のスイッチング
素子のオフ時に逆バイアス電圧を印加可能な手段とを備
え、第３のスイッチング素子は第２のスイッチング素子
よりも小容量であって第２のスイッチング素子とともに
オン・オフされ、第３のスイッチング素子のオン・オフ
により変化する前記ダイオードと第３のスイッチング素
子との接続点の電位の変化を受けて第１のスイッチング
素子がオフ・オンされることにより第１および第２のス
イッチング素子が交互にオン・オフされることを特徴と
するインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005924A JP2818238B2 (ja) | 1990-01-13 | 1990-01-13 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005924A JP2818238B2 (ja) | 1990-01-13 | 1990-01-13 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03212166A JPH03212166A (ja) | 1991-09-17 |
| JP2818238B2 true JP2818238B2 (ja) | 1998-10-30 |
Family
ID=11624445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005924A Expired - Fee Related JP2818238B2 (ja) | 1990-01-13 | 1990-01-13 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818238B2 (ja) |
-
1990
- 1990-01-13 JP JP2005924A patent/JP2818238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03212166A (ja) | 1991-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| JPH04138077A (ja) | ハーフブリッジ駆動装置 | |
| JPS5826568A (ja) | 電力用スイッチング・トランジスタ用のスナッバ回路 | |
| JPS63304715A (ja) | Ｍｏｓトランジスタブリッジを制御するための回路と方法 | |
| US6483369B1 (en) | Composite mosfet cascode switches for power converters | |
| US6909620B2 (en) | Inverter configurations with shoot-through immunity | |
| US4704548A (en) | High to low transition speed up circuit for TTL-type gates | |
| US4746813A (en) | Switching circuit for inductive load with RFI suppression | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| JP2818238B2 (ja) | インバータ装置 | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JP3422928B2 (ja) | チャージポンプ式駆動回路 | |
| US6396333B2 (en) | Circuit for synchronous rectification with minimal reverse recovery losses | |
| JPS63276319A (ja) | 半導体スイツチング素子の駆動回路 | |
| JP2996064B2 (ja) | ブリッジ型インバ−タ装置 | |
| US6894575B2 (en) | High-voltage oscillator having a fast response time | |
| KR930003235B1 (ko) | N-상 사인파 변환기 | |
| JP2740174B2 (ja) | インバータ装置 | |
| JP2774112B2 (ja) | インバータ装置 | |
| JP3127358B2 (ja) | スイッチング回路と共振型電力変換回路 | |
| US5648896A (en) | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions | |
| US5155381A (en) | Capacitive load driver with binary output | |
| JPH0349568A (ja) | インバータ装置 | |
| JP2805349B2 (ja) | スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |