JPS58130544A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58130544A JPS58130544A JP16622982A JP16622982A JPS58130544A JP S58130544 A JPS58130544 A JP S58130544A JP 16622982 A JP16622982 A JP 16622982A JP 16622982 A JP16622982 A JP 16622982A JP S58130544 A JPS58130544 A JP S58130544A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- superposed
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発ｒａｈ牛尋体装箇の製造方法に関し、特に多層配線
を有する半導体装−の電極配縁の彰成力汰に−する。
を有する半導体装−の電極配縁の彰成力汰に−する。
従来の千尋体ｋｍの製這力りにふ・いてはたとえはアル
ミニウムからなる第１層目の配−を形成し、この上罠二
酸化シリコン尋の絶−鳩を設け、この絶縁−に開孔を設
置１この開孔部で第２層目の配縁を接続している。しか
しながらこの絶縁層の開孔の形成の際に、アルミニウム
も食刻されてしまう恐れがある。一方選択的陽極除化法
では、配一部表血が金に４酸化腺で軛われているので、
逆にこの改化膜の食刻は非常に離しい。従って多層配線
においては配＃Ｍ層間に導通路を設置ることか難しく、
また微細配線を形成することができないという欠点があ
った。
ミニウムからなる第１層目の配−を形成し、この上罠二
酸化シリコン尋の絶−鳩を設け、この絶縁−に開孔を設
置１この開孔部で第２層目の配縁を接続している。しか
しながらこの絶縁層の開孔の形成の際に、アルミニウム
も食刻されてしまう恐れがある。一方選択的陽極除化法
では、配一部表血が金に４酸化腺で軛われているので、
逆にこの改化膜の食刻は非常に離しい。従って多層配線
においては配＃Ｍ層間に導通路を設置ることか難しく、
また微細配線を形成することができないという欠点があ
った。
本発明は上目に欠点を除き、半導体装置に筒密度の多層
微細配！ｉ１１を形成する方法を提供するものでめる０ 本発明の特像は、半導体基板上にアルミニウム腺および
核アルミニウム膜上の導電性窒化物膜を肩する第１層の
配軸を形成する工程と、該第１層の配線上に絶縁層會被
看する工程と、該絶縁層に該専亀性鼠化物膜に達する開
孔を設ける工程と。
微細配！ｉ１１を形成する方法を提供するものでめる０ 本発明の特像は、半導体基板上にアルミニウム腺および
核アルミニウム膜上の導電性窒化物膜を肩する第１層の
配軸を形成する工程と、該第１層の配線上に絶縁層會被
看する工程と、該絶縁層に該専亀性鼠化物膜に達する開
孔を設ける工程と。
該−口内にて該第１層の配縁に接続し該絶縁層上？を延
在する第２層の配線層を形成する工程をもむ牛碍体鉄直
の製造方法にある。この尋１性蓋化物議はチタン−化物
であることが好遺しい。このチタン櫨化−躾ａＣｔ敵性
であるからその下のアルミニウムを負側から保＾するこ
とができる。又尋′亀性でめるからその１ま第２Ｊ１！
１目の敵、−階を修軟することができる。
在する第２層の配線層を形成する工程をもむ牛碍体鉄直
の製造方法にある。この尋１性蓋化物議はチタン−化物
であることが好遺しい。このチタン櫨化−躾ａＣｔ敵性
であるからその下のアルミニウムを負側から保＾するこ
とができる。又尋′亀性でめるからその１ま第２Ｊ１！
１目の敵、−階を修軟することができる。
以下本発明を夾り例により説明する。
第１図〜組７１社本発明の一爽り例をボす製造１根図で
ある。
ある。
ＰｊＴ″ｉＥのＰＮ懐合會有する半導体私板１の表面に
第１の電気杷緘線であるシリコン酸化膜２を設け、フォ
トレジスト法によシリコン酸化膜２を爺択除去して半導
体基板１０表面に開Ｌ＋＆＋、３を収ける。
第１の電気杷緘線であるシリコン酸化膜２を設け、フォ
トレジスト法によシリコン酸化膜２を爺択除去して半導
体基板１０表面に開Ｌ＋＆＋、３を収ける。
（第１−）。
次に、半導体暴徊ｌ及び７リコン嘔化膜２の上に船２の
電気絶鰍換として気相成長法により犀さ５ｏｏｏＸのシ
リコン酸化ｍ４を板有し、史に第３の’ｉｌｌ気絶縁楔
として気相成長仏により縁さ１０００又のシリコン錯化
ｓ！５を故灸延せゐ（第２図）。
電気絶鰍換として気相成長法により犀さ５ｏｏｏＸのシ
リコン酸化ｍ４を板有し、史に第３の’ｉｌｌ気絶縁楔
として気相成長仏により縁さ１０００又のシリコン錯化
ｓ！５を故灸延せゐ（第２図）。
次に、シリコン窒化膜５の上にフォトレジスト法により
第１〜配ｒｋＩ柚を除く部分にフォトレジストパターン
６を設ける（第３図）。
第１〜配ｒｋＩ柚を除く部分にフォトレジストパターン
６を設ける（第３図）。
次に、該フォトレジストパターン６をマスクとしてシリ
コン窒化膜５を食刻する。この時の食刻法としては、プ
ラズマ負側法か好適である（第４図）。
コン窒化膜５を食刻する。この時の食刻法としては、プ
ラズマ負側法か好適である（第４図）。
引き続いてシリコン酸化膜４を化学食刻する（第５図）
。
。
次に％前記フォトレジストパターン６を含む半導体基＆
表部に第１の金属層として犀さ６０００Ａのアルミニウ
ム薄膜７と第２金鵬として厚さ１０００Ａのチタン薄膜
８を順次蒸着させ、その後前記フォトレジストパターン
６をその剥離剤にて剥離すると第１１＃ＩＩ配−が形成
される（第６図）。
表部に第１の金属層として犀さ６０００Ａのアルミニウ
ム薄膜７と第２金鵬として厚さ１０００Ａのチタン薄膜
８を順次蒸着させ、その後前記フォトレジストパターン
６をその剥離剤にて剥離すると第１１＃ＩＩ配−が形成
される（第６図）。
次に、この配愉陶み基板を４００〜５００℃で３０分間
窒素ふん囲気中で低温処理してチタン薄膜８０表面をチ
タン窒化物に変換し、チタン窒化物の上に象にシリコン
鈑化１＊９ｔ−形成した恢フォトレジスト法に１シシリ
コン飯化膜９を細孔してＦｊ′ｒＩｉ１０４遍路に設け
る。このときチタン窒化物は自Ｔ敵性であるから配＃５
！略を浸食することはない。
窒素ふん囲気中で低温処理してチタン薄膜８０表面をチ
タン窒化物に変換し、チタン窒化物の上に象にシリコン
鈑化１＊９ｔ−形成した恢フォトレジスト法に１シシリ
コン飯化膜９を細孔してＦｊ′ｒＩｉ１０４遍路に設け
る。このときチタン窒化物は自Ｔ敵性であるから配＃５
！略を浸食することはない。
多層１愉は上記第１Ｍｗ配縁の形成力法と同じ方法をｈ
シ返すことによって得られる。すなわち。
シ返すことによって得られる。すなわち。
シリコン酸化膜９及び開口部の上にシリコン酸化膜ｌＯ
をｂｌ！４Ｃその上にシリコン窒化膜１１を形成し、フ
ォトレジストパターンを形成してシリコン櫨化躾１１、
シリコン酸化膜１０を沼沢除去し、アルミニウム薄膜１
２を形成する。次に７．ｌレジストパターンを剥離すれ
Ｖｉｉ２増配紛が形成される（第７図）。
をｂｌ！４Ｃその上にシリコン窒化膜１１を形成し、フ
ォトレジストパターンを形成してシリコン櫨化躾１１、
シリコン酸化膜１０を沼沢除去し、アルミニウム薄膜１
２を形成する。次に７．ｌレジストパターンを剥離すれ
Ｖｉｉ２増配紛が形成される（第７図）。
第３層以上の多階配麹は上−「；方法を糾返すことによ
り得られる。
り得られる。
上８【二夾施例では、第２の電気絶縁膜としてシリコン
酸化膜を用いたが、第１の１１気絶祿腺と比べて化学食
刻速度がＩＷ１叫か本しくは才い絶緘拐料、例えはガラ
スを用いることができる。第３の電気絶縁膜としてシリ
コンΔ化物の代りに第２の電気絶縁膜の化学食刻の１に
負抑１δれｌい動緘拐料例えはチタ７遣化物を相いるこ
とかできるｏまた、第２金鵬としてチタンの代シにタン
タルを用いることかできる。
酸化膜を用いたが、第１の１１気絶祿腺と比べて化学食
刻速度がＩＷ１叫か本しくは才い絶緘拐料、例えはガラ
スを用いることができる。第３の電気絶縁膜としてシリ
コンΔ化物の代りに第２の電気絶縁膜の化学食刻の１に
負抑１δれｌい動緘拐料例えはチタ７遣化物を相いるこ
とかできるｏまた、第２金鵬としてチタンの代シにタン
タルを用いることかできる。
以上詳＃１１ＫＮ５？、明したように１本発明の方法に
よれば電気絶−議の開口部に１気絶−膜と岡じ＾さの金
Ｊｌｌ虻融會形成することによシ表面を平坦にして埃差
をなくし配紛切れを防ぐことができ、しかも導電性で鮒
は性の第２金属窒化物展を設けて導通路を形成すること
によシ多ＮＩＩ倣細配−が容易にＳｋ境できる尋半導体
分針における効来は者しいものである。
よれば電気絶−議の開口部に１気絶−膜と岡じ＾さの金
Ｊｌｌ虻融會形成することによシ表面を平坦にして埃差
をなくし配紛切れを防ぐことができ、しかも導電性で鮒
は性の第２金属窒化物展を設けて導通路を形成すること
によシ多ＮＩＩ倣細配−が容易にＳｋ境できる尋半導体
分針における効来は者しいものである。
第１図〜絹７１ａは本発明の一実施例を示す段進工程図
でめる。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜。 ３・・・・・・ｈ口＆ＩＩＩ、 ４・・・・・・シリコ
ン酸（ＩＪ、５・・・・・・シリコン麗化躾、６・・・
・・・フォトレジスト、７・・・・・・アルミニウム薄
膜、８・・・・・・チタン窒化物、９・・・・・・シリ
コン版化膜、１０・・・・・・シリコン酸化膜、１１・
・・・・・シリコン窒化膜、１２・・・・・・アルミニ
ウム薄膜。
でめる。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜。 ３・・・・・・ｈ口＆ＩＩＩ、 ４・・・・・・シリコ
ン酸（ＩＪ、５・・・・・・シリコン麗化躾、６・・・
・・・フォトレジスト、７・・・・・・アルミニウム薄
膜、８・・・・・・チタン窒化物、９・・・・・・シリ
コン版化膜、１０・・・・・・シリコン酸化膜、１１・
・・・・・シリコン窒化膜、１２・・・・・・アルミニ
ウム薄膜。
Claims (1)
- 半導体基板上にアルミニウム課およびアルミニウム膜上
の専亀、性窒化物膜倉肩する第１層の配線を形成する工
程と、該第１層の自に細土に絶縁１−を被虐する工程と
％該を線層に該碍電性窒化物喚に達するト孔會設ける工
程と、該開口内ＶＣて該第１階の配線に接続し該絶縁層
上を１存する第２１−の配−Ｐ＃Ｉを形成する工程を含
むことを％徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16622982A JPS58130544A (ja) | 1982-09-24 | 1982-09-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16622982A JPS58130544A (ja) | 1982-09-24 | 1982-09-24 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11583275A Division JPS5841775B2 (ja) | 1975-09-25 | 1975-09-25 | ハンドウタイソウチノセイゾウホウホウ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58130544A true JPS58130544A (ja) | 1983-08-04 |
Family
ID=15827501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16622982A Pending JPS58130544A (ja) | 1982-09-24 | 1982-09-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130544A (ja) |
-
1982
- 1982-09-24 JP JP16622982A patent/JPS58130544A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0418702B2 (ja) | ||
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JPS5944824A (ja) | 自己整合型コンタクトを形成するリフトオフ方法 | |
| US4098637A (en) | Process for the production of a planar conductor path system for integrated semiconductor circuits | |
| JPH01130529A (ja) | チタン／窒化チタン層上のタングステンのもどしエツチング方法 | |
| JPS58130544A (ja) | 半導体装置の製造方法 | |
| JPS618971A (ja) | 半導体装置 | |
| JPS62194644A (ja) | 半導体装置およびその製造方法 | |
| JPS5910064B2 (ja) | 多層配線構造の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH07161723A (ja) | 金属パターンの形成方法 | |
| JPS5819135B2 (ja) | 半導体装置の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05211242A (ja) | 半導体装置およびその製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPS5963745A (ja) | 半導体装置 | |
| JPS6151918A (ja) | 半導体装置の製造方法 | |
| JPS5847851B2 (ja) | チタン層を有する半導体素子の製造方法 | |
| JPH02139934A (ja) | 集積回路の製造方法 | |
| JPS6316641A (ja) | 半導体装置の製造方法 | |
| JPS63289880A (ja) | ジョセフソン接合素子の製造方法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH05121571A (ja) | 半導体装置の製造方法 | |
| JPS5831555A (ja) | 半導体装置の製造方法 |