JPS58127252A - デ−タ処理装置及びマルチプロセサ計算機システム - Google Patents
デ−タ処理装置及びマルチプロセサ計算機システムInfo
- Publication number
- JPS58127252A JPS58127252A JP57164813A JP16481382A JPS58127252A JP S58127252 A JPS58127252 A JP S58127252A JP 57164813 A JP57164813 A JP 57164813A JP 16481382 A JP16481382 A JP 16481382A JP S58127252 A JPS58127252 A JP S58127252A
- Authority
- JP
- Japan
- Prior art keywords
- code
- symbols
- symbol
- data
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はに一２ｐ−１≧８Ｉ！のデータ記号から成るデ
ータ語を、関連データ語から誤り訂正符号により形成さ
れている符号語により処理するために、上記符＠飴がｎ
−ｇｐ個の符号記号を含み、全ての記号がｍ−ｊｌｓ≧
１ビットから成り且つガロア体Ｇ Ｆ （ｇｌｎ） −
（ｏ 、 ａ’ 、 ａ” 、 ・ａ”−” ）の一部
を形成し、データ語に対する第１の入力端子と、データ
語に対する第１の入力端子と、データ語に各々がｍビッ
トのｎＸｋ行列要素から成る生成行列（Ｇ）を乗算して
符号語を形成する第１の乗算手段と、符号語を処理して
処理結果を形成する処理手段と、生成行列（Ｇ）に直交
するパリティ検査行列（Ｒ）を用いて上記処理結果に関
連する第２のデータ語を再生して第１の出力端子に出力
する再生手段とを設けたデータ処理装置に関するもので
ある。
ータ語を、関連データ語から誤り訂正符号により形成さ
れている符号語により処理するために、上記符＠飴がｎ
−ｇｐ個の符号記号を含み、全ての記号がｍ−ｊｌｓ≧
１ビットから成り且つガロア体Ｇ Ｆ （ｇｌｎ） −
（ｏ 、 ａ’ 、 ａ” 、 ・ａ”−” ）の一部
を形成し、データ語に対する第１の入力端子と、データ
語に対する第１の入力端子と、データ語に各々がｍビッ
トのｎＸｋ行列要素から成る生成行列（Ｇ）を乗算して
符号語を形成する第１の乗算手段と、符号語を処理して
処理結果を形成する処理手段と、生成行列（Ｇ）に直交
するパリティ検査行列（Ｒ）を用いて上記処理結果に関
連する第２のデータ語を再生して第１の出力端子に出力
する再生手段とを設けたデータ処理装置に関するもので
ある。
この檜の装置は不願人の名になる欧州公開特許１１１第
００８１１８２１号（出１１１ｔ番４ｔ［８０１０１１
８５，８号）から既知である。而してこの既知の、装置
は殊にマルチプロ七す計算機システムに関するもので、
そこではディジタルデータ処理が各々がデータ語を処理
するｎ個の並列なプロセサに従って組織化されており、
データ記憶が各々が結果の符号語の夫々一つの符号記号
を蓄わえるｎ個のメモリに従って組織化されている。こ
の既知の装置は８個のモードで動作できる誤り訂正符号
を用いている◇ ａ）第１の記号訂正動作モードでは１個の任意に乱され
た記号を訂正できる６ ｂ）第２の消失モードと呼ばれるモードでは所定の記号
、例えば仮想記号を無視することにより、無視された記
号に加えて１ビット誤りを訂正できるＯ 本発明者達は一層拡大された誤り訂正特性を有し、しか
も多くの檎々のカテゴリーのデータ処理装置で使用でき
る誤り訂正符号のファミリーが存在することを見出した
。而してこれら利点を十分に引き出すために本発明デー
タ処理装置は前記再生手段に、 ａ）処理結果を受は取る第２の入力端子な有し、これに
パリティ検査行列（Ｒ） −（Ｓ）・〔Ｈ）・（Ｔ）を
乗算して少なくとも（ｎ−ｋ）−２ｔ≧２個のシンドロ
ーム記号（Ｓｏ 、 ８１ 、８８ 、８８ ）を第ｇ
”の出力端子に得、ここで（Ｓ）は（ｍｋ Ｘ ｍｋ
）ビットから成る非特異行列であり、行列（Ｈ）は恒等
行列の形態をしたｋＸｋ個の記号の第１の部分行列と、
行列式が１− ａ’に等しくない（ｋｘｕｎ−ｋ）個の
記号の第２の部分行列とを具え、ａのべきの形で書いた
記号の指数間の差の絶対値モジュｐ（２ｍ−１）が行列
（Ｈ）の６各夫々の列上及び６夫々の行内で少なくとも
ｍに等しく、他方（Ｈ）の各（ｋＸｋ）部分行列は非特
異で、行列（Ｔ）は行列に配置され、各々がｍｘｍビッ
トから成るｎｘｎブロック内で（ｎｍ Ｘ ｎｍ ）ビ
ットから成り、ブロックの各行と各列が専ら「０」ビッ
トから成る（ｆｉ−１）ブロックを具え、各ビット行と
各ビット列とが正確に一つのｒｌＪビットを含み、残り
は専ら「０」ビットであるような第２の乗算手段と ｂ）第８の人力端子と第８の出力端子とを有し、第１の
状態が全記号に亘る最小ハミング距離が８で、全ビット
に亘る最小ハミング距離が６である符号の一部を形成す
るものとして符号語を処理する「正規」モードを制御し
、ｎ個の夫々の第２の状態が夫々の第２の状態と専属的
に関連している符号記号に対する消失動作を制御し、全
ビットに亘る最小距離が８である符号の符号語を形成す
るものとして残りの符号記号を処理するモードレジスタ
と、 ０）処理結果を受は取るための第４の入力端子と、シン
ドローム記号を受は取るための第６の入力端子とを具え
、またに個の符号記号の関連部分セットに基づいて再生
されたデータ語を形成するための第４の出力端子（Ｙ８
ｇ 、 ＹＢ２ 、 Ｙ２Ｏ、Ｙ２１ ＃ＹｇＯ、ＹＩ
Ｏ）を具えるデータ再生装置と、ｄ）第２の出力端子に
接続されていてシンドローム記号を受は取る第６の入力
端子と、第８の出力端子に接続されていてモードレジス
タから状態情報を受は取る第７の入力端子とを具え、ま
た第８の出力端子に接続されている第６の出力端子と、
シンドローム記号とモードレジスタの状態とに基づいて
誤りのない符号記号であることを表示する選択信号を供
給し且つモードレジスタに対してセット信号を供給する
第７の出力端子とを具える選択装置と、 ｅ）人力端子が第４の出力端子に接続され、訂正された
データ語を選択する第７の出力端子を具えるゲーティン
グ装置とを設けたことを特徴とする。
００８１１８２１号（出１１１ｔ番４ｔ［８０１０１１
８５，８号）から既知である。而してこの既知の、装置
は殊にマルチプロ七す計算機システムに関するもので、
そこではディジタルデータ処理が各々がデータ語を処理
するｎ個の並列なプロセサに従って組織化されており、
データ記憶が各々が結果の符号語の夫々一つの符号記号
を蓄わえるｎ個のメモリに従って組織化されている。こ
の既知の装置は８個のモードで動作できる誤り訂正符号
を用いている◇ ａ）第１の記号訂正動作モードでは１個の任意に乱され
た記号を訂正できる６ ｂ）第２の消失モードと呼ばれるモードでは所定の記号
、例えば仮想記号を無視することにより、無視された記
号に加えて１ビット誤りを訂正できるＯ 本発明者達は一層拡大された誤り訂正特性を有し、しか
も多くの檎々のカテゴリーのデータ処理装置で使用でき
る誤り訂正符号のファミリーが存在することを見出した
。而してこれら利点を十分に引き出すために本発明デー
タ処理装置は前記再生手段に、 ａ）処理結果を受は取る第２の入力端子な有し、これに
パリティ検査行列（Ｒ） −（Ｓ）・〔Ｈ）・（Ｔ）を
乗算して少なくとも（ｎ−ｋ）−２ｔ≧２個のシンドロ
ーム記号（Ｓｏ 、 ８１ 、８８ 、８８ ）を第ｇ
”の出力端子に得、ここで（Ｓ）は（ｍｋ Ｘ ｍｋ
）ビットから成る非特異行列であり、行列（Ｈ）は恒等
行列の形態をしたｋＸｋ個の記号の第１の部分行列と、
行列式が１− ａ’に等しくない（ｋｘｕｎ−ｋ）個の
記号の第２の部分行列とを具え、ａのべきの形で書いた
記号の指数間の差の絶対値モジュｐ（２ｍ−１）が行列
（Ｈ）の６各夫々の列上及び６夫々の行内で少なくとも
ｍに等しく、他方（Ｈ）の各（ｋＸｋ）部分行列は非特
異で、行列（Ｔ）は行列に配置され、各々がｍｘｍビッ
トから成るｎｘｎブロック内で（ｎｍ Ｘ ｎｍ ）ビ
ットから成り、ブロックの各行と各列が専ら「０」ビッ
トから成る（ｆｉ−１）ブロックを具え、各ビット行と
各ビット列とが正確に一つのｒｌＪビットを含み、残り
は専ら「０」ビットであるような第２の乗算手段と ｂ）第８の人力端子と第８の出力端子とを有し、第１の
状態が全記号に亘る最小ハミング距離が８で、全ビット
に亘る最小ハミング距離が６である符号の一部を形成す
るものとして符号語を処理する「正規」モードを制御し
、ｎ個の夫々の第２の状態が夫々の第２の状態と専属的
に関連している符号記号に対する消失動作を制御し、全
ビットに亘る最小距離が８である符号の符号語を形成す
るものとして残りの符号記号を処理するモードレジスタ
と、 ０）処理結果を受は取るための第４の入力端子と、シン
ドローム記号を受は取るための第６の入力端子とを具え
、またに個の符号記号の関連部分セットに基づいて再生
されたデータ語を形成するための第４の出力端子（Ｙ８
ｇ 、 ＹＢ２ 、 Ｙ２Ｏ、Ｙ２１ ＃ＹｇＯ、ＹＩ
Ｏ）を具えるデータ再生装置と、ｄ）第２の出力端子に
接続されていてシンドローム記号を受は取る第６の入力
端子と、第８の出力端子に接続されていてモードレジス
タから状態情報を受は取る第７の入力端子とを具え、ま
た第８の出力端子に接続されている第６の出力端子と、
シンドローム記号とモードレジスタの状態とに基づいて
誤りのない符号記号であることを表示する選択信号を供
給し且つモードレジスタに対してセット信号を供給する
第７の出力端子とを具える選択装置と、 ｅ）人力端子が第４の出力端子に接続され、訂正された
データ語を選択する第７の出力端子を具えるゲーティン
グ装置とを設けたことを特徴とする。
殊に正規モードではこれにより一層拡大された誤り訂正
が実現できる。最小ハミング距離が器の場合、これによ
り２個の任意のｌピッ）誤りが訂正できる０最小八ミン
グ距離がこのような場合の池に２個の動作モードが可能
なことが知られている０ ａ）ｌ（［の１ビット誤りの訂正と８個の別々の１ビッ
ト誤りの検出 ｂ） ４個の任意の１ビツト線りの検出なおここで「
任意」という言葉を用いたが、これはここでは「任意に
位置する」ことを意味するものと理解されたい。行列（
Ｈ）は既に全てが組織符号である相当な符号ファミリー
を表わしている。
が実現できる。最小ハミング距離が器の場合、これによ
り２個の任意のｌピッ）誤りが訂正できる０最小八ミン
グ距離がこのような場合の池に２個の動作モードが可能
なことが知られている０ ａ）ｌ（［の１ビット誤りの訂正と８個の別々の１ビッ
ト誤りの検出 ｂ） ４個の任意の１ビツト線りの検出なおここで「
任意」という言葉を用いたが、これはここでは「任意に
位置する」ことを意味するものと理解されたい。行列（
Ｈ）は既に全てが組織符号である相当な符号ファミリー
を表わしている。
行列（ＩＩ）を乗算することにより非組織符号も得られ
る０行列（Ｔ）は所謂置換行列（ｐｅｒｍｕｔａｔｉｏ
ｎｌｌａｔｒｉＸ ）であり、そこでは行、列及び記号
内のビットが置換されている。（Ｓ）と（Ｔ）とが恒等
行列である場合、元の符号は壷形されないで残る。
る０行列（Ｔ）は所謂置換行列（ｐｅｒｍｕｔａｔｉｏ
ｎｌｌａｔｒｉＸ ）であり、そこでは行、列及び記号
内のビットが置換されている。（Ｓ）と（Ｔ）とが恒等
行列である場合、元の符号は壷形されないで残る。
モードレジスタは前に検出された誤りに基づいてセット
できる。一般に、ｎ−４の場合モードレジスタは６Ｉの
動作モードに対し少なくともδビットを含まねば遷らな
い。この解決法は殊に所謂「ワイルドＪ （ｗｉｌｄ
）論理と共に用いるのに適している。正則６１１（読み
出し専用メモリとプログラム可能な論理アレー）を好む
場合は前記再生手段に、 ａ）処理結果を受は取る第２の入力端子を有し、これに
パリティ検査行列（Ｒ） −（Ｓ）φ（Ｈ）・（Ｔ）を
乗算して少なくとも（ｎ−ｋ）−ｇｔ≧２個のシンドロ
ーム記号を第２の出力端子に得、ここで（８）は（ｍｋ
ｘ ｍｋ ）ビットから成る非特異行列であり、行列
（Ｈ）は恒等行列の形態を見たｋＸｋ個の記号の第１の
部分行列と、行列式がｌ−ａ に等しくない（ｋｘｌｎ
−ｋ）個の記号の第２の部分行列とを具え、ａのべきの
形で書いた記号の指数間の差の絶対値モジュロ（８Ｉｎ
−１）が行列（Ｈ）の各夫々の同上及び各夫々の行内で
少なくともｍに等しく、他方（Ｈ）の各（ｋＸｋ ）部
分行列は非特異で、行列（Ｔ）は行列に配置され、各々
がｍｘｍビットから成るｎＸｎブロック内で（ｎｍ ｘ
ｎｓａ ）ビットから成り、ブロックの各行と各列が
専ら「０」ビットから成る（ｎ−１）ブロックを具え、
各ヒツト行と各ビット列とが正確に一つのｒｌＪビット
を含み、残りは専ら「０」ビットであるような第２の乗
算手段と ｂ）第８の入力端子と第８の出力端子とを有し、第１の
状態が全記号に亘る最小ハミング距離が墨で、全ビット
に亘る最小ハミング距離が６である符号の一部を形成す
るものとして符号語を処理する「正規」モードを制御し
、ｎ個の夫々の第３の状態か夫々の第２の状態と専属的
に関連している符号記号に対する消失動作を制御し、全
ビットに亘る最小距離が８である符号の符号語を形成す
るものとして残りの符号記号を処理するモードレジスタ
と、 ０）第８の出力端子に接続されていてシンドローム記号
を受は取る第８の入力端子と、第８の出力端子に接続さ
れていてモードレジスタからの状態情報を受は取るため
の第９の入力端子とを具え、またフレフタを供給するた
めの第８の出力端子と、誤り表示信号を供給するための
第９の出力端子とを具え、後書の出力端子がモードレジ
スタの第８の入力端子に接続されている誤り判定手段と
、ｄ）少なくとも処理結果のデータ記号を受は取り、そ
れをフレフタにｎｏｄ ｚ加算し、第１０の出力端子に
訂正されたデータ語を供給する第１０の入力端子を具え
る訂正手段とを設ける。これらの８個の解決法は親密な
関係にあり、全ての符号に対し等しく適用できる。一つ
の記号内の多重ビット誤りが殊に、例えば、マルチプロ
七す計算機システム内でのプロセサ練りにより汚き起こ
されることが判明している。しかし、１ビット−りはし
ｄしばメモリの鋏動作により生ずるもので一時的な性格
のものである（所ｍ「ソフト誤り」）。注意すべきこと
は前述した定義で記号値旦−ａｈの指数ｒｈＪの値は「
負の無限大」を意味することである０ ｎ−４に−２の場合行列（Ｉｆ） ｒｔａ’を原始既約
多項式π（ｘ）−Ｘ’＋Ｘ＋１により生成したがガロア
体ＧＦ（ｇ ）の冗とした時の と、ａｊ ｆ：原始既約多項式ｇ ’（Ｘ） −Ｘ’
＋ Ｘ” ＋ １により生成したガロア体ＧＦ （１１
’ ）の元とした時のとから道ぶと好適である。このよ
うにすれば冗長度か限られている場合でも多様なｌ記号
誤り及び１ビット練りが訂正できる。
できる。一般に、ｎ−４の場合モードレジスタは６Ｉの
動作モードに対し少なくともδビットを含まねば遷らな
い。この解決法は殊に所謂「ワイルドＪ （ｗｉｌｄ
）論理と共に用いるのに適している。正則６１１（読み
出し専用メモリとプログラム可能な論理アレー）を好む
場合は前記再生手段に、 ａ）処理結果を受は取る第２の入力端子を有し、これに
パリティ検査行列（Ｒ） −（Ｓ）φ（Ｈ）・（Ｔ）を
乗算して少なくとも（ｎ−ｋ）−ｇｔ≧２個のシンドロ
ーム記号を第２の出力端子に得、ここで（８）は（ｍｋ
ｘ ｍｋ ）ビットから成る非特異行列であり、行列
（Ｈ）は恒等行列の形態を見たｋＸｋ個の記号の第１の
部分行列と、行列式がｌ−ａ に等しくない（ｋｘｌｎ
−ｋ）個の記号の第２の部分行列とを具え、ａのべきの
形で書いた記号の指数間の差の絶対値モジュロ（８Ｉｎ
−１）が行列（Ｈ）の各夫々の同上及び各夫々の行内で
少なくともｍに等しく、他方（Ｈ）の各（ｋＸｋ ）部
分行列は非特異で、行列（Ｔ）は行列に配置され、各々
がｍｘｍビットから成るｎＸｎブロック内で（ｎｍ ｘ
ｎｓａ ）ビットから成り、ブロックの各行と各列が
専ら「０」ビットから成る（ｎ−１）ブロックを具え、
各ヒツト行と各ビット列とが正確に一つのｒｌＪビット
を含み、残りは専ら「０」ビットであるような第２の乗
算手段と ｂ）第８の入力端子と第８の出力端子とを有し、第１の
状態が全記号に亘る最小ハミング距離が墨で、全ビット
に亘る最小ハミング距離が６である符号の一部を形成す
るものとして符号語を処理する「正規」モードを制御し
、ｎ個の夫々の第３の状態か夫々の第２の状態と専属的
に関連している符号記号に対する消失動作を制御し、全
ビットに亘る最小距離が８である符号の符号語を形成す
るものとして残りの符号記号を処理するモードレジスタ
と、 ０）第８の出力端子に接続されていてシンドローム記号
を受は取る第８の入力端子と、第８の出力端子に接続さ
れていてモードレジスタからの状態情報を受は取るため
の第９の入力端子とを具え、またフレフタを供給するた
めの第８の出力端子と、誤り表示信号を供給するための
第９の出力端子とを具え、後書の出力端子がモードレジ
スタの第８の入力端子に接続されている誤り判定手段と
、ｄ）少なくとも処理結果のデータ記号を受は取り、そ
れをフレフタにｎｏｄ ｚ加算し、第１０の出力端子に
訂正されたデータ語を供給する第１０の入力端子を具え
る訂正手段とを設ける。これらの８個の解決法は親密な
関係にあり、全ての符号に対し等しく適用できる。一つ
の記号内の多重ビット誤りが殊に、例えば、マルチプロ
七す計算機システム内でのプロセサ練りにより汚き起こ
されることが判明している。しかし、１ビット−りはし
ｄしばメモリの鋏動作により生ずるもので一時的な性格
のものである（所ｍ「ソフト誤り」）。注意すべきこと
は前述した定義で記号値旦−ａｈの指数ｒｈＪの値は「
負の無限大」を意味することである０ ｎ−４に−２の場合行列（Ｉｆ） ｒｔａ’を原始既約
多項式π（ｘ）−Ｘ’＋Ｘ＋１により生成したがガロア
体ＧＦ（ｇ ）の冗とした時の と、ａｊ ｆ：原始既約多項式ｇ ’（Ｘ） −Ｘ’
＋ Ｘ” ＋ １により生成したガロア体ＧＦ （１１
’ ）の元とした時のとから道ぶと好適である。このよ
うにすれば冗長度か限られている場合でも多様なｌ記号
誤り及び１ビット練りが訂正できる。
モードレジスタがｎビットを含み、その各々が符＠關内
で夫々の符号記号に専属的に割り当てられていてそれに
対する消失モードを抑御するように構成すると好適であ
る。このようにするとモードレジスタのエンコーディン
グとデコーディングとが簡単になる。
で夫々の符号記号に専属的に割り当てられていてそれに
対する消失モードを抑御するように構成すると好適であ
る。このようにするとモードレジスタのエンコーディン
グとデコーディングとが簡単になる。
少なくともｎＯｌのビット位置を具える誤りレジスタを
設け、この誤りレジスタが第１１の入力端子を具え、こ
の第１１の入力端子がモードレジスタの第８の入力端子
に並列に接続されていて、記号内に訂正可能な練りを検
出した時、誤りレジスタの関連位置に畠わえられること
になっている記号インディケータを受は取り、これらの
受は取られた記号インディケータが記号流の論理ＯＲ関
数により連続的に蓄わえられている記号インディケード
と組み合わされ、誤りレジスタが更新兼制御装置に接続
されるための第１１の出力端子と、この制御装置からリ
セット信号を受は取るためのリセット入力端子とを具え
るように構成すると好適である。このようにすると練り
の短期合図に加えて長期合図も更新できる。疑わしい場
合は符号胎内で所定の順番を有する記号の信頼性に関し
て一層洗練された判定が替えられる。
設け、この誤りレジスタが第１１の入力端子を具え、こ
の第１１の入力端子がモードレジスタの第８の入力端子
に並列に接続されていて、記号内に訂正可能な練りを検
出した時、誤りレジスタの関連位置に畠わえられること
になっている記号インディケータを受は取り、これらの
受は取られた記号インディケータが記号流の論理ＯＲ関
数により連続的に蓄わえられている記号インディケード
と組み合わされ、誤りレジスタが更新兼制御装置に接続
されるための第１１の出力端子と、この制御装置からリ
セット信号を受は取るためのリセット入力端子とを具え
るように構成すると好適である。このようにすると練り
の短期合図に加えて長期合図も更新できる。疑わしい場
合は符号胎内で所定の順番を有する記号の信頼性に関し
て一層洗練された判定が替えられる。
モードレジスタが付加的なデータ入力端子と、制御装置
から制御語を受は取り、ゲーティングモードでデータ処
理装置を誤りを訂正されずに残っているに符号記号に基
づいて（ｎ−ｋ ）個の符号記号を選択的に消失するこ
とによりデータ語を再生するように制御する負荷制御入
力端子とを有するように構成すると好適である。このよ
うにすればデータ処理装置は（ｎ−ｋ）１６の符号記号
即ち符号記号位置に多少とも永久的な信頼できないデー
タがあっても仕事を続行できる。
から制御語を受は取り、ゲーティングモードでデータ処
理装置を誤りを訂正されずに残っているに符号記号に基
づいて（ｎ−ｋ ）個の符号記号を選択的に消失するこ
とによりデータ語を再生するように制御する負荷制御入
力端子とを有するように構成すると好適である。このよ
うにすればデータ処理装置は（ｎ−ｋ）１６の符号記号
即ち符号記号位置に多少とも永久的な信頼できないデー
タがあっても仕事を続行できる。
正規モードで多鉱ピッ）ｌ記号誤りを検出し、これに応
答してモードレジスタを消失モードに切り替え、次にこ
の多重ビット１記号映りが発生したのと同じ記号数の符
号記号を消失させる検出器を設けると好適である。この
ような多富ビット記号練りを信頼できない符号記号位置
を示すのに使用すると有利であることが判明している。
答してモードレジスタを消失モードに切り替え、次にこ
の多重ビット１記号映りが発生したのと同じ記号数の符
号記号を消失させる検出器を設けると好適である。この
ような多富ビット記号練りを信頼できない符号記号位置
を示すのに使用すると有利であることが判明している。
また本発明に係る符号を用いれば各サプシステ、ムが自
己のモードレジスタと、自己の摂りレジスタとを具え、
符号記号の処理を制御し、検出された誤りを一時的に蓄
わえる場合に現在の技術水準のマルチプロセサシステム
が拡大されて有利である。こうすれば装置全体の動作を
止めなくても多少と％長い時間装置の可成り大きな部分
が相当な誤りを示すことができる。
己のモードレジスタと、自己の摂りレジスタとを具え、
符号記号の処理を制御し、検出された誤りを一時的に蓄
わえる場合に現在の技術水準のマルチプロセサシステム
が拡大されて有利である。こうすれば装置全体の動作を
止めなくても多少と％長い時間装置の可成り大きな部分
が相当な誤りを示すことができる。
図面につき本発明の詳細な説明する。
使用される符号の説明
使用される符号は記号訂正特性の観点から選一れている
。一つの記号は一定数、例えばｍビットから成り、従っ
て８１１通９の異なる値をとり得る。
。一つの記号は一定数、例えばｍビットから成り、従っ
て８１１通９の異なる値をとり得る。
このｉ個の記号の組は一つのガロア体ＧＦ（ｇ”）を形
成し、これに対し代数演算が定義される０例ｔｔｆｒイ
ンフォメーション アンド コントロール」第６１巻（
１９６８年）第７９〜９８頁にのっているチー・シー・
パルチー（Ｔ、Ｏ，Ｂａｒｔａｅ ）の論文を参照され
九い、第１図はガロア体ＧＦ（ｊ’）の１６個の要素を
一万では中系列の形で表わし、他方ではビット群の形で
表わしたものである。これらのビット群は原始既約多項
式π（Ｘ）＝Ｘ’＋Ｘ＋１により形成される。この場合
、を友他の多くの場合でもそうであるが、このような多
項式はいくつかある。例えば上式の代りに多項式π’（
ｘ） ｍｘ −１−ｘ８＋１からガロア体ＧＦ（８’）
を形成することもできる。なお要素（００００）はＯと
称し、要素＆’＝（０００１）はｌと称する。
成し、これに対し代数演算が定義される０例ｔｔｆｒイ
ンフォメーション アンド コントロール」第６１巻（
１９６８年）第７９〜９８頁にのっているチー・シー・
パルチー（Ｔ、Ｏ，Ｂａｒｔａｅ ）の論文を参照され
九い、第１図はガロア体ＧＦ（ｊ’）の１６個の要素を
一万では中系列の形で表わし、他方ではビット群の形で
表わしたものである。これらのビット群は原始既約多項
式π（Ｘ）＝Ｘ’＋Ｘ＋１により形成される。この場合
、を友他の多くの場合でもそうであるが、このような多
項式はいくつかある。例えば上式の代りに多項式π’（
ｘ） ｍｘ −１−ｘ８＋１からガロア体ＧＦ（８’）
を形成することもできる。なお要素（００００）はＯと
称し、要素＆’＝（０００１）はｌと称する。
こ＼に述べる実施例ではデータ語は各４ビツトから成る
８個の記号から成っている。（冗長）符号語は各鳴ビッ
トから成る４個の記号から成る。
８個の記号から成っている。（冗長）符号語は各鳴ビッ
トから成る４個の記号から成る。
この符号につき第３図は６元が各々会ビット記号から成
る生成行列ＣＧ）とパリティ検査行列（Ｈ）とを示して
いるニパリテイ検査行列（Ｈ）に８×２個の記号の非特
異行列（ｎｏｎ−ｓｉｎｇｕｌａｒ ｍａｔｒｉｘ ）
（８］を乗算して［８］（Ｈａｔ作ると元のパリティ検
査行列（Ｈ）と同じ符号に対する特性を与える変換パリ
ティ検査行列が生ずる。
る生成行列ＣＧ）とパリティ検査行列（Ｈ）とを示して
いるニパリテイ検査行列（Ｈ）に８×２個の記号の非特
異行列（ｎｏｎ−ｓｉｎｇｕｌａｒ ｍａｔｒｉｘ ）
（８］を乗算して［８］（Ｈａｔ作ると元のパリティ検
査行列（Ｈ）と同じ符号に対する特性を与える変換パリ
ティ検査行列が生ずる。
こ＼で次のような符号語の変数を定義する。Ｗｓは符号
語の記号重み、即ち、符号語の、記号０（ｏｏｏｏ）に
等しくない記号の数でおる。ｗｂは記号のビット重み、
即ち、記号の、０に等しくないビットの数である。変数
ｄ８は符号の記号重み、即ち全ての符号語に亘って最小
の記号重みである。
語の記号重み、即ち、符号語の、記号０（ｏｏｏｏ）に
等しくない記号の数でおる。ｗｂは記号のビット重み、
即ち、記号の、０に等しくないビットの数である。変数
ｄ８は符号の記号重み、即ち全ての符号語に亘って最小
の記号重みである。
この点では符号語（旦旦旦旦）及び記号重（００００）
は許されるものとみなす。しかし、符号語（旦ｇ旦旦）
が生起しても符号の記号重みＫは影畳がなく、影曽があ
るの扛他の符号語だけである。
は許されるものとみなす。しかし、符号語（旦ｇ旦旦）
が生起しても符号の記号重みＫは影畳がなく、影曽があ
るの扛他の符号語だけである。
また、線形符号だけを考える。これは８個の符号語のｍ
ｏｄ ２の和がもう一つの符号語を作ることを意味する
。従って、最小記号重みと最小符号距離とは同じである
。これはこの分野の代表的テキストであるダブリュー・
ダブリュー・ペターソン（Ｗ、 Ｗ、 Ｐｅｔｅｒｓｏ
ｎ １他Ｑ）「ｘラ−＝ｓしｌｆイ７グコーヅＪ （Ｅ
ｒｒｏｒ ｏｏｒｒｅｃｔｉｎｇ ｃｏｄｅｓ ）、Ｍ
ＩＴ。
ｏｄ ２の和がもう一つの符号語を作ることを意味する
。従って、最小記号重みと最小符号距離とは同じである
。これはこの分野の代表的テキストであるダブリュー・
ダブリュー・ペターソン（Ｗ、 Ｗ、 Ｐｅｔｅｒｓｏ
ｎ １他Ｑ）「ｘラ−＝ｓしｌｆイ７グコーヅＪ （Ｅ
ｒｒｏｒ ｏｏｒｒｅｃｔｉｎｇ ｃｏｄｅｓ ）、Ｍ
ＩＴ。
ボストン、第８版、 ’１９７１年に記載されている。
この符号は次の性質を有する。
Ｌ パリティ検査行列（ＩＩ）の全ての（ｇＸｇ ）部
分行列（ｓｕｌｍａｔｒｉｘ ）は非特異であるから、
符号の記号重みｄ８［８以上である。これは全ての場合
において、１ｉｉｌの任意に乱された記号を完全に訂正
できることを意味する。
分行列（ｓｕｌｍａｔｒｉｘ ）は非特異であるから、
符号の記号重みｄ８［８以上である。これは全ての場合
において、１ｉｉｌの任意に乱された記号を完全に訂正
できることを意味する。
ｌ 全ての記号のビット重みが１に等しい場合（記号重
を別として）記号重み番を有する符号語はない。
を別として）記号重み番を有する符号語はない。
全ての符号＠は下記のように書き表わせる。
ｃ ＝ （ａｉ、ａｊ 、ａテ＋ｌ＋ａｌｌ”ｊ
、ａｌＺ＋１＋１９＋ｊ ）こ＼で１．ｊの全ての組み
合わせに対し、０≦１゜ｊ≦８が成立し、第８と第４の
記号につき記号重みが１となる場合はない。これが正し
くないとすると、ｉ、ｊ ｆ（０，１，８，８）として
一対の値１．ｊが存在する（１〜ｊ）。
、ａｌＺ＋１＋１９＋ｊ ）こ＼で１．ｊの全ての組み
合わせに対し、０≦１゜ｊ≦８が成立し、第８と第４の
記号につき記号重みが１となる場合はない。これが正し
くないとすると、ｉ、ｊ ｆ（０，１，８，８）として
一対の値１．ｊが存在する（１〜ｊ）。
従って 、’Ｆ＋ｉ＋ａ１１＋ｊ Ｆ （ａＯ，ａｌ、
ａＩｌ、 ａｌ ）ａｌｌ＋１＋１！＋ｊ （−（ａ
’、 ａ”、 ａ”、 ａ” １全ての可能性を完全に
書き出した時このような組み合せは存在しないことが明
らかとなる。それ故、記号重み番の場合は少くとも１個
の記号が２以上のビット重み１に有する。
ａＩｌ、 ａｌ ）ａｌｌ＋１＋１！＋ｊ （−（ａ
’、 ａ”、 ａ”、 ａ” １全ての可能性を完全に
書き出した時このような組み合せは存在しないことが明
らかとなる。それ故、記号重み番の場合は少くとも１個
の記号が２以上のビット重み１に有する。
＆ ８個又は８個の記号が１に等しいビット重みｔ−有
し、記号重みが８に婢しい符号ｍはない。生成行列から
結論されることは記号重みが８に等しい全ての符号語は
次のように書き表わせることである。
し、記号重みが８に婢しい符号ｍはない。生成行列から
結論されることは記号重みが８に等しい全ての符号語は
次のように書き表わせることである。
ｉ ｉｘ＋ｉ テ＋１
（０，ａ、ａ 、ａ ）
ｉ ７＋ｉ １１＋ｉ（ａ、ｏ
、ａ 、ａ ） ４＋１ １ （ａ 、 ａ 、 Ｏ、ａ９＋１３１ ＊＋
ｉ ｏ＋ｉ （ａ、ａ 、ａ 、旦） こ＼で１は（１ｒ１を法とする）任意の値をとり得る。
、ａ 、ａ ） ４＋１ １ （ａ 、 ａ 、 Ｏ、ａ９＋１３１ ＊＋
ｉ ｏ＋ｉ （ａ、ａ 、ａ 、旦） こ＼で１は（１ｒ１を法とする）任意の値をとり得る。
即ち、ｉε（ｏ、１．ｇ・・・１４）。ａの指数間の差
から直接結論されることは、指数の一万が値０，１．２
又は８をとるならば、他の二つはこれらの１個の値をい
ずれもとれないことである。
から直接結論されることは、指数の一万が値０，１．２
又は８をとるならば、他の二つはこれらの１個の値をい
ずれもとれないことである。
このようにして２個の１ビット誤りに関する全ての場合
を互に区別できる。こうでない場合は８個の異なる場合
において乱された符号語がパリティ検査行列（Ｈ）を乗
算した後間−のシンドロームを与える。換言すれば、こ
の時２個の異なる誤りベクトルのビット様の、ｍｏａ
ｓの和が一つの符号語を形成する。蓋し、後者はパリテ
ィ検査行列を乗算した後零シンドロームを生ずるべきこ
とＫなるからである。これは生ずるにしても下記の場合
だけ生ずる。
を互に区別できる。こうでない場合は８個の異なる場合
において乱された符号語がパリティ検査行列（Ｈ）を乗
算した後間−のシンドロームを与える。換言すれば、こ
の時２個の異なる誤りベクトルのビット様の、ｍｏａ
ｓの和が一つの符号語を形成する。蓋し、後者はパリテ
ィ検査行列を乗算した後零シンドロームを生ずるべきこ
とＫなるからである。これは生ずるにしても下記の場合
だけ生ずる。
ａ） 符号語の記号重みが８で長る（同−記号位置で１
ビット誤りツーバイツー）。
ビット誤りツーバイツー）。
ｂ） 符号語の記号重みがδであり、そのうちの８個の
記号がビット重みｌｔ−有する（同じ記号位置に２個の
］ピッ）ｖ４ＧがＴｏ９、他は夫々の他の記号位置にあ
る）。
記号がビット重みｌｔ−有する（同じ記号位置に２個の
］ピッ）ｖ４ＧがＴｏ９、他は夫々の他の記号位置にあ
る）。
０）符号語の記号重みが４である（全ての記号がビット
重み１含有し、夫々の異なる記号位置に全部で４個の１
ビット誤りがある）。
重み１含有し、夫々の異なる記号位置に全部で４個の１
ビット誤りがある）。
しかし、これらの場合はいずれも起こらない。
従って、２個の任意の１ビット誤りを何時でも訂正でき
る。
る。
下記の場合だけ１記号誤りが２個の１ビット誤りと同じ
シンドロームを生ずる可能性がある。
シンドロームを生ずる可能性がある。
ａ）記号重みが２に等しい。
ｂ）記号重みが３に等しく、２個の記号がビット重み１
を有する。
を有する。
しかし、これらの場合はいずれも生じない。従って１個
の任意の記号及び２個の任意の１ビット誤りを何時でも
訂正できる。
の任意の記号及び２個の任意の１ビット誤りを何時でも
訂正できる。
また誤りの位置が知られているが、誤りの大きさが判か
らない符号記号を消失する際１個の１ビット誤りを訂正
できる。これは同一記号の消失の時２個の異なる１ビッ
ト誤りが同一シンドロームを生ずる場合には不可能であ
ろう。これはあるとしても下記の場合だけである。
らない符号記号を消失する際１個の１ビット誤りを訂正
できる。これは同一記号の消失の時２個の異なる１ビッ
ト誤りが同一シンドロームを生ずる場合には不可能であ
ろう。これはあるとしても下記の場合だけである。
ａ、符号語の記号重みが８に等しい。
ｂ、符号語の記号重みが８に轡しく、８個の記号が】に
等しいビット重みを有する。
等しいビット重みを有する。
しかし、これらの場合はいずれも生じない、従って消失
モードでもこの１ビット誤りの訂正が可能である。
モードでもこの１ビット誤りの訂正が可能である。
第８図は同一行列を乗算することにより上述した魅゛力
的特性を有する全てのパリティ検査行列を得る全ての可
能性を示し友ものである。他の（８×２）行列も乗算に
使用することができるが、これは組織符号を与えない。
的特性を有する全てのパリティ検査行列を得る全ての可
能性を示し友ものである。他の（８×２）行列も乗算に
使用することができるが、これは組織符号を与えない。
このような符号は正確に同一の誤り訂正特性を有するが
、それを具体化するには付加的要素を会費とする。また
、それ故−一の誤り訂正特性を有する同じ符号ファミリ
ーのメンバーは次のことにより見つけることができる。
、それを具体化するには付加的要素を会費とする。また
、それ故−一の誤り訂正特性を有する同じ符号ファミリ
ーのメンバーは次のことにより見つけることができる。
ａ、符号胎内での符号記号の順序の交換。
ｂ、夫々の符号記号内での符号ビットの順序の交換。
０、ビット行列として誓い几パリティ検査行列（１１）
Ｋ式ＥＴ）・（Ｈ）に従って８×８ビツトから成る非特
異行列［Ｔ］を乗算すること。
Ｋ式ＥＴ）・（Ｈ）に従って８×８ビツトから成る非特
異行列［Ｔ］を乗算すること。
ｄ、ガロア体Ｇ Ｆ （１’）の１６個の要素上にａの
指数系列の固有の儂をか＼える他の原始既約多項式から
出発すること。
指数系列の固有の儂をか＼える他の原始既約多項式から
出発すること。
所望とあらばこれらの変形例の１個′Ｃスは豪数個）金
組み合せて同一符号ファミリーの池のメンノ（−を生成
することができる。
組み合せて同一符号ファミリーの池のメンノ（−を生成
することができる。
と＼に述べた拡大された符号ファミリーはそれ故ｎ−鳩
、に−２及びｍ＝４（データ語が４ビツトからなる２個
の記号から成り、冗長度が８で、符号語が４個の記号か
ら成る）の場合に前述した特性を有する唯一つのファミ
リーである。
、に−２及びｍ＝４（データ語が４ビツトからなる２個
の記号から成り、冗長度が８で、符号語が４個の記号か
ら成る）の場合に前述した特性を有する唯一つのファミ
リーである。
デコーダの説明
このような符号に対するエンコーダはデータ語に生成行
列（仁れは簡単にパリティ検査行列から導びかれる）を
乗算することを含む。而してこの乗算は例えば読み出し
専用メモリ（ＲＯＭ）により行なうことができる。デコ
ーダはもつと複雑である。第８図の組織符号を用いれば
何時でもデータ語を２個（ｋ）の乱されていない符号記
号の任意の組から再構成できることが判っている。デコ
ーダを構成する−のにこの原理を用いると有利である。
列（仁れは簡単にパリティ検査行列から導びかれる）を
乗算することを含む。而してこの乗算は例えば読み出し
専用メモリ（ＲＯＭ）により行なうことができる。デコ
ーダはもつと複雑である。第８図の組織符号を用いれば
何時でもデータ語を２個（ｋ）の乱されていない符号記
号の任意の組から再構成できることが判っている。デコ
ーダを構成する−のにこの原理を用いると有利である。
第４図は先ず生成行列（第８図第２行）Ｋよりデータ記
号（ｄ６ ｍ ｄｌ ）から符号記号（０，、Ｏ□。
号（ｄ６ ｍ ｄｌ ）から符号記号（０，、Ｏ□。
０、、０８） １ｆ：形成することを示す。また８個の
符号記号の（’ ）＝（ｎ）−ａ個のフイーシブルな２
ｋ 組の形成と、逆生成行列を用いて符号記号の夫々の組か
らデータ記号を再構成することが示されて。
符号記号の（’ ）＝（ｎ）−ａ個のフイーシブルな２
ｋ 組の形成と、逆生成行列を用いて符号記号の夫々の組か
らデータ記号を再構成することが示されて。
いる。
誤り位置を見出すためには先ず受は取られた乱されてい
る可能性のある符号記号の組にデコーダ内で拡大された
パリティ検査行列（Ｑ）を乗算する。この行列（Ｑ）’
を第５図に示すが、これは元のパリティ検査行列に補助
行列（Ａ）ｔ−乗算することにより得られる。この補助
行列［Ａ］は下記の条件に基づいて得られる。
る可能性のある符号記号の組にデコーダ内で拡大された
パリティ検査行列（Ｑ）を乗算する。この行列（Ｑ）’
を第５図に示すが、これは元のパリティ検査行列に補助
行列（Ａ）ｔ−乗算することにより得られる。この補助
行列［Ａ］は下記の条件に基づいて得られる。
Ｌ ［Ａ）の全ての２×２部分行列は非特異であり、
従って行列〔Ｑ〕の２行の任意の組み合せは符号を定め
る友めのパリティ検査行列として用いることができる。
従って行列〔Ｑ〕の２行の任意の組み合せは符号を定め
る友めのパリティ検査行列として用いることができる。
１ 行列（Ｑ）の各行は唯一つの旦を含む。
亀 行列〔ム〕の行は第４図に示す態様でデータ記号を
計算するのに用いることができる。
計算するのに用いることができる。
行列〔ム〕の選択に当ってはこ＼に述べられ友制限の下
に＠々の可能性が存在する。
に＠々の可能性が存在する。
第６図はデコーダのブロック図である。符号記号は直列
、並列又はその混合形態で入力端子１００に入る。ブロ
ック１０Ｂはシンドロームフォーマ−でＴｏり、こ＼で
符号語に図示したように行列（Ｑ）が乗算される。この
結果各々が１個の符号記号に対応するシンドローム記号
８０．８１．８ｇ 。
、並列又はその混合形態で入力端子１００に入る。ブロ
ック１０Ｂはシンドロームフォーマ−でＴｏり、こ＼で
符号語に図示したように行列（Ｑ）が乗算される。この
結果各々が１個の符号記号に対応するシンドローム記号
８０．８１．８ｇ 。
Ｓ８が得られる。符号記号が乱されていない時はシンド
ロームは零に等しく、補助行列〔ム〕の使用は何の影響
も与えない。次のケースが起こることが判明している。
ロームは零に等しく、補助行列〔ム〕の使用は何の影響
も与えない。次のケースが起こることが判明している。
ａ）正規モードで誤りが起こらなかった時は全てのシン
ドローム記号が値零（旦）を有する。
ドローム記号が値零（旦）を有する。
ｂ）正規モートチ符−ｊＨｅ−Ｓ位ｆｌｌｉ （ｉ ｅ
（ｏ 、 １゜２．８））に１個の誤りが生じ友場合、
シンドローム記号Ｓｉ ＝ ｏとなる。他の全てのシン
ドローム記号は零に等しくない。
（ｏ 、 １゜２．８））に１個の誤りが生じ友場合、
シンドローム記号Ｓｉ ＝ ｏとなる。他の全てのシン
ドローム記号は零に等しくない。
Ｃ）符号記号位置ｉ、ｊ（ｉ〜ｊ）で８個のｌビット誤
りが生ずる時、関連シンドローム記号は下記の制限によ
り示される。
りが生ずる時、関連シンドローム記号は下記の制限によ
り示される。
ＢｉＥ ｉ ａＹ 、 ａＶ＋１ 、 ａＶ
＋＄ ＢＶ＋１１ ）Ｂ−（、（ａＷ 、 ａＷ
＋１ 、 ａＷ＋Ｓ 、 ａＶ＋８ ｊコ＼でａｖ＝ｈ
ｌｊｌａｗ＝ｈｊ工であり、ｈｌｊは行列（Ｑ）の行ｉ
及び列ｊの元である。誤りロケータは全ての場合にこれ
らのデータから正確に決めることができる。例えば、符
号記号Ｃ８及び０８が乱されている時はシンドロームＳ
８及びＳ２は組（ａｏ、 ａｌ、 ａ” 、 ａ” ）
の３つの元となる。セして逆も成立する。
＋＄ ＢＶ＋１１ ）Ｂ−（、（ａＷ 、 ａＷ
＋１ 、 ａＷ＋Ｓ 、 ａＶ＋８ ｊコ＼でａｖ＝ｈ
ｌｊｌａｗ＝ｈｊ工であり、ｈｌｊは行列（Ｑ）の行ｉ
及び列ｊの元である。誤りロケータは全ての場合にこれ
らのデータから正確に決めることができる。例えば、符
号記号Ｃ８及び０８が乱されている時はシンドロームＳ
８及びＳ２は組（ａｏ、 ａｌ、 ａ” 、 ａ” ）
の３つの元となる。セして逆も成立する。
シンドローム記号に対する上記関係の一つ管満足できな
い組み合せは正規モードでは訂正できない。しかし、シ
ンドローム記号に対する上記関係の一つを満足する組み
合せでも訂正できない誤り又は検出すらできない誤りに
よることもあり得る。
い組み合せは正規モードでは訂正できない。しかし、シ
ンドローム記号に対する上記関係の一つを満足する組み
合せでも訂正できない誤り又は検出すらできない誤りに
よることもあり得る。
消失モードで動作している時は、例えば符号記号位置に
誤つと考えられた符号記号があってもこの符号記号は無
視される。符号語内で更に誤りが生じない時はシンドロ
ーム記号８１；０となる。
誤つと考えられた符号記号があってもこの符号記号は無
視される。符号語内で更に誤りが生じない時はシンドロ
ーム記号８１；０となる。
符号記号位置ｊで１個の１ビット誤りが生ずる時は次の
関係が成立する。
関係が成立する。
Ｓ１ε（ａＶ 、 ａＶ＋ｌ 、 ａＶ＋１．ａＶ＋８
）こ＼で前に定義Ｃたところに従ってａ−ｂｌｊであ
る。このようにして第６図のブロック１０２は各符号語
に対し関連出力端子［４個のシンドローム［１）８０，
８１，８２．８８を形成する。そしてこれらのシンドロ
ーム飴はブロック１Ｇ４と１０６に加えられる。
）こ＼で前に定義Ｃたところに従ってａ−ｂｌｊであ
る。このようにして第６図のブロック１０２は各符号語
に対し関連出力端子［４個のシンドローム［１）８０，
８１，８２．８８を形成する。そしてこれらのシンドロ
ーム飴はブロック１Ｇ４と１０６に加えられる。
ブロック１０４はデータ再構成装置でめり、この目的で
これは４個のシンドローム記号と、入力端子１０Ｇの（
乱されている可能性がある）符号記号とを受は取る。ブ
ロック】０４では乱されていないとみなされている符号
記号の異なるサブセットに基づいて（ｋ）−６通りのデ
ータ語が形成される。斯くして符号記号Ｏｇと０８とだ
けに基づくデータ語Ｙ８Ｂが出力導線１０１１に現われ
る。
これは４個のシンドローム記号と、入力端子１０Ｇの（
乱されている可能性がある）符号記号とを受は取る。ブ
ロック】０４では乱されていないとみなされている符号
記号の異なるサブセットに基づいて（ｋ）−６通りのデ
ータ語が形成される。斯くして符号記号Ｏｇと０８とだ
けに基づくデータ語Ｙ８Ｂが出力導線１０１１に現われ
る。
同じことはブロック１０４の他の出力導線についても云
える。ブロック１０６では受は取られた４個のシンドロ
ーム記号から６個の信号（第７ｂ％図）が導ひかれ、ブ
ロック１０４により再構成された６個のデータ記号のう
ちのどれが乱されていない符号記号であるかを示す。第
７ａ図扛第６図の行列［Ｑ）の二進表示を示す（このよ
うな変換行列の二進表示は普通に行なわれる）、各ｒｌ
Ｊビットは排他的論理和操作により最終結果に考慮に入
れるべき項を表わす。
える。ブロック１０６では受は取られた４個のシンドロ
ーム記号から６個の信号（第７ｂ％図）が導ひかれ、ブ
ロック１０４により再構成された６個のデータ記号のう
ちのどれが乱されていない符号記号であるかを示す。第
７ａ図扛第６図の行列［Ｑ）の二進表示を示す（このよ
うな変換行列の二進表示は普通に行なわれる）、各ｒｌ
Ｊビットは排他的論理和操作により最終結果に考慮に入
れるべき項を表わす。
第８図は夫々の組み合せを示す。明らかにデータ記号は
データ記号と符号記号のビット流の加算（ｍｏｄ ｇ
）による受信された符号記号と、３個の付加的関数ｔ
］ ＝’（＆１１０．＋ａ’Ｏ，）及びｔＢ−（ａ４ｃ
８＋ ａ’ｏ０）とによ゛９再構成することかてきる。
データ記号と符号記号のビット流の加算（ｍｏｄ ｇ
）による受信された符号記号と、３個の付加的関数ｔ
］ ＝’（＆１１０．＋ａ’Ｏ，）及びｔＢ−（ａ４ｃ
８＋ ａ’ｏ０）とによ゛９再構成することかてきる。
後者の二つの関数側１図に示し次表現に従ってブロック
１０４で作られる。
１０４で作られる。
以下にブロック１０４により形成された６個の記号対か
ら適当な対を選択する手法を示す。信号はブロック１０
６で生ずる。第９図はどんなシンドローム記号の論理関
数が形成されるかを略式図示したものである。例えば、
シンドローム記号Ｓ１が組（ａｍ ａｍ ａ ｅ ａ
）の一部を形成しなければならない時はこのシンド
ローム記号をビット流に第１図のガロア体Ｇｌ？ （１
’）の４個の関連要素の各々と比較する。この条件は既
に２個の１ビット誤りについて述べである。この条件が
満足される時第９図の対応する出力信号ビットが鷹」と
なる。
ら適当な対を選択する手法を示す。信号はブロック１０
６で生ずる。第９図はどんなシンドローム記号の論理関
数が形成されるかを略式図示したものである。例えば、
シンドローム記号Ｓ１が組（ａｍ ａｍ ａ ｅ ａ
）の一部を形成しなければならない時はこのシンド
ローム記号をビット流に第１図のガロア体Ｇｌ？ （１
’）の４個の関連要素の各々と比較する。この条件は既
に２個の１ビット誤りについて述べである。この条件が
満足される時第９図の対応する出力信号ビットが鷹」と
なる。
デコーダは９通りの異なるモードで動作できる。
正規モード、ＲＭと称する。
消失モード、無視される符号記号ｒａＪ：ｇｍａ’
ｒｇＪ ：ＩＭｇ「１」：Ｅ
Ｍ】 ｒＯＪ：ＥＭＯ 符Ｊｗｊｋ２号８と２についてのゲーティングモード：
ＭＯ８Ｊ１１１１ ８と］
：］ｌ［０８８１１８とＯ＃ ：ＭＯ８
８０１２と１ ：ＭＯ８ｇ
ｌＩ ２と０ ＃ ：ＭＯ
８ｇＯｔ １と０
： ＭＯ８１０第６図の要素１１０は制御普信号レジス
タである。第１０図に４ビツトモードレジスタと会費な
デコーディングとを具える例を示す。第１１図社倍号ｐ
及び９並びに形成さるべきモード信号が満足すべき基準
と、これま友４ビットを含むｌＩ９合図レジスタを満た
すことを示す。使用されている略号は次の意味を有する
。
ｒｇＪ ：ＩＭｇ「１」：Ｅ
Ｍ】 ｒＯＪ：ＥＭＯ 符Ｊｗｊｋ２号８と２についてのゲーティングモード：
ＭＯ８Ｊ１１１１ ８と］
：］ｌ［０８８１１８とＯ＃ ：ＭＯ８
８０１２と１ ：ＭＯ８ｇ
ｌＩ ２と０ ＃ ：ＭＯ
８ｇＯｔ １と０
： ＭＯ８１０第６図の要素１１０は制御普信号レジス
タである。第１０図に４ビツトモードレジスタと会費な
デコーディングとを具える例を示す。第１１図社倍号ｐ
及び９並びに形成さるべきモード信号が満足すべき基準
と、これま友４ビットを含むｌＩ９合図レジスタを満た
すことを示す。使用されている略号は次の意味を有する
。
ＥＥ ：関連符号記号が消失する
Ｂｇ：］ビットｌ＃４９の生起
ＤＢＥ ： ｇビット誤りの生起
８８Ｅ：ｌ記号誤りの生起
ＭＥ ：ｌｌｌりなしく即ち誤りが検出されない）文
字の後のインデックスは消失又は−９の位置が関係する
符号記号の数を示す。変数ｐ及びｑの欄にある「１」に
関連変数がこの値を有する必要があることを示す。「０
」は関連変数が値「１」を有して扛いけないことを意味
する。因果関係がない時は指示が与えられていない。ま
た、ｑ４ｊ＝ｐｊｌ ＝ １であれば他の変数は全てｑ
ｋｔキ１である。
字の後のインデックスは消失又は−９の位置が関係する
符号記号の数を示す。変数ｐ及びｑの欄にある「１」に
関連変数がこの値を有する必要があることを示す。「０
」は関連変数が値「１」を有して扛いけないことを意味
する。因果関係がない時は指示が与えられていない。ま
た、ｑ４ｊ＝ｐｊｌ ＝ １であれば他の変数は全てｑ
ｋｔキ１である。
本例では、誤りは実際には訂正されないが、データ記号
の再生の基礎となる適当な符号記号対がＷＡ９位置決め
により選択される。訂正可能な誤りは各々−変だけ表の
中で起こる。ＮＫ（誤９なし）のケースは２回ある。従
ってシステムは第１の２個の符号記号（：Ｙ］Ｏ）？並
列に使うこともできるし、最后の２個の符号記号（ｙ８
１ｔ−並列に使うこともできる。これは第６図のＡＮＤ
ゲートロ１〜Ｉｇｇの中でムＮＤゲート１１６及び１１
Ｂが導通することを意味する（これらのＡＮＤゲートは
各々８ビツトの幅に亘って動作する）、これはインター
フェースユニット１１４が８ビツト幅の出力端子１８６
の各ビット線毎に６個の入力端子ｔＶする一つのＯＲゲ
ートを具え、これらの入力端子の各々がＡＮＤゲート１
１１〜１２１１の異なる一つから給電されるためである
。誤りがなければ２つの結果ｙ８２とｙｌｏは同一であ
る。この［ＮＥＪの場合の二重の判定は他の解決法に比
べて部品と時間を節約する。
の再生の基礎となる適当な符号記号対がＷＡ９位置決め
により選択される。訂正可能な誤りは各々−変だけ表の
中で起こる。ＮＫ（誤９なし）のケースは２回ある。従
ってシステムは第１の２個の符号記号（：Ｙ］Ｏ）？並
列に使うこともできるし、最后の２個の符号記号（ｙ８
１ｔ−並列に使うこともできる。これは第６図のＡＮＤ
ゲートロ１〜Ｉｇｇの中でムＮＤゲート１１６及び１１
Ｂが導通することを意味する（これらのＡＮＤゲートは
各々８ビツトの幅に亘って動作する）、これはインター
フェースユニット１１４が８ビツト幅の出力端子１８６
の各ビット線毎に６個の入力端子ｔＶする一つのＯＲゲ
ートを具え、これらの入力端子の各々がＡＮＤゲート１
１１〜１２１１の異なる一つから給電されるためである
。誤りがなければ２つの結果ｙ８２とｙｌｏは同一であ
る。この［ＮＥＪの場合の二重の判定は他の解決法に比
べて部品と時間を節約する。
第１８図はデータ７８ｇ、ｙ８１．ｙ８０゜ｙｌｉｌｌ
、ｙ２０．ｙｌｏから夫々選択する時満たすべき条件を
示したものである。これらの条件は第１に第１１図の表
から直接続く積の和として示しである。次に、各々和の
項の積として示し友。
、ｙ２０．ｙｌｏから夫々選択する時満たすべき条件を
示したものである。これらの条件は第１に第１１図の表
から直接続く積の和として示しである。次に、各々和の
項の積として示し友。
この変換はまた信号ＲＭ、Ｉ［ｉ及びＭＯ８１ｊが離接
している、即ち任意の瞬時においてこれらの１１個の信
号のうち一つだけが真であり得るという特性を利用して
いる。これらの書き直された関数は少い部品と小さい信
号遅延時間とで実現できる。第６図のＡＮＤゲート１１
８〜１８８に対する制御信号を形成するための夫々の回
路を第１８゜１４．１Ｂ、１６，１）及び１８図に示す
、そして第１９図にモードレジスタの内容にのみ依存す
る関数の部分を示す。
している、即ち任意の瞬時においてこれらの１１個の信
号のうち一つだけが真であり得るという特性を利用して
いる。これらの書き直された関数は少い部品と小さい信
号遅延時間とで実現できる。第６図のＡＮＤゲート１１
８〜１８８に対する制御信号を形成するための夫々の回
路を第１８゜１４．１Ｂ、１６，１）及び１８図に示す
、そして第１９図にモードレジスタの内容にのみ依存す
る関数の部分を示す。
第６因の散票１１０の一部を形成する＃Ｉリレジスタは
１配の情報を含む。
１配の情報を含む。
１） 誤りがない場合は誤りレジスタは専ら零を蓄わえ
る。
る。
ｌ 一つの１ビット誤り又は一つの１記号誤りが生じた
時は、ｔ１４Ｄレジスタは関連符号記号を指示する唯一
つのｒｌＪを蓄わえる。
時は、ｔ１４Ｄレジスタは関連符号記号を指示する唯一
つのｒｌＪを蓄わえる。
δ）１個の１ビット誤りが生じ九時は誤りレジスタは関
連符号記号を指示する８個のデータ「月を蓄わえる。
連符号記号を指示する８個のデータ「月を蓄わえる。
４）消失モードではｗＡリレジスタは１ビツトｗ４９が
生じている符号記号に対するｒｌＪ を蓄わえ、ＷＡリ
レジスタの全ての他のビットは零となる。
生じている符号記号に対するｒｌＪ を蓄わえ、ＷＡリ
レジスタの全ての他のビットは零となる。
ｂ） 検出可能ではあるが、訂正不可能な誤りが生じた
時は誤りレジスタの全てのビットはｒｌＪにセットされ
る。
時は誤りレジスタの全てのビットはｒｌＪにセットされ
る。
このようＫＷ４Ｆ）レジスタは実際のｖＡり又は過去の
誤りを合図するのに役立つ。しかし、モードレジスタ扛
実際の動作モードを（協働）制御すること＼、データｙ
８ト・・・・・・ｙｌｏから選択するのに役立つ。本例
では両方のレジスタが符号語内の符号記号と同数のビッ
ト位置を具える。しかし、他の選択も可能である。例え
ば、８ビツトの二重長誤りレジスタでは一方の半部を１
ビット誤りを合図するのに用い、他方の半部ｔ−１記号
誤９會合図するのに用いる。しかし、この拡長された例
についてはこ＼では詳細に触れない。
誤りを合図するのに役立つ。しかし、モードレジスタ扛
実際の動作モードを（協働）制御すること＼、データｙ
８ト・・・・・・ｙｌｏから選択するのに役立つ。本例
では両方のレジスタが符号語内の符号記号と同数のビッ
ト位置を具える。しかし、他の選択も可能である。例え
ば、８ビツトの二重長誤りレジスタでは一方の半部を１
ビット誤りを合図するのに用い、他方の半部ｔ−１記号
誤９會合図するのに用いる。しかし、この拡長された例
についてはこ＼では詳細に触れない。
このようＫして毎回誤りレジスタにＩｎｎ信号テレレー
ド ｔｅｔｒａｄｅ ）が供給され、ビット流に既に蓄
わ見られている情報と組み合わされる。これは同−符号
語内の二重１ビット誤りから８個の異なる符号語内で（
順次に）生起する１記号ＩＩ９を区別することができな
いことを意味する。仁れ轢文句のないところである。蓋
し、誤りレジスタは外部への合図に用いられるのであっ
て、直接制御するのに用いられるのではないからである
。誤りレジスタに供給すべき＠は第１１図（最右端の欄
）に示した。これはモードレジスタの内容と、前述した
基準と、誤りのタイプとの間の関係を示す。
ド ｔｅｔｒａｄｅ ）が供給され、ビット流に既に蓄
わ見られている情報と組み合わされる。これは同−符号
語内の二重１ビット誤りから８個の異なる符号語内で（
順次に）生起する１記号ＩＩ９を区別することができな
いことを意味する。仁れ轢文句のないところである。蓋
し、誤りレジスタは外部への合図に用いられるのであっ
て、直接制御するのに用いられるのではないからである
。誤りレジスタに供給すべき＠は第１１図（最右端の欄
）に示した。これはモードレジスタの内容と、前述した
基準と、誤りのタイプとの間の関係を示す。
選択関数は既に第１１図の表から導びいである。
これらの関数はデータ語の（６通りの可能なもののうち
）どれを用いるべきかを示す。誤りレジスタの内容は一
部これらの選択関数により決まる。
）どれを用いるべきかを示す。誤りレジスタの内容は一
部これらの選択関数により決まる。
ｌＩＫリレジスタの第１と、第２と、第８と、第４のビ
ットが順次に「１」（等しくなる条件會第２０ａ・・・
・・ｌｅｄ図に示した。これらのビットは検出可能であ
るが誤り訂正で自ない誤りである場合は全部「１」にセ
ットされる。しかし、この関連条件は第ｇｏａ・・・・
・・・ｇＯｄ図には示していない、これらの条件は選択
関数から導びかれる。
ットが順次に「１」（等しくなる条件會第２０ａ・・・
・・ｌｅｄ図に示した。これらのビットは検出可能であ
るが誤り訂正で自ない誤りである場合は全部「１」にセ
ットされる。しかし、この関連条件は第ｇｏａ・・・・
・・・ｇＯｄ図には示していない、これらの条件は選択
関数から導びかれる。
第１ａｌａ・・・・・・・ｇｌｆ図は夫々第１８．１４
゜１１．１６，１マ、１８図に示した構成から導びかれ
るべき関数を示す。この目的でまた変数ＲＭ。
゜１１．１６，１マ、１８図に示した構成から導びかれ
るべき関数を示す。この目的でまた変数ＲＭ。
ＩＭｌ及びＭ０８ｉｊが相互に離接していて、任意の所
定の瞬時にこれらの変数の高々１つだけが値「１」をと
ることができるという性質を利用している。
定の瞬時にこれらの変数の高々１つだけが値「１」をと
ることができるという性質を利用している。
第１０図の表から導びける次の関数を使用することもで
きる。
きる。
Ｒｍｉ 十ＥＭＯ＝ Ｍ、、 Ｍ、、 Ｗ、 ： Ｒ輩
＋ＫＭｍ慕ｉ。、 Ｍ、、 Ｍ。
＋ＫＭｍ慕ｉ。、 Ｍ、、 Ｍ。
囮十ＫＭｌ＝Ｍ。、１１．Ｍ、 ｉ ＲＭ ＋ ＫＭ８
＝ Ｍ、、 Ｍ、、 Ｍ。
＝ Ｍ、、 Ｍ、、 Ｍ。
こ＼でｙｏ・・・・・・Ｍ８は関連モードレジスタビッ
トの値を示す。変数の上の横棒は反転され皮値を示す。
トの値を示す。変数の上の横棒は反転され皮値を示す。
例えば、（８４）−（第１２図） 、 （８６，）−（
第８０図）、（４０）−（第ｇ１図）の比較から下記の
条件の下で値「】」を誤りレジスタのビット位置ｒＯＪ
に印加すべきことｔ導びける。
第８０図）、（４０）−（第ｇ１図）の比較から下記の
条件の下で値「】」を誤りレジスタのビット位置ｒＯＪ
に印加すべきことｔ導びける。
ＣＲＭ十Ｅｍ（１）−５ＩＬＯ１−８１Ｌ１ Ｇ＋（Ｒ
Ｍ＋旧ｌ）・５ＫＬＯＩ−８１Ｌ！Ｇ＋（ＲＭ＋ＩＭＪ
ｌ ）・５ＩＬＯ８・ＳｇＬ８０−１上述した表現と組
み合わせることにより第ｉｔｇａ・・・２２ｄ図に示し
た条件が得られる。これらの図は誤りレジスタの他の８
個のビットに対応する表現も示してい゛る。
Ｍ＋旧ｌ）・５ＫＬＯＩ−８１Ｌ！Ｇ＋（ＲＭ＋ＩＭＪ
ｌ ）・５ＩＬＯ８・ＳｇＬ８０−１上述した表現と組
み合わせることにより第ｉｔｇａ・・・２２ｄ図に示し
た条件が得られる。これらの図は誤りレジスタの他の８
個のビットに対応する表現も示してい゛る。
第２８図は１８個のムＮＤゲート（＆）、４個のＯＲゲ
ー）（ＯＲ）１ｇ４・・・８δ０、及び１個のＮＯＲゲ
ート２８ｇを用いて作ったセット条件形成回路を示した
ものである。この誤９レジスタは４個のデータ７′リツ
プフロツプ８８４〜１１４０１具えているが、そのクロ
ック制御は示していない。
ー）（ＯＲ）１ｇ４・・・８δ０、及び１個のＮＯＲゲ
ート２８ｇを用いて作ったセット条件形成回路を示した
ものである。この誤９レジスタは４個のデータ７′リツ
プフロツプ８８４〜１１４０１具えているが、そのクロ
ック制御は示していない。
これらの７リツプフロツプはまたリセット入力端・子も
具えるが、これは図示していない。データフリップフロ
ッグの古い内容と新らしい誤り表示語との間のＯＲ機能
の形成はＯＲゲート２４２〜ｍ４８により実現される。
具えるが、これは図示していない。データフリップフロ
ッグの古い内容と新らしい誤り表示語との間のＯＲ機能
の形成はＯＲゲート２４２〜ｍ４８により実現される。
検出可能であるが訂正できない誤９が生ずる時全てのシ
ンド關−ム記号ｓｏ、ｓｘ、ｓｓ、ｓｓは零と異ナル、
他方、（前段のＯＲ機能により）「ｌ」ビットが誤りレ
ジスタに加見られること社ない。これは前に導びいてお
いた関ａは（ＩｉｒｌＪを形成することにより）訂正可
能な誤りとだけ応答するという事実に基づいている。こ
の事実は検出可能で線あるが、訂正できないＷＩＩ４９
を合図する関数を導ひくのに利用される（明らかに、検
出不可能な誤りにシステムの応答奮起こさせない）、そ
れ故、第２ｓ図の４個の関数が全て真でなく、また関数
ｐ２及びｐ８が値ゼロを有するならば、（出力信号が発
生する））１０Ｒゲート２８Ｂを介して論理「１」が誤
りレジスタの全てのビット位置に加えられる。この誤り
レジスタに短時間更新装置として用いると魅力的であり
、いくつかの蛾近の誤りがそこに表示される。代りに後
述するようにとの哄りレジスタをデータ処理装置で使用
する仁ともできる。この誤りレジスタは監視装置により
周期的に読み出され、リセットされる。後に明らかにな
るようにこれは直接モードレジスタの内容に影響するこ
とはない。
ンド關−ム記号ｓｏ、ｓｘ、ｓｓ、ｓｓは零と異ナル、
他方、（前段のＯＲ機能により）「ｌ」ビットが誤りレ
ジスタに加見られること社ない。これは前に導びいてお
いた関ａは（ＩｉｒｌＪを形成することにより）訂正可
能な誤りとだけ応答するという事実に基づいている。こ
の事実は検出可能で線あるが、訂正できないＷＩＩ４９
を合図する関数を導ひくのに利用される（明らかに、検
出不可能な誤りにシステムの応答奮起こさせない）、そ
れ故、第２ｓ図の４個の関数が全て真でなく、また関数
ｐ２及びｐ８が値ゼロを有するならば、（出力信号が発
生する））１０Ｒゲート２８Ｂを介して論理「１」が誤
りレジスタの全てのビット位置に加えられる。この誤り
レジスタに短時間更新装置として用いると魅力的であり
、いくつかの蛾近の誤りがそこに表示される。代りに後
述するようにとの哄りレジスタをデータ処理装置で使用
する仁ともできる。この誤りレジスタは監視装置により
周期的に読み出され、リセットされる。後に明らかにな
るようにこれは直接モードレジスタの内容に影響するこ
とはない。
監視装置は例えばソフトウェア制御の下に動作する。こ
の時誤りレジスタの内′＃Ｉは例えば長時間更新に用い
ることができ、所定の時間に亘って生起する誤り表示の
数は各符号記号につき加算される。
の時誤りレジスタの内′＃Ｉは例えば長時間更新に用い
ることができ、所定の時間に亘って生起する誤り表示の
数は各符号記号につき加算される。
和が最小な符号記号はこの時最も信頼できるものと評価
され、これらの記号がゲーティングモードで使用される
。訂正できない誤りの合−図（ゲート２８２）に割り込
み信号を発生し友り再試行を制御するのに用いることが
できる。このような再試行はデータ処理装置では普通に
行なわれる。このような再試行に必要な副動作は装置の
種類や実際のデータ処理に依存するが、説明を簡明なら
しめるため、と＼では詳しくは述べない。
され、これらの記号がゲーティングモードで使用される
。訂正できない誤りの合−図（ゲート２８２）に割り込
み信号を発生し友り再試行を制御するのに用いることが
できる。このような再試行はデータ処理装置では普通に
行なわれる。このような再試行に必要な副動作は装置の
種類や実際のデータ処理に依存するが、説明を簡明なら
しめるため、と＼では詳しくは述べない。
第８４図は本発明が具体化されている計算機システムを
示す。サブシステムの相互間のｉＩｓ！Ｉは−部欧州公
開特許願第００８１１８８号明細書（％開昭６６−９７
１５８号）に開示されている。しかし、これは余り効率
的でない誤り訂正符号を用いている。データ＠は８ビツ
トから成るが、これは番ビットから成る２個の記号とみ
なされる０図示した４段システムでは各データ語は各プ
ロセサで処理され、関連メモリ又はサブ計算機の出力端
子で毎回１個の符号ビットとして現わされる。データ語
はライン６１．６４，６６．６８に現われる。
示す。サブシステムの相互間のｉＩｓ！Ｉは−部欧州公
開特許願第００８１１８８号明細書（％開昭６６−９７
１５８号）に開示されている。しかし、これは余り効率
的でない誤り訂正符号を用いている。データ＠は８ビツ
トから成るが、これは番ビットから成る２個の記号とみ
なされる０図示した４段システムでは各データ語は各プ
ロセサで処理され、関連メモリ又はサブ計算機の出力端
子で毎回１個の符号ビットとして現わされる。データ語
はライン６１．６４，６６．６８に現われる。
そしてこれらのデータ語は夫々のプロセサ要素１１．１
４，１ケ、１８で処理される。これに対する応答として
プロセサ要素はライン９０．９ｇ。
４，１ケ、１８で処理される。これに対する応答として
プロセサ要素はライン９０．９ｇ。
９４．９６にデータ＠を出力し又はラインフ０゜？ｆｉ
、７４．７６にアドレス語を出力する。各関連メモリ毎
に既知のメモリ操作ユニット（図示せず）ｔ−設けるこ
ともできる。局部メモリｚ８゜８０．８１．８４はアド
レスデコーダ２７ 、 Ｂ ９゜８１、δδを介してア
ドレスされる。各符号発生４！ｌ！１Ｇ、８ｆｌ、２４
．２６で受は取られた各８ビツトデータ飴から４ビット
符号記号が作られる。
、７４．７６にアドレス語を出力する。各関連メモリ毎
に既知のメモリ操作ユニット（図示せず）ｔ−設けるこ
ともできる。局部メモリｚ８゜８０．８１．８４はアド
レスデコーダ２７ 、 Ｂ ９゜８１、δδを介してア
ドレスされる。各符号発生４！ｌ！１Ｇ、８ｆｌ、２４
．２６で受は取られた各８ビツトデータ飴から４ビット
符号記号が作られる。
１個のデータ語から作られた３個の符号記号が一緒にな
って一つの符号語を形成する。読み出され次符号記号は
読み出しアンプ８６．８８．４０゜４８で再生される。
って一つの符号語を形成する。読み出され次符号記号は
読み出しアンプ８６．８８．４０゜４８で再生される。
この再生は代りにメモリ内に中間記憶させることなく実
現できる。符号記号は全て全てのレジスタ４６．４８．
５０．５１に与えられる。これらのレジスタは再生装置
即ちデコーダ５４，５６，５８．６０に接続し、符号語
からデータ語を再生し、ライン６Ｂ、６４．６６゜６８
に出力する。要素４６．５４．１１．１８及び８６の組
み合せは単一の別個の誤り分離区域内に含まれる。他の
区域についても同様である。３個の異なるｖＡｖ分離区
域内の誤りは独立であるとみなす。多くの場合各ｗＡり
分離区域が例えば別体のプリント回路板及びその上の部
品又は代ＤＫ別体の集積回路をカバーするならば多くの
誤りのカテゴリーにつき、この条件は満足される０図示
した回路は４個の夫々の誤り分離区域を形成する。しか
し、これらの４個の誤り分離区域の動作の同期について
は簡明ならしめるため省略した。プロセサは関連プログ
ラムに従って動作する。関連誤り分離区域内のサブシス
テムの構成は符号発生器（１１０，８４，２６，８８）
を除いて類似ｔ、テイル。
現できる。符号記号は全て全てのレジスタ４６．４８．
５０．５１に与えられる。これらのレジスタは再生装置
即ちデコーダ５４，５６，５８．６０に接続し、符号語
からデータ語を再生し、ライン６Ｂ、６４．６６゜６８
に出力する。要素４６．５４．１１．１８及び８６の組
み合せは単一の別個の誤り分離区域内に含まれる。他の
区域についても同様である。３個の異なるｖＡｖ分離区
域内の誤りは独立であるとみなす。多くの場合各ｗＡり
分離区域が例えば別体のプリント回路板及びその上の部
品又は代ＤＫ別体の集積回路をカバーするならば多くの
誤りのカテゴリーにつき、この条件は満足される０図示
した回路は４個の夫々の誤り分離区域を形成する。しか
し、これらの４個の誤り分離区域の動作の同期について
は簡明ならしめるため省略した。プロセサは関連プログ
ラムに従って動作する。関連誤り分離区域内のサブシス
テムの構成は符号発生器（１１０，８４，２６，８８）
を除いて類似ｔ、テイル。
符号発生器は各々異なるアルゴリズムを実行し、８ビツ
トデータ語から４個の夫々の符号記号を形成する＃また
、データ再生装置５４，５６，６８゜６０の制御４計算
横システムの制御モードに依存して異なる仁とがある。
トデータ語から４個の夫々の符号記号を形成する＃また
、データ再生装置５４，５６，６８゜６０の制御４計算
横システムの制御モードに依存して異なる仁とがある。
−送装置との可能なインターフェースについての説明は
前記欧州国特許願第００８１１８８号（特開昭６６−９
テ１６８号）を参照されたい。′ データ再生装置は第６図につき述べた原１１４に従って
構成することができる。消失モード時では選択可能な誤
り分離区域（ＦＩム）の全ての装置を無視できる。任意
の２個の位置にあるビット誤り又は１個の記号誤りを訂
正できる正規モードはメモリ内で起こる誤りの訂正に非
常に良く適していることが判明している。これらのｌＩ
ｖは通常相互に独立で％またしばしば「ンフトエラー」
と呼ばれる。全部の記号１に偏頼できないようにする記
号誤りは通常故障したプロセサによりひき起仁される。
前記欧州国特許願第００８１１８８号（特開昭６６−９
テ１６８号）を参照されたい。′ データ再生装置は第６図につき述べた原１１４に従って
構成することができる。消失モード時では選択可能な誤
り分離区域（ＦＩム）の全ての装置を無視できる。任意
の２個の位置にあるビット誤り又は１個の記号誤りを訂
正できる正規モードはメモリ内で起こる誤りの訂正に非
常に良く適していることが判明している。これらのｌＩ
ｖは通常相互に独立で％またしばしば「ンフトエラー」
と呼ばれる。全部の記号１に偏頼できないようにする記
号誤りは通常故障したプロセサによりひき起仁される。
このような記号誤り扛通常永久的であることが判明して
いる。しかし、この計算機システムではこれらを直ちに
修繕する必要はない、蓋し、デコーダは消失モードに切
り替えることができるからである。しかし、この方針は
１個の記号誤り（１つの記号内に扛２ビット以上ある）
と別の１ビット誤りが同時に起こるかもしれないという
新しい危険を伴なう。これは正規モード（ＲＭ）で動作
している時訂正することかで１！ない。それ故、できる
だけ早く正規モードから消失モードへ切り替えることが
型費である。この切り替えは下記の条件の下でなされる
。
いる。しかし、この計算機システムではこれらを直ちに
修繕する必要はない、蓋し、デコーダは消失モードに切
り替えることができるからである。しかし、この方針は
１個の記号誤り（１つの記号内に扛２ビット以上ある）
と別の１ビット誤りが同時に起こるかもしれないという
新しい危険を伴なう。これは正規モード（ＲＭ）で動作
している時訂正することかで１！ない。それ故、できる
だけ早く正規モードから消失モードへ切り替えることが
型費である。この切り替えは下記の条件の下でなされる
。
ａ）装置は以前正規モードにあった
（ ＭｏＭＩＭ、Ｍ、 ＝ ＯＯＯＯ）。
ｂ）ビット重みが少なくとも「２」である１個の記号誤
りが生じた。
りが生じた。
符号記号Ｑ８の場合条件ｂ）は次式が成立する時満足さ
れる。
れる。
Ｓ８一旦→ｐ８−１
ｓｌ ｌ （ａ’、 ａ”、 ａ”、 ａ” ｊ ；
ｑ１１０Ｂ１〆０→ｉ）］ 冨Ｏ ＲＭ−１゜ （第１と第８の条件は１記号誤りｔ作る；第２の条件の
反対は１ビット誤りを作る）。それ故条件扛下記の通り
である。
ｑ１１０Ｂ１〆０→ｉ）］ 冨Ｏ ＲＭ−１゜ （第１と第８の条件は１記号誤りｔ作る；第２の条件の
反対は１ビット誤りを作る）。それ故条件扛下記の通り
である。
ＲＭ、り８．１）］、ｑ１８ ＝ １゜他の符号語につ
いての条件は下記の通りである。
いての条件は下記の通りである。
ｃ２：ＲＭ、ｐ！！、ｐｌ、ｑ１２ ＝ １０］：ＲＭ
、ｐｌ、ｐ２．ｑｇｌ −１ｏｏ：ＲＭ、ｐＯ，Ｒ２，
ｑ２０ ＝ １え、これが関連デコーダ（５４，６６、
ｔｉ８゜央制御装置４４に送られる。最后にと＼には中
央制御装置からの誤りレジスタに対する関連リセットラ
インが示されている。これらの制御ラインの多重性灯示
されていない、また、第１４図のＩ＆誤り分離区域は夫
々４ビツトのモードレジス）１４０゜１４ｇ、１４４，
１４６を具える。これらのモードレジスタは関連デコー
ダ（５４，５６，５８゜６０）からの出方信号で制御さ
れる。各モードレジスタの内容が関連デコーダの動作モ
ードを制御する。また、誤りレジスタの設定は関連モー
ドレジスタの内容によっても協働制御される。この関係
は付加的矢印により示されている（斯くして第２８図の
回路の部分は第１１４図の畝りレジスタ内に位置するこ
とになる）、最后に、各モードレジスタは中央制御装置
４４から制御信号を受は取る。
、ｐｌ、ｐ２．ｑｇｌ −１ｏｏ：ＲＭ、ｐＯ，Ｒ２，
ｑ２０ ＝ １え、これが関連デコーダ（５４，６６、
ｔｉ８゜央制御装置４４に送られる。最后にと＼には中
央制御装置からの誤りレジスタに対する関連リセットラ
インが示されている。これらの制御ラインの多重性灯示
されていない、また、第１４図のＩ＆誤り分離区域は夫
々４ビツトのモードレジス）１４０゜１４ｇ、１４４，
１４６を具える。これらのモードレジスタは関連デコー
ダ（５４，５６，５８゜６０）からの出方信号で制御さ
れる。各モードレジスタの内容が関連デコーダの動作モ
ードを制御する。また、誤りレジスタの設定は関連モー
ドレジスタの内容によっても協働制御される。この関係
は付加的矢印により示されている（斯くして第２８図の
回路の部分は第１１４図の畝りレジスタ内に位置するこ
とになる）、最后に、各モードレジスタは中央制御装置
４４から制御信号を受は取る。
これらの制御ラインの構成については後述する。
ｗＡシのない状態でに、全ての分離区斌円で同一プログ
ラムが実行される。これは正規モードでも成立する。し
がし、成る誤り分離区域で組織的乱れが生ずると、これ
から生ずる多くはビット重み８を有する記号１ｌＩＶが
他の分離区域で検出され、これらの分離区域が消失モー
ドに切り替えられ、故障している分離区域線も早や考慮
に入れられなくなる。故障している分離区域自体では信
号を絶対に正しくする必要はない。（例えばモードレジ
スタの故障により）完全に異なる制御が行なわれる可能
性がある。しかし、装置は８個の他のＷＡ９分離区域の
お蔭で全体として正しく動作し続ける。
ラムが実行される。これは正規モードでも成立する。し
がし、成る誤り分離区域で組織的乱れが生ずると、これ
から生ずる多くはビット重み８を有する記号１ｌＩＶが
他の分離区域で検出され、これらの分離区域が消失モー
ドに切り替えられ、故障している分離区域線も早や考慮
に入れられなくなる。故障している分離区域自体では信
号を絶対に正しくする必要はない。（例えばモードレジ
スタの故障により）完全に異なる制御が行なわれる可能
性がある。しかし、装置は８個の他のＷＡ９分離区域の
お蔭で全体として正しく動作し続ける。
第１Ｉｓ図蝶番ビットモードレジスタと関連制御回路を
示す。状況信号は４個のムＮＤゲー） １５０・・・１
６６により関連モードビットにつき作られる。
示す。状況信号は４個のムＮＤゲー） １５０・・・１
６６により関連モードビットにつき作られる。
これらの状況信号はＯＲゲート３６８・・・２６４會介
して１個のデータフリップフロップｇ６６・・−・・８
１Ｂにより形成されるレジスタ本体に送られる。
して１個のデータフリップフロップｇ６６・・−・・８
１Ｂにより形成されるレジスタ本体に送られる。
これらのデータフ・リップフロップのクロック制御につ
いては別に図示していない、出力データはＮＯＲグー）
２７４内で組み合わされ、その出方信号（ＲＭ）が正規
モードを示す。回路は更に付加的制御入力端子２７６と
４ビツトデータ入力端子２７８とを具える。１個のムＮ
Ｄゲートｎｓ。
いては別に図示していない、出力データはＮＯＲグー）
２７４内で組み合わされ、その出方信号（ＲＭ）が正規
モードを示す。回路は更に付加的制御入力端子２７６と
４ビツトデータ入力端子２７８とを具える。１個のムＮ
Ｄゲートｎｓ。
〜２８６を用いて例えば第８４図の制御装置のその時の
ソフトウェアの制御の下にランダムな外部情報を入力で
きる。例えば検出された娯りの長期更新の影響の下にゲ
ーティングモードをイニシエイトできる。
ソフトウェアの制御の下にランダムな外部情報を入力で
きる。例えば検出された娯りの長期更新の影響の下にゲ
ーティングモードをイニシエイトできる。
モードレジスタビットについての状況信号も第１８図〜
第１Ｂ図で形成された関数８１ＣＬｉｊから導びかれる
。例えばフリップフロップｍ６６について飲えば ＲＭ、ｐδ・ｐｌ−８ｌ：Ｌｌｇ−ＲＭ、ｐｌ、ｐｌ（
ｐ１ｇ十ＥＭａ＋ＭＯ８ｊｌｏ）−皿、ｐδ、ｐｌ、ｑ
ｌδ、ＲＭ８．ＭＯ８ｇＯ−Ｒ１［、ｐｌ、ｐｌ、ｑ１
８（例えばＲＭ＝１１１８及びＭＯ８Ｉ＋０．ｉ＞１零
に等シイ）。
第１Ｂ図で形成された関数８１ＣＬｉｊから導びかれる
。例えばフリップフロップｍ６６について飲えば ＲＭ、ｐδ・ｐｌ−８ｌ：Ｌｌｇ−ＲＭ、ｐｌ、ｐｌ（
ｐ１ｇ十ＥＭａ＋ＭＯ８ｊｌｏ）−皿、ｐδ、ｐｌ、ｑ
ｌδ、ＲＭ８．ＭＯ８ｇＯ−Ｒ１［、ｐｌ、ｐｌ、ｑ１
８（例えばＲＭ＝１１１８及びＭＯ８Ｉ＋０．ｉ＞１零
に等シイ）。
この時制御入力端子２８８上の「１」信号はイネーブル
信号として鋤ら〈、この信号は例えば全ての検出信号（
Ｐｉ 、 ５ＫＬｉｊ ）が休止になった時のように所
定のデータ処理相でだけ形成することができる。
信号として鋤ら〈、この信号は例えば全ての検出信号（
Ｐｉ 、 ５ＫＬｉｊ ）が休止になった時のように所
定のデータ処理相でだけ形成することができる。
第ｓ６図はデコーダについての第１の変形例を示す、こ
れは予じめプログラム管組んである読み出し専用メモリ
（Ｒｏｌｌ）を用いる。先ず排他的論理和マトリックス
（８００）で１６ビツト符号。
れは予じめプログラム管組んである読み出し専用メモリ
（Ｒｏｌｌ）を用いる。先ず排他的論理和マトリックス
（８００）で１６ビツト符号。
曙から８ビツトシンドロームを形成する。このシンドロ
ームｔ−ｘＩＩｖについての完全な情報を含む。
ームｔ−ｘＩＩｖについての完全な情報を含む。
それ故読み出し専用メモリ８（ＩＫより８ビツト訂正語
を形成できる。この訂正語はビット流にｎｏａ ｍで加
算されて２個のデータ記号を作り（８０４）、乱されて
いないデータ語を再構成する。
を形成できる。この訂正語はビット流にｎｏａ ｍで加
算されて２個のデータ記号を作り（８０４）、乱されて
いないデータ語を再構成する。
また１１４９レジスタ８０６に加えるべき４個の信号ビ
ットも同時に形成する。装置Ｆｉ異なるモードで動作で
きるから読み出し専用メモリはモードレジスタ８０８か
ら４ビツトを受は取ることもしなければならない、蓋し
、シンドロームの翻訳はモードにより協働決定されるか
らである。それ故読み出し専用メモリは１ｇビットのｇ
ｌ ８語の容量を持つ必要がめる。第ｇ６図はまたパ
リティ検査行列の二進形態のものも示している。これは
８８個の８人力排他的論理和ゲートにより具体化できる
。
ットも同時に形成する。装置Ｆｉ異なるモードで動作で
きるから読み出し専用メモリはモードレジスタ８０８か
ら４ビツトを受は取ることもしなければならない、蓋し
、シンドロームの翻訳はモードにより協働決定されるか
らである。それ故読み出し専用メモリは１ｇビットのｇ
ｌ ８語の容量を持つ必要がめる。第ｇ６図はまたパ
リティ検査行列の二進形態のものも示している。これは
８８個の８人力排他的論理和ゲートにより具体化できる
。
これらのゲートが樹状構成されている時はこの行列の具
体化により唯８個のゲート遅延時間の遅延が入ってくる
だけである。モードレジスタと誤りレジスタの相互作用
は第１１８図と同じ態様で行なわれるが別に図示しては
いない。モードレジスタ８０８の他の制御も別に図示し
てはいない。
体化により唯８個のゲート遅延時間の遅延が入ってくる
だけである。モードレジスタと誤りレジスタの相互作用
は第１１８図と同じ態様で行なわれるが別に図示しては
いない。モードレジスタ８０８の他の制御も別に図示し
てはいない。
代りに他の読み出し専用メモリを用いてパリティ検査行
列を作ることも可能である。この目的で、パリティ検査
行列の不一致部（第２６図の上衣側）だけを用いる。
列を作ることも可能である。この目的で、パリティ検査
行列の不一致部（第２６図の上衣側）だけを用いる。
この結果管Ｃ，，Ｃ，（排他的論理和）に加え、２個の
記号結果Ｓを作る。後′１ｌｉｘ正確に第３６図に示す
ように用いられる。符号社また一層長いデータ語として
用いることもできる。例えば％ １６ビツトデータ語は
直接４ビツトから成る４ＩＩの記号に分割することもで
きる。そしてこれらの記号は何時も対會なして処理され
ゐ。明らかに、装置をいくつかの誤り分離区域に分割す
るのにも多様な変形例がある。ｔた上述した方法は高々
４ビツトから成る記号に限定されるものではない。
記号結果Ｓを作る。後′１ｌｉｘ正確に第３６図に示す
ように用いられる。符号社また一層長いデータ語として
用いることもできる。例えば％ １６ビツトデータ語は
直接４ビツトから成る４ＩＩの記号に分割することもで
きる。そしてこれらの記号は何時も対會なして処理され
ゐ。明らかに、装置をいくつかの誤り分離区域に分割す
るのにも多様な変形例がある。ｔた上述した方法は高々
４ビツトから成る記号に限定されるものではない。
第１図はガロ７体ＧＦ （ｇ” ）の１６個の元を示し
た説明図、 第８図は一例の符号の生成行列とパリティ検査行列とを
示す説明図、 第８図は第Ｓ図に関連した符号と同一の特性【有する他
の符号を形成する方法を示す説明図、第１図は符号記号
からの全ての選択に基づくデータ記号の形成を示す説明
図、 第５図は行列（Ｈ）に基づいて拡大されたパリティ検査
行列（Ｑ）ｔ−形成する方法【示す説明図、第６図はデ
コーダの一例のブロック図、第７ａ、Ｗｂ図はシンドロ
ーム記号と符号記号の２個の付加的な補助関数とを形成
する行列な示す説明図、 第８図は付加的関数を用いて１８４図のデータ記号を形
成する方法を示Ｔ説明図、 第９図は各シンドローム記号に対する関連記号クラスを
検出する検出器の説明図、 ＃ＩｌＯ図はモードレジスタの内容を種々の動作モード
に変換する方法を示す説明図、 ９１１図はシンドローム記号クラス【使用される動作モ
ードに変換する方法を示Ｔ説明図１第１１図はデータ語
の再生された形から関連選択を行なえるようにするため
に満足すべき条件を示す説明図１ 第１８図はデータ記号の一形態であるｙｓｓを選択する
回路のプレツタ図、 第１４図はｙｌｌを選択する回路のプレツタ図、第１６
図はｙ８Ｇの場合のブロック図、第１６図はｙｌｌの場
合のブロック図、第１フ図はｙｓＯの場合のブロック図
、第１８図はｙｌＯの場合のブロック図、第１９図はモ
ードレジスタの内容からいくつかの制御信号を導き出す
回路のブロック図、第Ｂｏａ、ｓｏｂ、１００，１Ｏｄ
ｌ！！：Ｉは誤りレジスタの夫々のビット位置【設定Ｔ
るための条件を示す説明図、 第１１１ＳＬ、２１ｂ、１１０．２１（１，１１６゜１
１ｆ図はデータ曲の夫々の形態に対する選択信号を導き
出Ｔ式の説明図、 第Ｂ Ｒａ、 ｌ ｍ ｂ、 ｌ ２ ｃ、禽ｇａ図は
誤りレジスタを設定する条件の簡単化された式を示す説
明図１ 第２８図は論理回路としての誤りレジスタの制御装置の
ブロック図、 第２４図は本発明【入れであるマルチプル七す計算機シ
ステムのブロック図− 第ｓ５図は論理回路としてのモードレジスタの制御装置
のブロック図、 第ｓ６図はデコーダのもう一つの例のブロック図である
。 １ｍ１．１４．１６．１８・・・プロセサ要素２０、２
ｇ、 １４． ｊｌｇ −・・符号発生器２７、１！１
９．８１．８８・・・アドレスデコーダｆｆ１８．８（
１，８１，８４・・・局部メモリ８６、８８ 、４０．
４ｊｌ・・・読み出しアンプ４４・・・中央制御装置 ４６、４８．５０． ！！１・・・レジスタ５４、５６
．５８．６０・・・デコーダａｍ、 ６４． ６６、
６８…ラインマ０＃ マｉｔ、 ７４． 〕６・・・
アドレスライン９０、９１．９４．９６・・・データラ
イン１０Ｇ・・・入力端子 １０ｇ・・・シンドロームフォーマ− １０４・・・データ再構成装置 １０６・・・信号装置 １１Ｇ・・・制御兼信号レジスタ １１ｊｌ 〜ＩＢＭ−・・ＡＮＤゲート１１４・・・イ
ンターフエースエエット１１６・・・出力端子′ １４０〜１４６・・・モードレジスタ １４８〜１５４・・・誤りレジスタ ｔｔｏｏ −５ｓｓ−・・ムＮＤゲートｊｌ１４〜２８
０・・・ＯＲゲート 虐ｓ１・−・ＮＯＲゲート ｌａ４〜ｊ１４０・・−７リツプフｐツブｊ４１− ”
！１４Ｂ・・・ＯＲゲート１６０〜ｊ１５６・・・ムＮ
Ｄゲート ３６８〜２６４−・ＯＲゲート ２６６〜ｓ’ｒｓ−ｊ・７リツプフ四ツブ２７４・・・
ＮＯＲゲート ２７６・・・制御入力端子 ２７８・・・４ビツトデータ入力端子 ２８０〜１８６・・・ムＮＤゲート ８００・・・排他的論理和マトリックス８０２・・・読
み出し専用メモリ ８０４・・・加算回路 ８０６・・・誤りレジスタ ８０８・・・モードレジスタ Ｑ ００００ ａ３１０００ ｏ’ １０１１
ａ” １１１０ｏ＠０００１ ａ’ ００１
１ ａ・ ０１０１ が１ １１１１ｏ’
００１０ ａ’ ０１１０ ａ” １０１
０ が３１１０１ａ” ０１００ ａ’
＋＋００ ａ■ ０１＋１ ａ”１００１ｏ’
５ＯＯＯＩ ＦＩＧ、Ｉ ＦＩＧ、２ ＦＩＧ、４ ＦＩＧ、７ ・・・−嵌ト［′−曾］［叶−臣・。１．。・。、１−
［Ｃ？］ＦＩＧ、８ ＦＩＧ、９ ＦＩＧ、１０ ＦＩＧ、１１ ｙ３２ Ｒ’ ｆＰｇｐ＋ °Ｐｏ、Ｐ＋ ｉＰｏ Ｐ
＋ 帝Ｑｏ＋ｑ＋ｏｌ”ＥＭｏ、ｌＱｓ＋◆ｐ＠ ｌ令
ＥＭ１ （ＱＩＯ”Ｐ＋１４０Ｓ３２ ＝Ｉ ◆”（ｐ
ｏ”ｌ’＋ ”ＱｏｒＱｏ ｌ・ＥＭｏ（％ｎ◆ｐ０１
＊ＥＭ、、（ｑ、。”ｐ、 ｌ＋Ｉ４０ｓ、：＋ ＝＞
ｌＲＭ＋ＥＭ、＊ＥＭ、６Ｍ０５．．ＩＩＥＭ、ＩＱ、
、φＰ＋ −ＲＭｐ＠ −ＭＯ５３２１・（ＥＭ＋”Ｑ
＋ｎ◆ｐ０◆ｌ１Ｍｐ、横Ｏ５−セ＋ １２９
１Ｖ３１１ ＲＭ、Ｑ２１１ Ｍ２°ＥＭｏ、Ｑｏｚ
”ＥＭｚｑ２ｏ”ＭＯ５ｘ＋ ＝１ ＝４＞（ＲＭ◆開
。◆ＥＸ、４ＮＯ近）（ｑ、β１φＭＯ５，ｌｌｑ、。 ◆開。◆ＭＯ５，，１，１＋３０１Ｖｘｏ’ＲＭ、 Ｑ
ｚ＋ｌｌｕ”ＥＭ＋ ｑ＋ｚ ＋ＥＮ、、ｑ、、横ｏｓ
３．＝ １ ”＞（ＲＭ◆Ｅ１４，４ＥＭ、争ＭＯ５ｚ
ｏ’Ｑ＋ｚ争ＥＭ２１１Ｍ［ＩＳ３＠ｌｔｑハ◆ＥＸ、
◆Ｈ凹−：１ １３１１ｙ２＋：Ｒ１’ｌｑ３
＠ｑｏｘ°ＥＭｏｑｏ３”ＥＭ３−４３ｇ″ＮＤＳ２＋
＝＋ φ（Ｒ間φＥＸ。◆ＥＭ３◆ＭＯ５，，ｌｌｑ
、ｙＥＭ、◆ＭＯ５，，１，ｌｑ３゜◆ＥＸ、”ＭＯＳ
、、ｌ ＝＋ （３２１Ｙｚｏ：ＲＭ、ｑｇ、ｑ
３１＊ＥＭ、 ｑｏ◆ε町Ｑ）ｌ◆ＭＱＳ２＠：＋
−４＞（四φＥＸ、 争ＥＸ、φＭＯ５，。ｌｌｑ、３
−ＥＸ３◆１４０５□−（ｑ３．◆ＥＸ、 中ＭＯ５，
。）：嘗 Ｃ３３）ｙ、、ｌＲＭ、ｌρ２争ｐ、Φ
Ｑ２３φｑ３２１１１ＥＭ、、（Ｑゴρ２）◆ＥＸ、、
（ｑコ、φｐ、ｌ争ＭＯ５，，鵞 φＩＲＭ−ＥＭ２
◆ＥＭ３ ◆ＨＯ５１ｇ１．ｌＥＭ２ ＊ｑ）２φｐ３
＋ＲＭ、ｐ２６Ｍ０５１＠１． １
３４１・（Ｅ町◆も’ｐ２＊ＲＭ、ｐ３◆ＭＯｓ、。）
＝１ＦＩＧ、１２ ＦＩＧ、１３ ＦＩＧ、１４ ＦＩＧ、１５ ＦＩＧ、２０ ＦＩＧ、２２ −−− ｚｙｌ Ｉｒｈａ 、−、叡Ａｈｅ
１１ＳＥＬｇ＋ ５ＥＬ１ｏ ＝（ＥＭｔ ”ＱＯ
ｌ”ＰＯ”ＲＫＰｌ ”ＭＯ５３２） 。 （ＥＭ。”Ｑ＋。”Ｐ＋・ＲＭＪ）０・ＭＯ５３２）
−−ＲＭ、％、ＳＥＬ、、、ＳＥＬ、。＝’Ｍ、Ｑｏ
＋Ｑ＋。◆ＲＭ斤ｐ。 ＲＭ８１ｊｉ ５ＥＬｏ＋ −５ＥＬ＋ｏ −ＲＭ、ｑ
ｏｔＱ＋ｏ”ＲＭｌｔ、Ｐ。 ＥＭＯｌｓｉｌｉ、５ＥＬＯ１，５ＥＬ１ｏ −ＥＭｏ
、ｑｏｔＥＭｔ、ＦＴ、５ＥＬｏ１．ＳＥＬｌｏ−ＥＭ
＋・Ｑ＊ｏ （３９） ａＲＭ、５
ＥＬｏ２．ＳＥＬ２ｇ＝ＲＭ、ｑ、、、ｑＩ。 ＥＭ、ＳＥ喝２．ＳＥＬ２ｇ、ＥＭｏｑｏｘＥＭ２．Ｓ
ａ、２．ＳＥＬ、。１１１１６Ｍ２ｑＩ。
（４０） ｂＳεＬ２１．ＳＥＬ１２＝（ＥＭ２ ＊
ｑ、２＊ＭＯ５３（１）（ＥＭ１＊ｑ２１＋ＭＯ５３ｏ
） φｋｓ、 ５ＥＬ２．、ＳＥＬ、ｚ：ＲＭ、Ｑ
、ｚ、ｑＩ。 ＥＭｌ 、５ａｚ１ 、ＳＥＬｌｒ−ＥＭｓＱ１ｔＥＸ
２．ＳＥＬ、、、ＳＥＬ、、−ＥＭ２．ｑＩ、
（４１） （：ｐａｌ−−−Ｌａｎｅｌ
−−１−１−
た説明図、 第８図は一例の符号の生成行列とパリティ検査行列とを
示す説明図、 第８図は第Ｓ図に関連した符号と同一の特性【有する他
の符号を形成する方法を示す説明図、第１図は符号記号
からの全ての選択に基づくデータ記号の形成を示す説明
図、 第５図は行列（Ｈ）に基づいて拡大されたパリティ検査
行列（Ｑ）ｔ−形成する方法【示す説明図、第６図はデ
コーダの一例のブロック図、第７ａ、Ｗｂ図はシンドロ
ーム記号と符号記号の２個の付加的な補助関数とを形成
する行列な示す説明図、 第８図は付加的関数を用いて１８４図のデータ記号を形
成する方法を示Ｔ説明図、 第９図は各シンドローム記号に対する関連記号クラスを
検出する検出器の説明図、 ＃ＩｌＯ図はモードレジスタの内容を種々の動作モード
に変換する方法を示す説明図、 ９１１図はシンドローム記号クラス【使用される動作モ
ードに変換する方法を示Ｔ説明図１第１１図はデータ語
の再生された形から関連選択を行なえるようにするため
に満足すべき条件を示す説明図１ 第１８図はデータ記号の一形態であるｙｓｓを選択する
回路のプレツタ図、 第１４図はｙｌｌを選択する回路のプレツタ図、第１６
図はｙ８Ｇの場合のブロック図、第１６図はｙｌｌの場
合のブロック図、第１フ図はｙｓＯの場合のブロック図
、第１８図はｙｌＯの場合のブロック図、第１９図はモ
ードレジスタの内容からいくつかの制御信号を導き出す
回路のブロック図、第Ｂｏａ、ｓｏｂ、１００，１Ｏｄ
ｌ！！：Ｉは誤りレジスタの夫々のビット位置【設定Ｔ
るための条件を示す説明図、 第１１１ＳＬ、２１ｂ、１１０．２１（１，１１６゜１
１ｆ図はデータ曲の夫々の形態に対する選択信号を導き
出Ｔ式の説明図、 第Ｂ Ｒａ、 ｌ ｍ ｂ、 ｌ ２ ｃ、禽ｇａ図は
誤りレジスタを設定する条件の簡単化された式を示す説
明図１ 第２８図は論理回路としての誤りレジスタの制御装置の
ブロック図、 第２４図は本発明【入れであるマルチプル七す計算機シ
ステムのブロック図− 第ｓ５図は論理回路としてのモードレジスタの制御装置
のブロック図、 第ｓ６図はデコーダのもう一つの例のブロック図である
。 １ｍ１．１４．１６．１８・・・プロセサ要素２０、２
ｇ、 １４． ｊｌｇ −・・符号発生器２７、１！１
９．８１．８８・・・アドレスデコーダｆｆ１８．８（
１，８１，８４・・・局部メモリ８６、８８ 、４０．
４ｊｌ・・・読み出しアンプ４４・・・中央制御装置 ４６、４８．５０． ！！１・・・レジスタ５４、５６
．５８．６０・・・デコーダａｍ、 ６４． ６６、
６８…ラインマ０＃ マｉｔ、 ７４． 〕６・・・
アドレスライン９０、９１．９４．９６・・・データラ
イン１０Ｇ・・・入力端子 １０ｇ・・・シンドロームフォーマ− １０４・・・データ再構成装置 １０６・・・信号装置 １１Ｇ・・・制御兼信号レジスタ １１ｊｌ 〜ＩＢＭ−・・ＡＮＤゲート１１４・・・イ
ンターフエースエエット１１６・・・出力端子′ １４０〜１４６・・・モードレジスタ １４８〜１５４・・・誤りレジスタ ｔｔｏｏ −５ｓｓ−・・ムＮＤゲートｊｌ１４〜２８
０・・・ＯＲゲート 虐ｓ１・−・ＮＯＲゲート ｌａ４〜ｊ１４０・・−７リツプフｐツブｊ４１− ”
！１４Ｂ・・・ＯＲゲート１６０〜ｊ１５６・・・ムＮ
Ｄゲート ３６８〜２６４−・ＯＲゲート ２６６〜ｓ’ｒｓ−ｊ・７リツプフ四ツブ２７４・・・
ＮＯＲゲート ２７６・・・制御入力端子 ２７８・・・４ビツトデータ入力端子 ２８０〜１８６・・・ムＮＤゲート ８００・・・排他的論理和マトリックス８０２・・・読
み出し専用メモリ ８０４・・・加算回路 ８０６・・・誤りレジスタ ８０８・・・モードレジスタ Ｑ ００００ ａ３１０００ ｏ’ １０１１
ａ” １１１０ｏ＠０００１ ａ’ ００１
１ ａ・ ０１０１ が１ １１１１ｏ’
００１０ ａ’ ０１１０ ａ” １０１
０ が３１１０１ａ” ０１００ ａ’
＋＋００ ａ■ ０１＋１ ａ”１００１ｏ’
５ＯＯＯＩ ＦＩＧ、Ｉ ＦＩＧ、２ ＦＩＧ、４ ＦＩＧ、７ ・・・−嵌ト［′−曾］［叶−臣・。１．。・。、１−
［Ｃ？］ＦＩＧ、８ ＦＩＧ、９ ＦＩＧ、１０ ＦＩＧ、１１ ｙ３２ Ｒ’ ｆＰｇｐ＋ °Ｐｏ、Ｐ＋ ｉＰｏ Ｐ
＋ 帝Ｑｏ＋ｑ＋ｏｌ”ＥＭｏ、ｌＱｓ＋◆ｐ＠ ｌ令
ＥＭ１ （ＱＩＯ”Ｐ＋１４０Ｓ３２ ＝Ｉ ◆”（ｐ
ｏ”ｌ’＋ ”ＱｏｒＱｏ ｌ・ＥＭｏ（％ｎ◆ｐ０１
＊ＥＭ、、（ｑ、。”ｐ、 ｌ＋Ｉ４０ｓ、：＋ ＝＞
ｌＲＭ＋ＥＭ、＊ＥＭ、６Ｍ０５．．ＩＩＥＭ、ＩＱ、
、φＰ＋ −ＲＭｐ＠ −ＭＯ５３２１・（ＥＭ＋”Ｑ
＋ｎ◆ｐ０◆ｌ１Ｍｐ、横Ｏ５−セ＋ １２９
１Ｖ３１１ ＲＭ、Ｑ２１１ Ｍ２°ＥＭｏ、Ｑｏｚ
”ＥＭｚｑ２ｏ”ＭＯ５ｘ＋ ＝１ ＝４＞（ＲＭ◆開
。◆ＥＸ、４ＮＯ近）（ｑ、β１φＭＯ５，ｌｌｑ、。 ◆開。◆ＭＯ５，，１，１＋３０１Ｖｘｏ’ＲＭ、 Ｑ
ｚ＋ｌｌｕ”ＥＭ＋ ｑ＋ｚ ＋ＥＮ、、ｑ、、横ｏｓ
３．＝ １ ”＞（ＲＭ◆Ｅ１４，４ＥＭ、争ＭＯ５ｚ
ｏ’Ｑ＋ｚ争ＥＭ２１１Ｍ［ＩＳ３＠ｌｔｑハ◆ＥＸ、
◆Ｈ凹−：１ １３１１ｙ２＋：Ｒ１’ｌｑ３
＠ｑｏｘ°ＥＭｏｑｏ３”ＥＭ３−４３ｇ″ＮＤＳ２＋
＝＋ φ（Ｒ間φＥＸ。◆ＥＭ３◆ＭＯ５，，ｌｌｑ
、ｙＥＭ、◆ＭＯ５，，１，ｌｑ３゜◆ＥＸ、”ＭＯＳ
、、ｌ ＝＋ （３２１Ｙｚｏ：ＲＭ、ｑｇ、ｑ
３１＊ＥＭ、 ｑｏ◆ε町Ｑ）ｌ◆ＭＱＳ２＠：＋
−４＞（四φＥＸ、 争ＥＸ、φＭＯ５，。ｌｌｑ、３
−ＥＸ３◆１４０５□−（ｑ３．◆ＥＸ、 中ＭＯ５，
。）：嘗 Ｃ３３）ｙ、、ｌＲＭ、ｌρ２争ｐ、Φ
Ｑ２３φｑ３２１１１ＥＭ、、（Ｑゴρ２）◆ＥＸ、、
（ｑコ、φｐ、ｌ争ＭＯ５，，鵞 φＩＲＭ−ＥＭ２
◆ＥＭ３ ◆ＨＯ５１ｇ１．ｌＥＭ２ ＊ｑ）２φｐ３
＋ＲＭ、ｐ２６Ｍ０５１＠１． １
３４１・（Ｅ町◆も’ｐ２＊ＲＭ、ｐ３◆ＭＯｓ、。）
＝１ＦＩＧ、１２ ＦＩＧ、１３ ＦＩＧ、１４ ＦＩＧ、１５ ＦＩＧ、２０ ＦＩＧ、２２ −−− ｚｙｌ Ｉｒｈａ 、−、叡Ａｈｅ
１１ＳＥＬｇ＋ ５ＥＬ１ｏ ＝（ＥＭｔ ”ＱＯ
ｌ”ＰＯ”ＲＫＰｌ ”ＭＯ５３２） 。 （ＥＭ。”Ｑ＋。”Ｐ＋・ＲＭＪ）０・ＭＯ５３２）
−−ＲＭ、％、ＳＥＬ、、、ＳＥＬ、。＝’Ｍ、Ｑｏ
＋Ｑ＋。◆ＲＭ斤ｐ。 ＲＭ８１ｊｉ ５ＥＬｏ＋ −５ＥＬ＋ｏ −ＲＭ、ｑ
ｏｔＱ＋ｏ”ＲＭｌｔ、Ｐ。 ＥＭＯｌｓｉｌｉ、５ＥＬＯ１，５ＥＬ１ｏ −ＥＭｏ
、ｑｏｔＥＭｔ、ＦＴ、５ＥＬｏ１．ＳＥＬｌｏ−ＥＭ
＋・Ｑ＊ｏ （３９） ａＲＭ、５
ＥＬｏ２．ＳＥＬ２ｇ＝ＲＭ、ｑ、、、ｑＩ。 ＥＭ、ＳＥ喝２．ＳＥＬ２ｇ、ＥＭｏｑｏｘＥＭ２．Ｓ
ａ、２．ＳＥＬ、。１１１１６Ｍ２ｑＩ。
（４０） ｂＳεＬ２１．ＳＥＬ１２＝（ＥＭ２ ＊
ｑ、２＊ＭＯ５３（１）（ＥＭ１＊ｑ２１＋ＭＯ５３ｏ
） φｋｓ、 ５ＥＬ２．、ＳＥＬ、ｚ：ＲＭ、Ｑ
、ｚ、ｑＩ。 ＥＭｌ 、５ａｚ１ 、ＳＥＬｌｒ−ＥＭｓＱ１ｔＥＸ
２．ＳＥＬ、、、ＳＥＬ、、−ＥＭ２．ｑＩ、
（４１） （：ｐａｌ−−−Ｌａｎｅｌ
−−１−１−
Claims (1)
- 【特許請求の範囲】 Ｌ Ｋ＝ｌｐ −Ｍ≧８個のデータ記号から成るデー
タｌｌ１ｉｒｔ、関連データ語から誤り訂正符号により
形成されている符号語により処理するために、上記符号
語がｎ＝５ｐ個の符号記号を含み、全ての記号がｍ＝２
８≧ｉビツトから成り且つガ田ア体ＧＦ （２Ｉｎ）＝
（０，ａ’。 ａｌ、・・・ａｓＪｌｌ−１１の一部を形成し、データ
語に対する第１の入力端子と、データ語に各々がｍビッ
トのｎＸｋ行列要素から成る生成行列（Ｇ）を乗算して
符号語を形成する第１の乗算手段と、符号語を処理して
処理結果を形成する処理手段と、生成行列（Ｇ）に直交
するパリティ検査行列（Ｒ）を用いて上記処理結果に関
連する第２のデータ語を再生して第１の出力端子に出力
する再生手段とを設けたデータ処理装置において、前記
再生手段にａ）処理結果を受は取る第８の入力端子を有
し、これによりパリティ検査行列ｒＲ） ＝ （Ｓ）・
（Ｈ）・（Ｔ） ｆ−乗算して少なくとも（ｎ−ｋ）＝
２ｔ≧３個のシンドローム記号（Ｓｏ、８１゜ｓｇ、５
ａ）ｆニー第８の出力端子に得、ここで（Ｓ）は（ｍｋ
ｘｍｋ）ビットから成る非特異行列であり、行列（Ｈ）
は恒等行列の形態をしたＫＸＫ個の記号の第１の部分行
列と、行列式が１ ： ａｏに尋しくないＫＸ（ｎ−ｋ
）個の記号の第８の部分行列とを具え、ａのべきの形。 で書いた記号の指数間の差の絶対値モジュｐ（３°−１
）が行列（Ｈ）の各夫々の列上及び各夫々の行内で少な
くとも牌に等しく、他方（Ｈ）の各（ｋｘｋ）部分行列
は非特異で、行列（Ｔ）は行列に配置され、各々がｍｘ
ｍビットから成るｎｘｎプｉツク内で（ｎｍｘｎｍ）ピ
ントから成り、プ關ツクの各行と各列が専ら「０」ビッ
トから成る（ｎ−１）ブ四ツクを具え、各ビット行と各
ビット列とが正確に一つのｒｌＪビットを含み、残りは
萼ら゛ｒＯＪビットであるような第２の乗算手段（１０
ｇ）と ｂ） 第８の入力端子と第８の出力端子とを有。 し、第１の状態が全記号に亘る最小ハミング距離が８で
、全ピッ今に亘る最小ハミング距離が６である符号の一
部を形成するものとして符号語を処理する「正規」モー
ド【制御し、ｎ個の夫々の第２の状態が夫々の第８の状
態と専属的に関連している符号記号に対する消失動作を
制御し、全ビットに亘る最小距離が８である符号の符号
＃Ｓを形成するものとして残りの符号記号を処理するモ
ードレジスタ（１１０）と、 ０）処理結果を受は取るための第４の入力端子（１００
）と、シンドローム記号を受は取るための第５の入力端
子とを具え、またに個の符号記号の関連部分セットに基
づいて再生されたデータ語な形成するための第４の出力
端子（ＹＢ２．ＹＢ２．Ｙ２Ｏ，Ｙ２１． Ｙ！１０
． ＹＩＯ）な具えるデータ再生装置（１Ｇ４）と、
ｄ）第２の出力端子に接続されていてシンドローム記号
を受は取る第６の入力端子と、第８の出力端子に接続さ
れていてモードレジスタから状態情報を受は取る第７の
入力端子とを具え、また第８の出力端子に接続されてい
る第６の出力端子と、シンドローム記号とモードレジス
タの状態とに基づいて誤りのない符号記号であることを
表示する選択信号な供給し且つモードレジスタに対して
セット信号を供給する第７の出力端子とを具える選択装
置（１０６）と、 ｅ）入力端子が第４の出力端子に接続され、訂正された
データ語を選択する第７の出力端子を具えるゲーティン
グ装置（１１１〜１２２）とを設けたことを特徴とする
データ処理装置。 ｌ ｋ＝１ｐ −２≧３個のデータ記号から成るデー
タ語を、関連データ語から誤り訂正符号により形成され
ている符号語により処理するために、上記符号語がｎ
＝ ｓｐ個の符号記号【含み、全ての記号がｍ＝＝２Ｂ
≧４ビットがら成り且ツカ０７体ＧＦ （２ｍ）＝（Ｏ
、ａ’ 。 ａｌ ・・・ａｌｍ−１）の一部を形成し、データ語
に対する第１の入力端子と、データ語に各々がｍビット
のｎＸｋ行列要素から成る生成行列（Ｇ）を乗算して符
号語を形成する第１の乗算手段と、符号語を処理して処
理結果を形成する処理手段と、生成行列（Ｇ）に直交す
るパリティ検査行列（Ｒ）ｉｉ−用いて上記処理結果に
関連する第３のデータ語を再生して第１の出力端子に出
力する再生手段とを設けたデータ処理装置において、前
記再生手段に、ａ）処理結果を受は取る第２の入力端子
を有し、これにパリティ検査行列（Ｒ）＝（Ｓ）・（Ｈ
）・（Ｔ）を乗算して少なくとも（ｎ−ｋ）゛事ｉｔ≧
２個のシンドリーム記４＃ｆ：第２の出力端子に得、こ
こで（Ｓ）は（ｍｋＸｍｋ）ビットから成る非特異行列
であり、行列（）Ｉ）は恒等行列の形態をしたｋＸｋ個
の記号の第１の部分行列と、行列式が１＝＝ａ に等
しくないｋＸ（ｎ−ｋ）個の記号の第８の部分行列とを
具え、ａのべきの形で書いた記号の指数間の差の絶対値
モジュａ（２ｒｎ、１）が行列〔■〕の各夫々の列上及
び各夫々の行内で少なくともｍに等しく、他方（Ｈ）の
各（ｋｘｋ”）部分行列は非特異で、行列（Ｔ）は行列
に配置され、各々がｍｘｍビットから成るｎｘｎプｐツ
ク内で（ｎｍｘｎｍ）ビットから成り、ブロックの各行
と各列か専ら「０」ビットから成る（ｎ−１）ブロック
【具え、各ビット行と各ビット列とか正確に一つの「１
」ビットを含み、残りは専ら「０」ビットであるような
第８の乗算手段（ａＯＯ）と ｂ）第８の入力端子と第８の出力端子と【有し、第１の
状態が全記号に亘る最小ハミング距離が８で、全ビット
に亘る最小ハミング距離が６である符号の一部を形成Ｔ
るものとして符号語を処理Ｔる「正規」モードを制御し
、ｎ個の夫々の第２の状態が夫々の第８の状態と専属的
に関連している符号記号に対する消失動作を制御し、全
ビットに亘る最小距離が８である符号の符号語を形成Ｔ
るものとして残りの符号記号を処理するモードレジスタ
（８０ｇ）と、 ０）第８の出力端子に接続されていてシンドリーム記号
を受は取る第８の入力端子と、第８の出力端子に接続さ
れていてモードレジスタからの状態情報を受は取るため
の第９の入力端子とを具え、またコレクタを供給するた
めの第８の出力端子と、誤り表示信号を供給するための
第υの出力端子とを具え、後者の出力端子がモードレジ
スタの第８の入力端子に接続されている誤り判定手段（
ａｏｇ）と、ｄ） 少なくとも処理結果のデータ記号を
受は取り、それをコレクタにｍｏｄ ２加算し、第１Ｏ
の出力端子に訂正されたデータ＃ｉｆ：供給する第１Ｏ
の入力端子を具える訂正手段（８０４）と 【設けたことを特徴とするデータ処理装置。 ＆ｎ＝４Ｂ、に＝２の場合、行列（Ｈ） ｔｅ ａｌを
原始既約多項式ｘ （ｘ） ＝ｘ’＋ｘ＋ ｌ ｋ−よ
り 。 生成したガロア体ＧＦ （１）の元とした時のと１ａｊ
を原始既約多項式π’ （ｘ） ＝ ｘ’＋ｘ”＋１に
より生成したガロア体Ｇ］ｒ（−）の元とした時の とから選んだことを特徴とする特許請求の範囲第１項又
は第２項記載のデータ処理装置。 ４ モードレジスタがｎビットを含み１その各々が符号
語内で夫々の符号記号に専属的に割り当てられていてそ
れに対する消失モードを制御するように構成したことを
特徴とする特許請求の範囲第１項、第３項又は第８項に
記載のデータ処理装置。 瓢 少なくともｎ個のビット位置な具える誤りレジスタ
（１１０，ａｏｇ）Ｂ設け、この誤りレジスタが第１１
の入力端子を具え、この第１１の入力端子がモードレジ
スタの第８の入力端子に並列に接続されていて、記号内
に訂正可能な誤りを検出した時、誤りレジスタの関連位
置に蓄わえられることになっている記号インディケータ
を受は取り、これらの受は取られた記号インディケータ
が記号流の論理ＯＲ関数（２４２〜ｓ＋８）により連続
的に蓄わえられている記号インディケータと組み合わさ
れ、誤りレジスタが更新兼制御装置に接続されるための
第１１の出力端子と、この制御装置からりセット信号を
受は取るためのリセット入力端子とを具えるように構成
したことを特徴とする特許請求の範囲第１項ないし第壱
項のいずれかに記載のデータ処理装置。 １ モードレジスタが付加的なデータ入力端子（ｉ１７
８ ）と、制御装置から制御Ｓを受は取り、ゲーティン
グモードでデータ処理装置を娯り【訂正されずに残って
いるに符号記号に基づいて（ｎ−ｋ）個の符号記号を選
択的に消失することによりデータ語を再生するように制
御する負荷制御入力端子（ｓ＋ｙａ）と【有するように
構成したことを特徴とする特許請求の範囲第５項記載の
データ処理装置。 Ｉ 正規モードで多重ビット１記号誤りを検出し、これ
に応答してモードレジスタを消失モードに切り替え、次
にこの多重ピッ）１記号誤りが発生したのと同じ記号数
の符号記号を消失させる検出器を設けたこｔを特徴とす
る特許請求の範囲第１項ないし第６項のいずれかに記載
のデータ処理装置。 ＆ 夫々の誤り分離区域内にあって、各々が処理すべき
符号語の全ての符号記号を受は取り、それからデータＭ
【再生するデータ再生装置と、池のサブ計算機と同じよ
うにデータｌＩｇを処理するプロセサ手段と、処理され
たデータ語から符号記号を形成し、このようにして発生
させられた符号記号の組が符号語を形成する符号発生器
と、形成とれた符号記号を蓄わえるメモリと、符号記号
の出力端子とを具えるｎ個のサブ計算機から成るマルチ
プロセサ計算機システムにおいて、各サブ計算機がまた
夫々符号記号の処理を制御するためと、検出された誤り
を一時的に蓄わえるための自己のモードレジスタと自己
の誤りレジスタとを具えることを特徴とするマルチプル
七す計算機システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8104342 | 1981-09-21 | ||
| NL8104342A NL8104342A (nl) | 1981-09-21 | 1981-09-21 | Rekenmachinesysteem, gebaseerd op een symboolkorrigerende kode met twee werkmodes. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127252A true JPS58127252A (ja) | 1983-07-29 |
| JPH045214B2 JPH045214B2 (ja) | 1992-01-30 |
Family
ID=19838096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57164813A Granted JPS58127252A (ja) | 1981-09-21 | 1982-09-21 | デ−タ処理装置及びマルチプロセサ計算機システム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4512020A (ja) |
| EP (1) | EP0075985B1 (ja) |
| JP (1) | JPS58127252A (ja) |
| AT (1) | ATE14947T1 (ja) |
| AU (1) | AU552984B2 (ja) |
| CA (1) | CA1190655A (ja) |
| DE (1) | DE3265431D1 (ja) |
| NL (1) | NL8104342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180136A (ja) * | 1987-01-12 | 1988-07-25 | シーゲイト テクノロジー インターナショナル | データ誤り訂正装置 |
| JPS649539A (en) * | 1987-07-02 | 1989-01-12 | Hitachi Denshi Service Kk | Protecting method for storing data |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8204038A (nl) * | 1982-10-20 | 1984-05-16 | Philips Nv | Multiprocessorrekenmachinesysteem, bevattende n parallel werkende rekenmachinemodules, en rekenmachinemodule te gebruiken in zo een multiprocessorrekenmachinesysteem. |
| NL8400630A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Decodeerinrichting voor een stroom van codesymbolen die woordsgewijze beschermd zijn door een dubbele reed-solomon-code met een minimum hamming-afstand van 5 over de codesymbolen en een verbladeringsmechanisme tussen de beide codes, alsmede speler voorzien van zo een decodeerinrichting. |
| NL8403147A (nl) * | 1984-10-16 | 1986-05-16 | Philips Nv | Dataverwerkingssysteem dat is opgebouwd uit drie dataverwerkingsmodules. |
| US4835713A (en) * | 1985-08-06 | 1989-05-30 | Pitney Bowes Inc. | Postage meter with coded graphic information in the indicia |
| GB2189970B (en) * | 1986-05-01 | 1990-03-28 | British Broadcasting Corp | Data conversion |
| GB2194850B (en) * | 1986-09-05 | 1990-10-31 | Philips Nv | Data processing device |
| DE3751958T2 (de) * | 1986-09-30 | 1997-04-10 | Canon K.K., Tokio/Tokyo | Fehlerkorrekturgerät |
| JP2881773B2 (ja) * | 1988-07-30 | 1999-04-12 | ソニー株式会社 | 誤り訂正装置 |
| EP0386506A3 (en) * | 1989-03-06 | 1991-09-25 | International Business Machines Corporation | Low cost symbol error correction coding and decoding |
| DE69031947T2 (de) * | 1990-10-16 | 1998-07-16 | Koninkl Philips Electronics Nv | Datenverarbeitungssystem basierend auf einem (N,K)-Symbolkode und mit Symbolfehler-Korrigierbarkeit und mehrfacher Fehlerreparierbarkeit |
| EP0597511B1 (en) * | 1992-10-09 | 1999-04-07 | Koninklijke Philips Electronics N.V. | Method of correcting errors and erasures in digital information, and device suitable for carrying out the method |
| US6118873A (en) * | 1998-04-24 | 2000-09-12 | International Business Machines Corporation | System for encrypting broadcast programs in the presence of compromised receiver devices |
| FR2814612B1 (fr) * | 2000-09-26 | 2003-02-07 | St Microelectronics Sa | Code de detection et/ou de correction d'erreurs a haute efficacite |
| US9520993B2 (en) | 2001-01-26 | 2016-12-13 | International Business Machines Corporation | Renewable traitor tracing |
| US8108429B2 (en) * | 2004-05-07 | 2012-01-31 | Quest Software, Inc. | System for moving real-time data events across a plurality of devices in a network for simultaneous data protection, replication, and access services |
| US7565661B2 (en) | 2004-05-10 | 2009-07-21 | Siew Yong Sim-Tang | Method and system for real-time event journaling to provide enterprise data services |
| US7680834B1 (en) * | 2004-06-08 | 2010-03-16 | Bakbone Software, Inc. | Method and system for no downtime resychronization for real-time, continuous data protection |
| US7681105B1 (en) * | 2004-08-09 | 2010-03-16 | Bakbone Software, Inc. | Method for lock-free clustered erasure coding and recovery of data across a plurality of data stores in a network |
| US7681104B1 (en) | 2004-08-09 | 2010-03-16 | Bakbone Software, Inc. | Method for erasure coding data across a plurality of data stores in a network |
| US8046661B2 (en) * | 2004-09-08 | 2011-10-25 | Temarylogic Llc | Symbol error correction by error detection and logic based symbol reconstruction |
| US7979404B2 (en) | 2004-09-17 | 2011-07-12 | Quest Software, Inc. | Extracting data changes and storing data history to allow for instantaneous access to and reconstruction of any point-in-time data |
| US7904913B2 (en) * | 2004-11-02 | 2011-03-08 | Bakbone Software, Inc. | Management interface for a system that provides automated, real-time, continuous data protection |
| US7689602B1 (en) | 2005-07-20 | 2010-03-30 | Bakbone Software, Inc. | Method of creating hierarchical indices for a distributed object system |
| US7788521B1 (en) | 2005-07-20 | 2010-08-31 | Bakbone Software, Inc. | Method and system for virtual on-demand recovery for real-time, continuous data protection |
| US8108759B2 (en) * | 2006-12-14 | 2012-01-31 | Regents Of The University Of Minnesota | Error detection and correction using error pattern correcting codes |
| US8131723B2 (en) | 2007-03-30 | 2012-03-06 | Quest Software, Inc. | Recovering a file system to any point-in-time in the past with guaranteed structure, content consistency and integrity |
| US8364648B1 (en) | 2007-04-09 | 2013-01-29 | Quest Software, Inc. | Recovering a database to any point-in-time in the past with guaranteed data consistency |
| JP5665725B2 (ja) * | 2011-12-13 | 2015-02-04 | 株式会社東芝 | 符号化装置及びこれを用いた半導体メモリシステム |
| JP2023045450A (ja) * | 2021-09-22 | 2023-04-03 | キオクシア株式会社 | シンドローム計算回路、誤り訂正回路およびメモリシステム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4077028A (en) * | 1976-06-14 | 1978-02-28 | Ncr Corporation | Error checking and correcting device |
| GB1597218A (en) * | 1976-12-11 | 1981-09-03 | Nat Res Dev | Apparatus for electronic encypherment of digital data |
| US4117458A (en) * | 1977-03-04 | 1978-09-26 | Grumman Aerospace Corporation | High speed double error correction plus triple error detection system |
| NL7909178A (nl) * | 1979-12-20 | 1981-07-16 | Philips Nv | Rekenmachine met verspreide redundantie welke is verdeeld over verschillende isolatiegebieden voor fouten. |
| US4355391A (en) * | 1980-03-31 | 1982-10-19 | Texas Instruments Incorporated | Apparatus and method of error detection and/or correction in a data set |
| CA1170776A (en) * | 1980-07-18 | 1984-07-10 | Yoichiro Sako | Method of error correction of blocks of data |
| US4382300A (en) * | 1981-03-18 | 1983-05-03 | Bell Telephone Laboratories Incorporated | Method and apparatus for decoding cyclic codes via syndrome chains |
| US4414667A (en) * | 1981-11-27 | 1983-11-08 | Gte Products Corporation | Forward error correcting apparatus |
-
1981
- 1981-09-21 NL NL8104342A patent/NL8104342A/nl not_active Application Discontinuation
-
1982
- 1982-09-13 US US06/416,992 patent/US4512020A/en not_active Expired - Lifetime
- 1982-09-17 DE DE8282201153T patent/DE3265431D1/de not_active Expired
- 1982-09-17 AT AT82201153T patent/ATE14947T1/de not_active IP Right Cessation
- 1982-09-17 EP EP82201153A patent/EP0075985B1/en not_active Expired
- 1982-09-17 CA CA000411702A patent/CA1190655A/en not_active Expired
- 1982-09-21 AU AU88592/82A patent/AU552984B2/en not_active Ceased
- 1982-09-21 JP JP57164813A patent/JPS58127252A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180136A (ja) * | 1987-01-12 | 1988-07-25 | シーゲイト テクノロジー インターナショナル | データ誤り訂正装置 |
| JPS649539A (en) * | 1987-07-02 | 1989-01-12 | Hitachi Denshi Service Kk | Protecting method for storing data |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1190655A (en) | 1985-07-16 |
| US4512020A (en) | 1985-04-16 |
| NL8104342A (nl) | 1983-04-18 |
| DE3265431D1 (en) | 1985-09-19 |
| JPH045214B2 (ja) | 1992-01-30 |
| AU552984B2 (en) | 1986-06-26 |
| ATE14947T1 (de) | 1985-08-15 |
| EP0075985B1 (en) | 1985-08-14 |
| EP0075985A1 (en) | 1983-04-06 |
| AU8859282A (en) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58127252A (ja) | デ−タ処理装置及びマルチプロセサ計算機システム | |
| US6101624A (en) | Method and apparatus for detecting and correcting anomalies in field-programmable gate arrays using CRCs for anomaly detection and parity for anomaly correction | |
| US4402045A (en) | Multi-processor computer system | |
| KR960003094B1 (ko) | 프로덕트 코드를 디코딩하는 디코더 및 방법 | |
| US4099160A (en) | Error location apparatus and methods | |
| JP2605271B2 (ja) | エラー訂正及びチエツク装置 | |
| JP2612000B2 (ja) | データ処理装置 | |
| JPS6122826B2 (ja) | ||
| JPH0449139B2 (ja) | ||
| JPH11249920A (ja) | 符号語データを記憶するデータバッファを用いるｅｃｃシステムおよび誤りシンドロームを記憶するシンドロームバッファ | |
| JPH02503852A (ja) | 多重パス誤り訂正プロセスと積符号のための装置 | |
| TWI714277B (zh) | 記憶體錯誤偵測及校正 | |
| KR19990028201A (ko) | 10 비트 리드-솔로몬 에러 정정 모듈을 위한 전용 alu구조 | |
| JPH10112659A (ja) | 誤り訂正復号装置 | |
| US7093183B2 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
| JPH10271098A (ja) | デジタルデータ伝送システムのエラー修復データを生成する装置 | |
| Neelima et al. | Multiple adjacent bit error detection and correction codes for reliable memories: a review | |
| EP0178726B1 (en) | Data processing system composed of three data processing modules | |
| US5260952A (en) | Fault tolerant logic system | |
| JP3654655B2 (ja) | データ処理システム | |
| Shahariar Parvez et al. | Design and implementation of hamming encoder and decoder over FPGA | |
| JP2553565B2 (ja) | ガロア体演算装置 | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| JPH03147041A (ja) | エラー訂正システム | |
| JPS5825295B2 (ja) | エラ−テイセイセイギヨシステム |