JPS58218255A - 符号誤り検出訂正方式 - Google Patents
符号誤り検出訂正方式Info
- Publication number
- JPS58218255A JPS58218255A JP57099203A JP9920382A JPS58218255A JP S58218255 A JPS58218255 A JP S58218255A JP 57099203 A JP57099203 A JP 57099203A JP 9920382 A JP9920382 A JP 9920382A JP S58218255 A JPS58218255 A JP S58218255A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- words
- error
- correction
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル信号処理系の符号誤り検出訂正方
式に関するものである。
式に関するものである。
複数ワードより構成される第１のフレームごとに、符号
誤り？訂正するた゛めの複数のパリテイワーｒ・を持ち
、第２のフレームに互いに相＾なる複数の第１のフレー
ムのワードな分散配置し、第２のフレームにおける符号
誤りを検出する能力？持つ複数のパリティワードな第２
のフレームのワードに付加することにより生成される符
号の例として、３２個のデータワード？用い□て互いに
線形独立な生成式から得られる２個のパリティワードな
その３２個のデータワードに付加して第′１のフレーム
を構成し、複数の第１のフレーム間でインタリーブな施
して第２のフレームン構成した後、第２のフレームのワ
ードにおける誤り検出のための１８ピツ）ＣＲＣ符号を
第２のフレームに付加して生成される符号がある。この
符号の第２及び第１のフレームの構成な第１図、第２図
に示Ｔ０ 第１図において、１は複数の第１のフレームにおけるデ
ータワードにインターリーブを施すことによって第２の
分散配置された３２個のデータワード、２は第１のフレ
ームにおいて誤りワードを訂正するための、インターリ
ーブによりて分散配置された２個のパリティワード、３
は第２のフレームにおいて誤りを検出するための１８ビ
ツトのＣＲＣ符号である。また第２図において４は６２
個のデータワード、５は第１のフレームにおける誤りを
訂正するための２個のパリティワードである。
誤り？訂正するた゛めの複数のパリテイワーｒ・を持ち
、第２のフレームに互いに相＾なる複数の第１のフレー
ムのワードな分散配置し、第２のフレームにおける符号
誤りを検出する能力？持つ複数のパリティワードな第２
のフレームのワードに付加することにより生成される符
号の例として、３２個のデータワード？用い□て互いに
線形独立な生成式から得られる２個のパリティワードな
その３２個のデータワードに付加して第′１のフレーム
を構成し、複数の第１のフレーム間でインタリーブな施
して第２のフレームン構成した後、第２のフレームのワ
ードにおける誤り検出のための１８ピツ）ＣＲＣ符号を
第２のフレームに付加して生成される符号がある。この
符号の第２及び第１のフレームの構成な第１図、第２図
に示Ｔ０ 第１図において、１は複数の第１のフレームにおけるデ
ータワードにインターリーブを施すことによって第２の
分散配置された３２個のデータワード、２は第１のフレ
ームにおいて誤りワードを訂正するための、インターリ
ーブによりて分散配置された２個のパリティワード、３
は第２のフレームにおいて誤りを検出するための１８ビ
ツトのＣＲＣ符号である。また第２図において４は６２
個のデータワード、５は第１のフレームにおける誤りを
訂正するための２個のパリティワードである。
この符号を用いた場合、まずＣＲＣ符号３により第２の
フレーム内のバースト長が１８ビツトまでのデータワー
ド１及びＣＲＣ符号３に生じた誤すな全て検出できる。
フレーム内のバースト長が１８ビツトまでのデータワー
ド１及びＣＲＣ符号３に生じた誤すな全て検出できる。
また３２個のデータワード４と、互いに線形独立な２個
のパリティワード５からなる第１゛のフレーム内で、そ
のフレーム内に生じた２個まで□の誤りを訂正すること
が７き６° 、・。
のパリティワード５からなる第１゛のフレーム内で、そ
のフレーム内に生じた２個まで□の誤りを訂正すること
が７き６° 、・。
以下にこの符号の１つ。の復号方式の例な示す。
、１
１″、ｃｕｃＨ＠ｓ°→゛１“□９・第２ｏｙｖ−ｂ’
Ｎにおけるビット誤り’２ ：；し、１ビツトでも誤り
があればその第２のフレーム内の丁ぺてのデータワード
１にイレージヤフラグを付加Ｔる。
Ｎにおけるビット誤り’２ ：；し、１ビツトでも誤り
があればその第２のフレーム内の丁ぺてのデータワード
１にイレージヤフラグを付加Ｔる。
次にディンターリーブによって、複数の第２のフレーム
の各ワードを第１のフレームに再構成した後、再構成さ
れた第１のフレームにおいて、互いに線形独立な２個の
パリティワード５な用いることにより、２個までの誤り
を訂正する。
の各ワードを第１のフレームに再構成した後、再構成さ
れた第１のフレームにおいて、互いに線形独立な２個の
パリティワード５な用いることにより、２個までの誤り
を訂正する。
しかしながら、第１のフレームにおけるパリティワード
５な用いた訂正を行なうときに、その第１のフレームに
属するワード４及び５の内３個以上のワードにイレージ
ヤフラグが付加されていれば訂正不能となる。この場合
例えばディジタルオーディオシステムにおいては平均値
補間、または前値保持による補正を行なう。
５な用いた訂正を行なうときに、その第１のフレームに
属するワード４及び５の内３個以上のワードにイレージ
ヤフラグが付加されていれば訂正不能となる。この場合
例えばディジタルオーディオシステムにおいては平均値
補間、または前値保持による補正を行なう。
ところが、訂正２行なう前のＣＲＣ符号による誤り検出
な行なうときに、第２のフレーム内に１ビツトでも誤り
があれば、他のビットが全て正しく１も、、、Ｊｊの第
２の７′−ム内の全てのワード１及び２・１鴛イレージ
ヤフラグが付加されるそのためにデ′１インターリーブ
を行なった後の第゛、 １のフレーム（ト１５イレージヤフラグ付きワードが含
まれる確率が増大するため、それによって補正される確
率も増大する欠点がある。
な行なうときに、第２のフレーム内に１ビツトでも誤り
があれば、他のビットが全て正しく１も、、、Ｊｊの第
２の７′−ム内の全てのワード１及び２・１鴛イレージ
ヤフラグが付加されるそのためにデ′１インターリーブ
を行なった後の第゛、 １のフレーム（ト１５イレージヤフラグ付きワードが含
まれる確率が増大するため、それによって補正される確
率も増大する欠点がある。
さらに第１のフレームにおいて互いに線形独、立なハリ
ティワード５ン用いた訂正ン行なう場合、訂正アルゴリ
ズムの都合上、訂正演算回路の回路規模が大きくなるた
め、リードオンリーメモリーを用いた演算回路が考えら
れるが、それでもまだ回路規模が小さく７２−）たとは
いえない。
ティワード５ン用いた訂正ン行なう場合、訂正アルゴリ
ズムの都合上、訂正演算回路の回路規模が大きくなるた
め、リードオンリーメモリーを用いた演算回路が考えら
れるが、それでもまだ回路規模が小さく７２−）たとは
いえない。
本発明の目的は、符号の冗長度を低く抑えながらも、補
正にまわるワードを必要以上に増加せしめないで、回路
規模の削減も考慮した符号誤り検出訂正方式な提供する
ことにある。
正にまわるワードを必要以上に増加せしめないで、回路
規模の削減も考慮した符号誤り検出訂正方式な提供する
ことにある。
同一冗長度の符号誤り検出訂正方式において１、補正に
まわるデータワード数を低減するためには、第２のフレ
ームで誤すな検出するだけの方法にかえて、ワードの誤
り検出な行なうだけでなく訂正なも行ない、その訂正し
たワード？含む第２のフレーム内の他の正しいワードに
、訂正を行なわない場合付加していたイレージヤフラグ
？つけない方法を用いることにより、ワードの分散配置
後再構成された第１のフレーム内において、その前の誤
り検出によって付加されたイレージヤフラグ付き誤りワ
ードの出現確率馨低減すればよい。
まわるデータワード数を低減するためには、第２のフレ
ームで誤すな検出するだけの方法にかえて、ワードの誤
り検出な行なうだけでなく訂正なも行ない、その訂正し
たワード？含む第２のフレーム内の他の正しいワードに
、訂正を行なわない場合付加していたイレージヤフラグ
？つけない方法を用いることにより、ワードの分散配置
後再構成された第１のフレーム内において、その前の誤
り検出によって付加されたイレージヤフラグ付き誤りワ
ードの出現確率馨低減すればよい。
これを、先述の（ＩＬｃ符号を用いた誤り検出とデータ
ワードの分散配置後に２つの独立したパリティワード？
用いて誤りワード紮訂正する復号方式の場合に当てはめ
ると、誤り検出するＣＲＣ符号にかえて、同一ビット数
でワード単位で誤り？検出する符号ン用いて誤り検出ン
行ない、さらに第２のフレーム内において１ワ一ド以内
でのビット誤りが発生しても、その誤りワードを訂正Ｔ
ることにより、その第２のフレーム内の他の正しいワー
ドに誤り訂正ン行なわない場合付加していたイレージヤ
フラグ？付加しないため、ワードの分散配配置後再構成
した第１のフレーム内に表われるイレージヤフラグ付き
誤りワードの数は減少し、したがって、補正にまわるデ
ータワード数を低減Ｔることができる。
ワードの分散配置後に２つの独立したパリティワード？
用いて誤りワード紮訂正する復号方式の場合に当てはめ
ると、誤り検出するＣＲＣ符号にかえて、同一ビット数
でワード単位で誤り？検出する符号ン用いて誤り検出ン
行ない、さらに第２のフレーム内において１ワ一ド以内
でのビット誤りが発生しても、その誤りワードを訂正Ｔ
ることにより、その第２のフレーム内の他の正しいワー
ドに誤り訂正ン行なわない場合付加していたイレージヤ
フラグ？付加しないため、ワードの分散配配置後再構成
した第１のフレーム内に表われるイレージヤフラグ付き
誤りワードの数は減少し、したがって、補正にまわるデ
ータワード数を低減Ｔることができる。
以下、本発明の一例として、５２個のデータワードに、
ポインタイレージヤ法による１個のデ−タワードの誤り
を訂正するためのパリティワード１個乞生成して付加す
ることにより第１のフレームを構成した後、それら複数
の第１フレームのワードを第２のフレームに分散配置シ
、その第２のフレームの３３個のワードにおける誤りを
検出訂正するため０４個のパリティワードン付加してＣ
３７，３５）リードソロモン符号す構成する符号な考え
る。
ポインタイレージヤ法による１個のデ−タワードの誤り
を訂正するためのパリティワード１個乞生成して付加す
ることにより第１のフレームを構成した後、それら複数
の第１フレームのワードを第２のフレームに分散配置シ
、その第２のフレームの３３個のワードにおける誤りを
検出訂正するため０４個のパリティワードン付加してＣ
３７，３５）リードソロモン符号す構成する符号な考え
る。
この符号における第２及び第１のフレームの構成な第３
図、第４図に示す。
図、第４図に示す。
第３図において１は複数の第１のフレームにおけるデー
タリードにインターリーブτ施すことによって分散配置
された３２個のデータリード、６は第１のフレームにお
いて誤１．すな訂正するための、インターリーブによっ
て分散配置された−、。
タリードにインターリーブτ施すことによって分散配置
された３２個のデータリード、６は第１のフレームにお
いて誤１．すな訂正するための、インターリーブによっ
て分散配置された−、。
１個のパリティワード、７は第１１・・２のフレームに
おい□、□ｔＢＵエア、ｉ”見４ヮ。、２４．ケイワー
ドである。
おい□、□ｔＢＵエア、ｉ”見４ヮ。、２４．ケイワー
ドである。
また、第４図において４は３２個のデータワード、８は
第１のフレームにおいて誤りを訂正するだめのパリティ
ワードである。
第１のフレームにおいて誤りを訂正するだめのパリティ
ワードである。
次に、この符号を復号方法を第５図により説明Ｔる。第
５図において９はデータ入力端子、１０はマルチプレク
サ、１１はランダムアクセスメモリ、１２はデータ出力
端子、１３は訂正コントロール端子、１４はカウンタ、
１５〜１８Ｇｊ第１〜第４のシンドローム演算回路、１
９はマルチプレクサ、２０はシンドロームチェック回路
、２１は一致検出回路、２２は誤りバタンラッチ、２３
はＥＸ−〇几ゲート群、２４は几−８ラツチ、２５はカ
ウンタ、２６は誤りアドレスラッチ、２７は誤りアドレ
ス出力端子である。
５図において９はデータ入力端子、１０はマルチプレク
サ、１１はランダムアクセスメモリ、１２はデータ出力
端子、１３は訂正コントロール端子、１４はカウンタ、
１５〜１８Ｇｊ第１〜第４のシンドローム演算回路、１
９はマルチプレクサ、２０はシンドロームチェック回路
、２１は一致検出回路、２２は誤りバタンラッチ、２３
はＥＸ−〇几ゲート群、２４は几−８ラツチ、２５はカ
ウンタ、２６は誤りアドレスラッチ、２７は誤りアドレ
ス出力端子である。
復号方法として、まず、第３図の第２のフレーの６７個
のワード１．．６．７ｆ入力端子９がら入力する。この
とき・□、ニド第２のフレームに誤りワー、−が４けゎ
ば、７１セ・、。−４演算回路、５〜１８、、：：・、
・″ により演算された結果１がシンドロームチェック回路２
０に入り、誤りなしと判定される。そしてもう一度デー
タ入力端子９から先程入力した同じ第２のフレームのワ
ード１．６．７を入力し、ランダムアクセスメモリ１１
に入れる。また第２のフレーム内に誤すワ７ドが１個だ
けあった場合には、シンドローム演算回路１５〜１日に
よる演算後シンドロームチェック回路２０より課りが□
検出され、その誤りワードのアドレス、誤りパターンが
求められる。そしてもう一度同じ第２のフレームのデー
タ？データ入力端子９から入力してランダムアクセスメ
モリ１１に入れる途中で、その誤りワードが人力された
とき、そのワードをＥＸ−ＯＲ，ゲート群２６で訂正す
るための誤りワード訂正用リードが誤りバタンラッテ２
２から出力される。そこでマルチプレクサ１９の切りか
えにより人力された誤りワードとその誤りワード訂正用
ワードがＥｘ−ｏ几ゲート群２３にともに入り誤り訂正
が行なわれる。そして、そのワードのときだけマルチプ
レクサ１０の切りかえにより、ランダムアクセスメモリ
１１に人力する間に誤りワードとそれを訂正したワード
とが入れかえられる。また、２ワ一ド以上の誤りを含む
第２のフレームが入力された場合にはシンドローム演算
回路１５〜１８による演算後１シンドロームチェック回
路２０により誤りが検出され、Ｓ−几ラツテ２４がセッ
トされる。そしてＲ−８ラツチ２４からイレージヤフラ
グ乞り−ｒに付加するための信号が出力され、もう一度
同じ第２のフレームのデータ？入力端子９から入力され
たとき、マルチプレクサ１０によってイレージヤフラグ
な示す信号が付加され、ランダムアクセスメモリ１１に
入力される。以上力（５７，３２）リードソロモン符号
の誤り検出訂正での回路の動作であるが、このとき１個
の誤りリードの訂正が行なわれることにより第２のフレ
ームのワード１．６にイレージヤフラグが付加される確
率が ′削減される。次に以上の動作に′つづき、
ランダムアクセスメモリ１１に入力されたデータなディ
ンターリ−７２行なうことにより、分散配置された５２
個のワードが第１のフレームとして再構成される。
のワード１．．６．７ｆ入力端子９がら入力する。この
とき・□、ニド第２のフレームに誤りワー、−が４けゎ
ば、７１セ・、。−４演算回路、５〜１８、、：：・、
・″ により演算された結果１がシンドロームチェック回路２
０に入り、誤りなしと判定される。そしてもう一度デー
タ入力端子９から先程入力した同じ第２のフレームのワ
ード１．６．７を入力し、ランダムアクセスメモリ１１
に入れる。また第２のフレーム内に誤すワ７ドが１個だ
けあった場合には、シンドローム演算回路１５〜１日に
よる演算後シンドロームチェック回路２０より課りが□
検出され、その誤りワードのアドレス、誤りパターンが
求められる。そしてもう一度同じ第２のフレームのデー
タ？データ入力端子９から入力してランダムアクセスメ
モリ１１に入れる途中で、その誤りワードが人力された
とき、そのワードをＥＸ−ＯＲ，ゲート群２６で訂正す
るための誤りワード訂正用リードが誤りバタンラッテ２
２から出力される。そこでマルチプレクサ１９の切りか
えにより人力された誤りワードとその誤りワード訂正用
ワードがＥｘ−ｏ几ゲート群２３にともに入り誤り訂正
が行なわれる。そして、そのワードのときだけマルチプ
レクサ１０の切りかえにより、ランダムアクセスメモリ
１１に人力する間に誤りワードとそれを訂正したワード
とが入れかえられる。また、２ワ一ド以上の誤りを含む
第２のフレームが入力された場合にはシンドローム演算
回路１５〜１８による演算後１シンドロームチェック回
路２０により誤りが検出され、Ｓ−几ラツテ２４がセッ
トされる。そしてＲ−８ラツチ２４からイレージヤフラ
グ乞り−ｒに付加するための信号が出力され、もう一度
同じ第２のフレームのデータ？入力端子９から入力され
たとき、マルチプレクサ１０によってイレージヤフラグ
な示す信号が付加され、ランダムアクセスメモリ１１に
入力される。以上力（５７，３２）リードソロモン符号
の誤り検出訂正での回路の動作であるが、このとき１個
の誤りリードの訂正が行なわれることにより第２のフレ
ームのワード１．６にイレージヤフラグが付加される確
率が ′削減される。次に以上の動作に′つづき、
ランダムアクセスメモリ１１に入力されたデータなディ
ンターリ−７２行なうことにより、分散配置された５２
個のワードが第１のフレームとして再構成される。
そこで再構成された第１のフレームのデータ４．８をラ
ンダムアクセスメモリ１１から読み出し、カウンタ１４
に入れ、さらに並行してシ′ンドローム演算回路１５だ
けで演算を行なう。そのとき、カウンター４では第１の
フレーム内でのイレージヤフラグつきリードの数ｒオウ
ントし、それが０であれば訂正を行なわず、もう一度ラ
ンダムアクセスメモリー１から同じ第１のフレームのデ
ータ４．８を読み出して出力端子１２から出力する。ま
たカウンター４の値が１であれば、シンドローム演算回
路１５によって誤り訂正用のワードが生成され、もう一
度ランダムアクセスメモリー１から同じ第１のフレーム
のデータ４．８を読み出したときに、練り訂正用ワード
ケラッチした誤りリードラッチ２２からその訂正用のワ
ードな出力し、マルチプレクサ１９で切りかえてイレー
ジヤフラグ付き一〇ワードとともにＥＸ−０几ゲ一ト群
２３に大男して訂正し、その訂正□１ されたリードをイレージヤフラグ付きワードと□・、：
１ 入れかえてやればよい。さらに、イレ〒ジャフラグカウ
ンター４の値が２以上であれば、訂正せずにイレージヤ
フラグ？つけたまま、もう一度ランダムアクセスメモリ
ー１から同じ第１のフレームのデータ４．８を読み出し
て出力端子１２から出力する。
ンダムアクセスメモリ１１から読み出し、カウンタ１４
に入れ、さらに並行してシ′ンドローム演算回路１５だ
けで演算を行なう。そのとき、カウンター４では第１の
フレーム内でのイレージヤフラグつきリードの数ｒオウ
ントし、それが０であれば訂正を行なわず、もう一度ラ
ンダムアクセスメモリー１から同じ第１のフレームのデ
ータ４．８を読み出して出力端子１２から出力する。ま
たカウンター４の値が１であれば、シンドローム演算回
路１５によって誤り訂正用のワードが生成され、もう一
度ランダムアクセスメモリー１から同じ第１のフレーム
のデータ４．８を読み出したときに、練り訂正用ワード
ケラッチした誤りリードラッチ２２からその訂正用のワ
ードな出力し、マルチプレクサ１９で切りかえてイレー
ジヤフラグ付き一〇ワードとともにＥＸ−０几ゲ一ト群
２３に大男して訂正し、その訂正□１ されたリードをイレージヤフラグ付きワードと□・、：
１ 入れかえてやればよい。さらに、イレ〒ジャフラグカウ
ンター４の値が２以上であれば、訂正せずにイレージヤ
フラグ？つけたまま、もう一度ランダムアクセスメモリ
ー１から同じ第１のフレームのデータ４．８を読み出し
て出力端子１２から出力する。
以上の方法により（５７，３５）リードソロモン符号を
用いて検出及び訂正を行ない、ディンターリーブ後ポイ
ンタイレージヤ法により訂正を行なえば従来の方法より
訂正可能な場合が増えるため、第２のフレームに含まれ
る誤リードの数が減り、それにともなって補正される確
率も減る０ さらに、以上のアルゴリズムにより、リードソロモン符
号及びポインタイレージヤ法による訂正を行なう場合、
回路の一部が共用できるため、回路規模を削減できる。
用いて検出及び訂正を行ない、ディンターリーブ後ポイ
ンタイレージヤ法により訂正を行なえば従来の方法より
訂正可能な場合が増えるため、第２のフレームに含まれ
る誤リードの数が減り、それにともなって補正される確
率も減る０ さらに、以上のアルゴリズムにより、リードソロモン符
号及びポインタイレージヤ法による訂正を行なう場合、
回路の一部が共用できるため、回路規模を削減できる。
本発明によ）′玉ば、同じ冗長度の符号に楊し、データ
ワー←：の分散配置後再構成された１つの第１のフレ斗
ム内に表われるイレージヤフラグ□ 。
ワー←：の分散配置後再構成された１つの第１のフレ斗
ム内に表われるイレージヤフラグ□ 。
付き誤りワーＹの数を低減することができるため、補正
にまわるワードのｌｌ−低減、および回 □路規模を
低減する効果がある。
にまわるワードのｌｌ−低減、および回 □路規模を
低減する効果がある。
第１図及び第２図は従来の誤り検出訂正方式の例におけ
る第２及び第１のフレーム構成を示す図、第６図及び第
４図は本発明の誤り検出訂正方式の例における第２及び
第１のフレーム構成な示す図、第５図は本発明による符
号誤り検出方式の一実施例ブロック図である。 １・・・複数の第１のフレームにおけるデータワードに
インターリーブを施工ことにより第２のフレームに分散
配置された３２個のデータワード、 ２・・・第１のフレームにおいて誤りワードを訂正する
ための、インターリーブによって分散配置された２個の
パリティワード、 ６・・・第２のフレームにおいて誤すな検出するための
１８ピツトのＣＲＣ符号、 ４・・・３２個のデータワード、 ５・・・第１のフレームにおける誤りを訂正するための
２個のパリティワード、 ６・・・第１のフレームにおいて誤りを訂正するための
インターリーブによって分散配置された１個のパリティ
ワード、 ７・・・第２のフレームにおυ１て誤り？検出訂正する
ための４個のパリティワード、 ８・・・第１のフレームにおいて誤りを訂正するための
パリティワード、 ９・・・データ入力端子、１０・・・マルチプレクサ、
１１・・・ランダムアクセスメモリ、 １２・・・データ出力端子、 １６・・・訂正コントロール端子、 １４・・・カウンター １５〜１８・・・第１〜第４のシンドローム演算回路、
１９・・・マルチプレクサ、 ２０・・・シンドロームチェック回路、２１・・・−数
構出回路、２２・・・誤すノくタンラッテ、２３・・・
Ｂｘ−ｏ几ゲート群、 ２４・・・Ｒ−８ラツチ、２５・・・カウンタ、２６・
・・誤りアドレスラッチ、 ２７・・・誤りアドレス出力端子。
る第２及び第１のフレーム構成を示す図、第６図及び第
４図は本発明の誤り検出訂正方式の例における第２及び
第１のフレーム構成な示す図、第５図は本発明による符
号誤り検出方式の一実施例ブロック図である。 １・・・複数の第１のフレームにおけるデータワードに
インターリーブを施工ことにより第２のフレームに分散
配置された３２個のデータワード、 ２・・・第１のフレームにおいて誤りワードを訂正する
ための、インターリーブによって分散配置された２個の
パリティワード、 ６・・・第２のフレームにおいて誤すな検出するための
１８ピツトのＣＲＣ符号、 ４・・・３２個のデータワード、 ５・・・第１のフレームにおける誤りを訂正するための
２個のパリティワード、 ６・・・第１のフレームにおいて誤りを訂正するための
インターリーブによって分散配置された１個のパリティ
ワード、 ７・・・第２のフレームにおυ１て誤り？検出訂正する
ための４個のパリティワード、 ８・・・第１のフレームにおいて誤りを訂正するための
パリティワード、 ９・・・データ入力端子、１０・・・マルチプレクサ、
１１・・・ランダムアクセスメモリ、 １２・・・データ出力端子、 １６・・・訂正コントロール端子、 １４・・・カウンター １５〜１８・・・第１〜第４のシンドローム演算回路、
１９・・・マルチプレクサ、 ２０・・・シンドロームチェック回路、２１・・・−数
構出回路、２２・・・誤すノくタンラッテ、２３・・・
Ｂｘ−ｏ几ゲート群、 ２４・・・Ｒ−８ラツチ、２５・・・カウンタ、２６・
・・誤りアドレスラッチ、 ２７・・・誤りアドレス出力端子。
Claims (1)
- １、 複数のデータワードから生成された誤りワード訂
正用のパリティワードなそれらのデータワードに付加し
て第１のフレームとし、次に第２のフレーム内に互いに
相異なる複数の第１のフレームのデータ及びパリティワ
ードを分散配置した後、第２のフレーム内における誤り
ワードな検出訂正するための別の複数のパリティワード
を、第２のフレーム内のワードに付加して生成Ｔる符号
により、符号誤りを検出及び訂正することを特徴とする
符号誤り検出訂正方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099203A JPS58218255A (ja) | 1982-06-11 | 1982-06-11 | 符号誤り検出訂正方式 |
| US06/502,634 US4541091A (en) | 1982-06-11 | 1983-06-09 | Code error detection and correction method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57099203A JPS58218255A (ja) | 1982-06-11 | 1982-06-11 | 符号誤り検出訂正方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58218255A true JPS58218255A (ja) | 1983-12-19 |
Family
ID=14241086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57099203A Pending JPS58218255A (ja) | 1982-06-11 | 1982-06-11 | 符号誤り検出訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58218255A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62253229A (ja) * | 1986-04-25 | 1987-11-05 | Ricoh Co Ltd | 誤り検出方式 |
| JPS62274933A (ja) * | 1986-05-23 | 1987-11-28 | Ricoh Co Ltd | 誤り検出方式 |
| JPS6328133A (ja) * | 1986-07-22 | 1988-02-05 | Matsushita Electric Ind Co Ltd | 符号誤り検出訂正装置 |
| US5488418A (en) * | 1991-04-10 | 1996-01-30 | Mitsubishi Denki Kabushiki Kaisha | Encoder and decoder |
-
1982
- 1982-06-11 JP JP57099203A patent/JPS58218255A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62253229A (ja) * | 1986-04-25 | 1987-11-05 | Ricoh Co Ltd | 誤り検出方式 |
| JPS62274933A (ja) * | 1986-05-23 | 1987-11-28 | Ricoh Co Ltd | 誤り検出方式 |
| JPS6328133A (ja) * | 1986-07-22 | 1988-02-05 | Matsushita Electric Ind Co Ltd | 符号誤り検出訂正装置 |
| US5488418A (en) * | 1991-04-10 | 1996-01-30 | Mitsubishi Denki Kabushiki Kaisha | Encoder and decoder |
| US5734430A (en) * | 1991-04-10 | 1998-03-31 | Mitsubishi Denki Kabushiki Kaisha | Encoder and decoder |
| US5793432A (en) * | 1991-04-10 | 1998-08-11 | Mitsubishi Denki Kabushiki Kaisha | Encoder and decoder |
| US5990963A (en) * | 1991-04-10 | 1999-11-23 | Mitsubishi Denki Kabushiki Kaisha | Encoder and decoder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6675349B1 (en) | Error correction coding of data blocks with included parity bits | |
| EP0220876B1 (en) | Self-checking error-correcting encoder/decoder | |
| KR880000426B1 (ko) | 이중 부호화 리드 솔로몬 코드에 대한 복호화 방법 및 장치 | |
| JP2001211085A (ja) | 配線縮退故障を検出するためのｅｃｃコードメカニズム | |
| US7171591B2 (en) | Method and apparatus for encoding special uncorrectable errors in an error correction code | |
| JPH045214B2 (ja) | ||
| US4455655A (en) | Real time fault tolerant error correction mechanism | |
| JPS6346615B2 (ja) | ||
| US7243293B2 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
| JP2612000B2 (ja) | データ処理装置 | |
| GB2303029A (en) | Parallel CRC error correction | |
| US7093183B2 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
| Gils | A triple modular redundancy technique providing multiple-bit error protection without using extra redundancy | |
| US5956351A (en) | Dual error correction code | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| JP2732862B2 (ja) | データ伝送試験装置 | |
| JP2684031B2 (ja) | データの復号化方法 | |
| JPS58161547A (ja) | デ−タの復号化方式 | |
| JPH0477488B2 (ja) | ||
| US8190972B2 (en) | Error checking and correction overlap ranges | |
| JPH0345020A (ja) | 巡回符号処理回路 | |
| US3474412A (en) | Error detection and correction equipment | |
| JPS6322736B2 (ja) | ||
| JP2605269B2 (ja) | エラー訂正方法 | |
| JP2578740B2 (ja) | 誤り訂正方法 |