JP2001211085A - 配線縮退故障を検出するためのｅｃｃコードメカニズム - Google Patents
配線縮退故障を検出するためのｅｃｃコードメカニズムInfo
- Publication number
- JP2001211085A JP2001211085A JP2000327211A JP2000327211A JP2001211085A JP 2001211085 A JP2001211085 A JP 2001211085A JP 2000327211 A JP2000327211 A JP 2000327211A JP 2000327211 A JP2000327211 A JP 2000327211A JP 2001211085 A JP2001211085 A JP 2001211085A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- ecc
- counter value
- data
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007246 mechanism Effects 0.000 title abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims description 23
- 230000007704 transition Effects 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 28
- 238000012937 correction Methods 0.000 description 10
- 125000004122 cyclic group Chemical group 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000004193 electrokinetic chromatography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【課題】任意のECCコート゛を用いて使用することが可能な
配線縮退故障検出メカニス゛ムを提供する。 【解決手段】本発明のメカニス゛ムは、テ゛ータ部21及びテ゛ータ部の
ECCコート゛部22内の1（または0）の数を決定する。次に、
このカウントされた数23にECCコート゛24を付加する。テ゛ータ部、
そのECC、カウントされた数、及びそのECCが宛先に送信され
る。宛先で、メッセーシ゛が復号化され、受信したメッセーシ゛内の
1の数とカウントされた数が比較される。それらが一致しな
い場合は配線故障が通知される。このメカニス゛ムは、また、
0から1への遷移数が、1から0への遷移数と同じでない場
合、任意の数の故障を検出することができる。このメカニス
゛ムは、任意の伝送配線幅で動作するよう再構成すること
ができる。
配線縮退故障検出メカニス゛ムを提供する。 【解決手段】本発明のメカニス゛ムは、テ゛ータ部21及びテ゛ータ部の
ECCコート゛部22内の1（または0）の数を決定する。次に、
このカウントされた数23にECCコート゛24を付加する。テ゛ータ部、
そのECC、カウントされた数、及びそのECCが宛先に送信され
る。宛先で、メッセーシ゛が復号化され、受信したメッセーシ゛内の
1の数とカウントされた数が比較される。それらが一致しな
い場合は配線故障が通知される。このメカニス゛ムは、また、
0から1への遷移数が、1から0への遷移数と同じでない場
合、任意の数の故障を検出することができる。このメカニス
゛ムは、任意の伝送配線幅で動作するよう再構成すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、エラー訂
正コードに関し、より詳細には、配線故障、特に縮退故
障（stuck-at-fault）による配線故障を検出するエラー
訂正コードに関する。
正コードに関し、より詳細には、配線故障、特に縮退故
障（stuck-at-fault）による配線故障を検出するエラー
訂正コードに関する。
【０００２】
【従来の技術】従来技術において、配線を介して伝送さ
れるデータは、エラーを生じやすい。すなわち、２進数
の１が歪んで２進数の０として現れ、またその逆の場合
もある。エラーは、データストリームの１ビットがエラ
ーとなるシングルビットエラーの場合もあり、データス
トリームの２ビットがエラーとなるダブルビットエラー
の場合もある。なお、典型的には、データは、１本の配
線ではなく１組の配線を介して伝送されるが、１本及び
複数本の配線伝送システムのいずれにおいても、エラー
が生じる可能性がある。さらに、データは、配線の数よ
りはるかに多いため、複数サイクルで送信され、たとえ
ば、１６本の配線が４回のサイクルで６４ビットを送信
する。したがって、複数サイクルでエラーが生じるおそ
れがある。システムの中には、データをパケット化す
る、すなわち、特定のサイズのデータパケットでデータ
を送出する、ものもある。したがって、異なるデータパ
ケットでエラーが生じる可能性がある。典型的なエラー
の原因の１つは、配線故障である。配線のショートまた
は断線により、故障信号が配線で送出され得る。これら
の故障は、２つのタイプのうちの一つに分類される。第
１のタイプは、配線が１縮退故障(stuck-at-one)または
０縮退故障(stuck-at-zero)である場合である。この場
合、入力に関係なく、配線は、１（１縮退故障の場合）
またはゼロ（０縮退故障の場合）のみを中継し、信号を
切り換えることはない。第２のタイプは、悪質な(malic
ious)故障である。このタイプの故障では、入力がどう
であれ配線の出力が切り替わっていく。たとえば、入力
がゼロの場合、配線出力は１またはゼロのいずれかとな
り、入力が１であっても、配線出力は１またはゼロのい
ずれかとなる。すなわち、配線の挙動は予測不能であ
る。さらに、配線故障が正しい結果を搬送することがあ
るため、エラーが隠されてしまう場合がある。
れるデータは、エラーを生じやすい。すなわち、２進数
の１が歪んで２進数の０として現れ、またその逆の場合
もある。エラーは、データストリームの１ビットがエラ
ーとなるシングルビットエラーの場合もあり、データス
トリームの２ビットがエラーとなるダブルビットエラー
の場合もある。なお、典型的には、データは、１本の配
線ではなく１組の配線を介して伝送されるが、１本及び
複数本の配線伝送システムのいずれにおいても、エラー
が生じる可能性がある。さらに、データは、配線の数よ
りはるかに多いため、複数サイクルで送信され、たとえ
ば、１６本の配線が４回のサイクルで６４ビットを送信
する。したがって、複数サイクルでエラーが生じるおそ
れがある。システムの中には、データをパケット化す
る、すなわち、特定のサイズのデータパケットでデータ
を送出する、ものもある。したがって、異なるデータパ
ケットでエラーが生じる可能性がある。典型的なエラー
の原因の１つは、配線故障である。配線のショートまた
は断線により、故障信号が配線で送出され得る。これら
の故障は、２つのタイプのうちの一つに分類される。第
１のタイプは、配線が１縮退故障(stuck-at-one)または
０縮退故障(stuck-at-zero)である場合である。この場
合、入力に関係なく、配線は、１（１縮退故障の場合）
またはゼロ（０縮退故障の場合）のみを中継し、信号を
切り換えることはない。第２のタイプは、悪質な(malic
ious)故障である。このタイプの故障では、入力がどう
であれ配線の出力が切り替わっていく。たとえば、入力
がゼロの場合、配線出力は１またはゼロのいずれかとな
り、入力が１であっても、配線出力は１またはゼロのい
ずれかとなる。すなわち、配線の挙動は予測不能であ
る。さらに、配線故障が正しい結果を搬送することがあ
るため、エラーが隠されてしまう場合がある。
【０００３】かかるエラーを検出するために、ＥＣＣコ
ードをデータとともに伝送する。巡回符号は、配線故障
を検出することができるＥＣＣコードの一種である。巡
回符号は、重要なコードのクラスである。これらのコー
ドのジェネレータ／パリティマトリクスは、行(row)の
周期的なシフトにより形成される。これらは、多数のラ
ンダムエラー、バイトエラーおよびバーストエラーを検
出／訂正するのに効率的な巡回符号である。巡回符号に
ついては、T.R.N., RaoおよびE. Fujiwaraによる「Erro
r Control Coding for Computer Systems」（Prentice
Hall, Englewood Cliffs, New Jersey 07632,ISBN 0-13
-28395-9）に詳細が記載されており、参照によりこれを
本明細書中に組み込む。巡回符号は、悪質な故障を検出
することを目的としており、従って、故障は、悪質な故
障であると推定する。巡回符号は後者を対象にしている
ため、縮体故障を検査する場合よりも多くのビットを必
要とし、必要なビット数は、設計者が残しておかなけれ
ばならないビット数より多いことがある。たとえば、３
２バイト（＝２５６ビット）からなるデータメッセージ
を想定する。シングルビットエラー訂正およびダブルビ
ットエラー検出を可能にするために、１０ビットが余分
に必要であり、シングルエラー訂正には９ビットが必要
となるが、これは、２9が（２５６＋９）より大きい２
のべき数のうち最も小さいベキ数であるからである。１
０番目のビットは、ダブルビットエラーを検出するため
に使用され、合計２６６ビットになる。したがって、シ
ングルエラー訂正およびダブルエラー検出を行うために
１０ビットが必要になる。これら２６６ビットを１０本
の配線で送る場合、６本の配線が２７ビットを搬送し、
４本の配線が２６ビットを搬送する。したがって、配線
故障が最大２７ビットに影響を及ぼす。悪質な配線故障
を検出するために、２７の追加ビットが必要となるが、
これについては、RaoおよびFujiwaraによる前記書籍に
ある、（γ度の）ｇ（ｘ）により生成された巡回符号
が、長さγ以下の任意のバーストを検出できるという定
理３．７を参照されたい。これにより、合計２９３ビッ
トで、配線故障に加えて２本の連続配線にわたる長さ２
７以下の任意のバーストを検出する。したがって、合計
３７ビットがエラー検出に必要となる。これによるオー
バーヘッドは大きく、伝送用のシステム資源の多くの部
分が消費される。
ードをデータとともに伝送する。巡回符号は、配線故障
を検出することができるＥＣＣコードの一種である。巡
回符号は、重要なコードのクラスである。これらのコー
ドのジェネレータ／パリティマトリクスは、行(row)の
周期的なシフトにより形成される。これらは、多数のラ
ンダムエラー、バイトエラーおよびバーストエラーを検
出／訂正するのに効率的な巡回符号である。巡回符号に
ついては、T.R.N., RaoおよびE. Fujiwaraによる「Erro
r Control Coding for Computer Systems」（Prentice
Hall, Englewood Cliffs, New Jersey 07632,ISBN 0-13
-28395-9）に詳細が記載されており、参照によりこれを
本明細書中に組み込む。巡回符号は、悪質な故障を検出
することを目的としており、従って、故障は、悪質な故
障であると推定する。巡回符号は後者を対象にしている
ため、縮体故障を検査する場合よりも多くのビットを必
要とし、必要なビット数は、設計者が残しておかなけれ
ばならないビット数より多いことがある。たとえば、３
２バイト（＝２５６ビット）からなるデータメッセージ
を想定する。シングルビットエラー訂正およびダブルビ
ットエラー検出を可能にするために、１０ビットが余分
に必要であり、シングルエラー訂正には９ビットが必要
となるが、これは、２9が（２５６＋９）より大きい２
のべき数のうち最も小さいベキ数であるからである。１
０番目のビットは、ダブルビットエラーを検出するため
に使用され、合計２６６ビットになる。したがって、シ
ングルエラー訂正およびダブルエラー検出を行うために
１０ビットが必要になる。これら２６６ビットを１０本
の配線で送る場合、６本の配線が２７ビットを搬送し、
４本の配線が２６ビットを搬送する。したがって、配線
故障が最大２７ビットに影響を及ぼす。悪質な配線故障
を検出するために、２７の追加ビットが必要となるが、
これについては、RaoおよびFujiwaraによる前記書籍に
ある、（γ度の）ｇ（ｘ）により生成された巡回符号
が、長さγ以下の任意のバーストを検出できるという定
理３．７を参照されたい。これにより、合計２９３ビッ
トで、配線故障に加えて２本の連続配線にわたる長さ２
７以下の任意のバーストを検出する。したがって、合計
３７ビットがエラー検出に必要となる。これによるオー
バーヘッドは大きく、伝送用のシステム資源の多くの部
分が消費される。
【０００４】３７ビットは２９３ビットのわずか１３％
にすぎないが、より高い割合のオーバヘッドは、エラー
検出、特にデータをブロックまたはパケットで伝送する
時に必要な余分なビットに起因することがある。たとえ
ば、１ブロックのデータが、１０本の配線にわたる７サ
イクルのデータで構成され、１ブロックあたり合計７０
ビットであるとする。このとき、２５６ビットでは４ブ
ロック（３．６ブロックを切り上げる）、２９３ビット
では５ブロック（４．１ブロックを切り上げる）がそれ
ぞれ必要となる。したがって、エラー検出には余分なブ
ロック、すなわち２０％の余分なビットが必要になる。
にすぎないが、より高い割合のオーバヘッドは、エラー
検出、特にデータをブロックまたはパケットで伝送する
時に必要な余分なビットに起因することがある。たとえ
ば、１ブロックのデータが、１０本の配線にわたる７サ
イクルのデータで構成され、１ブロックあたり合計７０
ビットであるとする。このとき、２５６ビットでは４ブ
ロック（３．６ブロックを切り上げる）、２９３ビット
では５ブロック（４．１ブロックを切り上げる）がそれ
ぞれ必要となる。したがって、エラー検出には余分なブ
ロック、すなわち２０％の余分なビットが必要になる。
【０００５】データ伝送にオーバヘッドが生じることに
加え、巡回符号は、実施するのがより複雑である。受信
側でデコードすることは、巡回符号を実施するための多
くの異なる手段が存在するので複雑である。
加え、巡回符号は、実施するのがより複雑である。受信
側でデコードすることは、巡回符号を実施するための多
くの異なる手段が存在するので複雑である。
【０００６】
【発明が解決しようとする課題】したがって、大きなオ
ーバヘッドを生じず、かつ、実施が容易な配線縮退故障
を検出するエラー検出メカニズムが当該技術において必
要とされている。
ーバヘッドを生じず、かつ、実施が容易な配線縮退故障
を検出するエラー検出メカニズムが当該技術において必
要とされている。
【０００７】
【課題を解決するための手段】これら及びその他の目
的、特徴および技術的利点は、エラー検出メカニズム
（エラー検出手段）を用いて配線縮退故障を検出するシ
ステムおよび方法により達成される。本メカニズムを用
いて、配線縮退故障検出が可能な既存のＥＣＣコードを
強化することが可能である。たとえば、既存のＥＣＣコ
ードは、データ伝送においてランダムなシングルエラー
やダブルエラー（ＳＥＣ−ＤＥＤ）を検出できるが、一
方、本発明のメカニズムは、配線故障を検出し、その故
障した配線上を伝送されたデータのエラーを特定する。
本発明のメカニズムは、メッセージ用の既存のＥＣＣコ
ードを含む、メッセージ内の１（または０）の数を決定
して、この情報をそのメッセージに付加する。このカウ
ント値は、それ自体、メッセージに使用される同一のＥ
ＣＣコードにより保護される。受信側でメッセージを復
号化（デコード）する場合、任意の配線障害による縮退
故障（縮退故障配線障害、配線縮退故障）が、付加され
た情報をメッセージの内容と比較することにより検出さ
れる。
的、特徴および技術的利点は、エラー検出メカニズム
（エラー検出手段）を用いて配線縮退故障を検出するシ
ステムおよび方法により達成される。本メカニズムを用
いて、配線縮退故障検出が可能な既存のＥＣＣコードを
強化することが可能である。たとえば、既存のＥＣＣコ
ードは、データ伝送においてランダムなシングルエラー
やダブルエラー（ＳＥＣ−ＤＥＤ）を検出できるが、一
方、本発明のメカニズムは、配線故障を検出し、その故
障した配線上を伝送されたデータのエラーを特定する。
本発明のメカニズムは、メッセージ用の既存のＥＣＣコ
ードを含む、メッセージ内の１（または０）の数を決定
して、この情報をそのメッセージに付加する。このカウ
ント値は、それ自体、メッセージに使用される同一のＥ
ＣＣコードにより保護される。受信側でメッセージを復
号化（デコード）する場合、任意の配線障害による縮退
故障（縮退故障配線障害、配線縮退故障）が、付加され
た情報をメッセージの内容と比較することにより検出さ
れる。
【０００８】本メカニズムは、配線縮退故障を検出する
ことに加え、復号後のデータ部分において、０から１へ
の遷移数が１から０への遷移数に等しくない場合、任意
の数の複数エラー検出することもできる。従来技術の巡
回符号に対する本発明のメカニズムの利点は、必要なチ
ェックビットの数が少なくて済むことと、実施が比較的
簡単であること、そして、必要な追加チェックビットの
数と配線故障検出をトレードオフできることである。本
発明のメカニズムは、コードワードが、配線故障が生じ
ている状態で複数サイクルにわたって伝送される際に生
じる複数エラーの検出に特に有用である。
ことに加え、復号後のデータ部分において、０から１へ
の遷移数が１から０への遷移数に等しくない場合、任意
の数の複数エラー検出することもできる。従来技術の巡
回符号に対する本発明のメカニズムの利点は、必要なチ
ェックビットの数が少なくて済むことと、実施が比較的
簡単であること、そして、必要な追加チェックビットの
数と配線故障検出をトレードオフできることである。本
発明のメカニズムは、コードワードが、配線故障が生じ
ている状態で複数サイクルにわたって伝送される際に生
じる複数エラーの検出に特に有用である。
【０００９】本発明のメカニズムは、縮退故障および最
も悪質な配線故障を検出するものである。本発明のメカ
ニズムは、すべての悪質な配線故障を検出するものでは
なく、特に、ＥＣＣ復号後に０から１への遷移数が１か
ら０への遷移数と等しい場合には、配線故障を検出しな
い。したがって、本発明は、データ伝送において、１ま
たは０の数を変化させる予測可能な故障、たとえば、配
線が０または１に固定される縮退故障、を検出すること
を主な目的とする。本発明のメカニズムは、データ伝送
において使用される配線数に応じてスケーリングするこ
とが可能である。
も悪質な配線故障を検出するものである。本発明のメカ
ニズムは、すべての悪質な配線故障を検出するものでは
なく、特に、ＥＣＣ復号後に０から１への遷移数が１か
ら０への遷移数と等しい場合には、配線故障を検出しな
い。したがって、本発明は、データ伝送において、１ま
たは０の数を変化させる予測可能な故障、たとえば、配
線が０または１に固定される縮退故障、を検出すること
を主な目的とする。本発明のメカニズムは、データ伝送
において使用される配線数に応じてスケーリングするこ
とが可能である。
【００１０】以上、以下の発明の詳細な説明をよりよく
理解できるように、本発明の特徴および技術的利点をか
なり広義に概説した。本発明の特許請求の範囲の主題を
構成する本発明の他の特徴および利点を以下で説明す
る。なお、開示された概念および特定の実施形態を、本
発明と同じ目的を実施するための他の構造を修正または
設計する基本として、容易に利用することができるとい
うことは当業者には明らかであろう。また、かかる等価
な構成が、特許請求の範囲に記載される本発明の思想お
よび範囲から逸脱しないことも当業者には理解されるは
ずである。
理解できるように、本発明の特徴および技術的利点をか
なり広義に概説した。本発明の特許請求の範囲の主題を
構成する本発明の他の特徴および利点を以下で説明す
る。なお、開示された概念および特定の実施形態を、本
発明と同じ目的を実施するための他の構造を修正または
設計する基本として、容易に利用することができるとい
うことは当業者には明らかであろう。また、かかる等価
な構成が、特許請求の範囲に記載される本発明の思想お
よび範囲から逸脱しないことも当業者には理解されるは
ずである。
【００１１】
【発明の実施の形態】本発明およびその利点をより十分
に理解できるようにするために、添付図面を参照して以
下に説明する。
に理解できるようにするために、添付図面を参照して以
下に説明する。
【００１２】本発明のエラー検出メカニズムは、図１に
示すようにメッセージを符号化する。本発明のメカニズ
ムにより、エラー訂正コード（ＥＣＣ）（もしあれば）
が、実データに作用する（または、演算を施す）ことが
できる（１１）。次に、本メカニズムは、データビット
および関連するＥＣＣチェックビット（もしあれば）
を、その「データ」として処理し、これを配線縮退故障
から保護する。本発明のメカニズムは、データ部分、す
なわち、実データおよびチェックビットにおける１の数
をカウントし（１２）、この数をカウンタ値として記憶
する。本発明のメカニズムは、カウンタ値がデータ部分
と同一のＥＣＣ方式により保護されるようにＥＣＣチェ
ックビットを追加する（１３）ことによってカウンタ値
ビットを保護することができる。したがって、本発明の
メカニズムは、４つの部分、すなわち、図２に示すよう
に、実データ部２１と、実データを保護するＥＣＣチェ
ックビット２２と、実データとそのチェックビットにお
ける１の数を有するカウンタ値２３と、データ部と同一
のＥＣＣ能力でカウンタ値を保護するチェックビット２
４とから構成されるデータメッセージ２０を形成する
（１４）。したがって、伝送メッセージは、実データ、
実データＥＣＣ、カウンタ値およびカウンタ値ＥＣＣで
符号化される。そしてメッセージは、伝送線または他の
伝送システムを介して目的地に伝送される。なお、シン
グルエラー訂正およびダブルエラー検出（ＳＥＣ−ＤＥ
Ｄ）コードのＥＣＣ能力に関して本発明を説明したが、
本発明は、パリティを含む任意のＥＣＣコードを用いて
動作することもできる。さらに、１の数をカウントする
ことに関して本発明を説明したが、本発明は、１をカウ
ントする代わりに０をカウントすることによって演算す
ることもできる。
示すようにメッセージを符号化する。本発明のメカニズ
ムにより、エラー訂正コード（ＥＣＣ）（もしあれば）
が、実データに作用する（または、演算を施す）ことが
できる（１１）。次に、本メカニズムは、データビット
および関連するＥＣＣチェックビット（もしあれば）
を、その「データ」として処理し、これを配線縮退故障
から保護する。本発明のメカニズムは、データ部分、す
なわち、実データおよびチェックビットにおける１の数
をカウントし（１２）、この数をカウンタ値として記憶
する。本発明のメカニズムは、カウンタ値がデータ部分
と同一のＥＣＣ方式により保護されるようにＥＣＣチェ
ックビットを追加する（１３）ことによってカウンタ値
ビットを保護することができる。したがって、本発明の
メカニズムは、４つの部分、すなわち、図２に示すよう
に、実データ部２１と、実データを保護するＥＣＣチェ
ックビット２２と、実データとそのチェックビットにお
ける１の数を有するカウンタ値２３と、データ部と同一
のＥＣＣ能力でカウンタ値を保護するチェックビット２
４とから構成されるデータメッセージ２０を形成する
（１４）。したがって、伝送メッセージは、実データ、
実データＥＣＣ、カウンタ値およびカウンタ値ＥＣＣで
符号化される。そしてメッセージは、伝送線または他の
伝送システムを介して目的地に伝送される。なお、シン
グルエラー訂正およびダブルエラー検出（ＳＥＣ−ＤＥ
Ｄ）コードのＥＣＣ能力に関して本発明を説明したが、
本発明は、パリティを含む任意のＥＣＣコードを用いて
動作することもできる。さらに、１の数をカウントする
ことに関して本発明を説明したが、本発明は、１をカウ
ントする代わりに０をカウントすることによって演算す
ることもできる。
【００１３】メッセージの宛先に配置される本発明のメ
カニズムの第２の例は、図３に示すようにメッセージを
復号化する。復号時、メッセージは２つのサブメッセー
ジに分割される（３１）。第１のサブメッセージは実デ
ータと実データＥＣＣからなり、第２のサブメッセージ
はカウンタ値とカウンタ値ＥＣＣからなる。第１および
第２のサブメッセージは、次に符号化に使用されたＥＣ
Ｃメカニズムにしたがって別々に復号される（３２）。
実データまたはカウンタ値のいずれかにシングルビット
エラーがあれば、これを検出してそれぞれのＥＣＣによ
り訂正する（３３）。実データまたはカウンタ値のいず
れかにダブルエラーがあれば、それぞれのＥＣＣにより
これを検出する（３３）。ダブルエラーが発見される
と、メッセージは破棄され、再送またはリトライ信号が
メッセージの送信元に送信される。ＳＥＣ−ＤＥＤが完
了すると、配線故障を検出することができる。次に、本
発明のメカニズムは、復号化された実データと実データ
ＥＣＣにおける１の数をカウントする（３４）。復号化
されたカウンタ値を、復号化された実データと実データ
ＥＣＣチェックビットにおいてカウントされた１の数と
比較（３５）して、配線縮退故障が存在するか否かを判
定する（３６）。このチェックにおいて、悪質な配線故
障を含む複数エラーが存在していれば、複数エラーが相
殺されない限り、これも検出される。なお、悪質な配線
故障では、故障した配線により伝送された値がランダム
に変更される。複数エラーの相殺は、０から１への遷移
数が１から０への遷移数と等しい場合に起こる。カウン
タ値が実データと実データＥＣＣにおける１の数と一致
しない場合、エラーが通知される（または、エラーフラ
グが立てられる）（３７）。配線エラーが検出される
と、データは破損された（データに誤りがある）とみな
される。別のシステムでは別のエラー回復メカニズムを
呼び出すことができる。配線エラーが検出されなかった
場合は、メッセージの伝送中に検出可能なエラーが発生
しなかった（３８）ということになる。
カニズムの第２の例は、図３に示すようにメッセージを
復号化する。復号時、メッセージは２つのサブメッセー
ジに分割される（３１）。第１のサブメッセージは実デ
ータと実データＥＣＣからなり、第２のサブメッセージ
はカウンタ値とカウンタ値ＥＣＣからなる。第１および
第２のサブメッセージは、次に符号化に使用されたＥＣ
Ｃメカニズムにしたがって別々に復号される（３２）。
実データまたはカウンタ値のいずれかにシングルビット
エラーがあれば、これを検出してそれぞれのＥＣＣによ
り訂正する（３３）。実データまたはカウンタ値のいず
れかにダブルエラーがあれば、それぞれのＥＣＣにより
これを検出する（３３）。ダブルエラーが発見される
と、メッセージは破棄され、再送またはリトライ信号が
メッセージの送信元に送信される。ＳＥＣ−ＤＥＤが完
了すると、配線故障を検出することができる。次に、本
発明のメカニズムは、復号化された実データと実データ
ＥＣＣにおける１の数をカウントする（３４）。復号化
されたカウンタ値を、復号化された実データと実データ
ＥＣＣチェックビットにおいてカウントされた１の数と
比較（３５）して、配線縮退故障が存在するか否かを判
定する（３６）。このチェックにおいて、悪質な配線故
障を含む複数エラーが存在していれば、複数エラーが相
殺されない限り、これも検出される。なお、悪質な配線
故障では、故障した配線により伝送された値がランダム
に変更される。複数エラーの相殺は、０から１への遷移
数が１から０への遷移数と等しい場合に起こる。カウン
タ値が実データと実データＥＣＣにおける１の数と一致
しない場合、エラーが通知される（または、エラーフラ
グが立てられる）（３７）。配線エラーが検出される
と、データは破損された（データに誤りがある）とみな
される。別のシステムでは別のエラー回復メカニズムを
呼び出すことができる。配線エラーが検出されなかった
場合は、メッセージの伝送中に検出可能なエラーが発生
しなかった（３８）ということになる。
【００１４】たとえば、６４ビットの実データを有する
メッセージパケットを転送する、１７ビット幅、すなわ
ち１７本の配線幅のチャンネルを考える。さらに、すべ
てのシングルエラーが訂正され、すべてのダブルエラー
が検出され、配線故障が検出されると想定する。ＳＥＣ
−ＤＥＤコードでは、（７２，６４）ＥＣＣコードを形
成する８チェックビットが必要とされる。このコード
は、配線故障を検出する能力を有していないため、最大
５つのエラーを招く可能性がある。ここで、７２ビット
は１７本の配線上で送信されるため、少なくとも１本の
配線がメッセージの５ビットを搬送し、この配線が故障
すると、最大５つのエラーが発生することに留意された
い。実データと実データＥＣＣとを足すと７２ビットで
あるので、実データと実データＥＣＣとを合わせて、合
計７２個の１を有することがある。したがって、カウン
タ値は７ビット値になる。カウンタ値自体は、（１２，
７）ＳＥＣ−ＤＥＤ ＥＣＣコードを形成する５ビット
のＥＣＣにより保護される。このため、本発明のメカニ
ズムにより形成されるメッセージは８４ビットであり、
このうち６４ビットが実データである。メッセージは、
（８４，６４）コードとなる。符号化されたメッセージ
は、（チャンネルが１７本の配線で構成されるため）チ
ャンネルを介して５サイクルにわたって伝送される。
メッセージパケットを転送する、１７ビット幅、すなわ
ち１７本の配線幅のチャンネルを考える。さらに、すべ
てのシングルエラーが訂正され、すべてのダブルエラー
が検出され、配線故障が検出されると想定する。ＳＥＣ
−ＤＥＤコードでは、（７２，６４）ＥＣＣコードを形
成する８チェックビットが必要とされる。このコード
は、配線故障を検出する能力を有していないため、最大
５つのエラーを招く可能性がある。ここで、７２ビット
は１７本の配線上で送信されるため、少なくとも１本の
配線がメッセージの５ビットを搬送し、この配線が故障
すると、最大５つのエラーが発生することに留意された
い。実データと実データＥＣＣとを足すと７２ビットで
あるので、実データと実データＥＣＣとを合わせて、合
計７２個の１を有することがある。したがって、カウン
タ値は７ビット値になる。カウンタ値自体は、（１２，
７）ＳＥＣ−ＤＥＤ ＥＣＣコードを形成する５ビット
のＥＣＣにより保護される。このため、本発明のメカニ
ズムにより形成されるメッセージは８４ビットであり、
このうち６４ビットが実データである。メッセージは、
（８４，６４）コードとなる。符号化されたメッセージ
は、（チャンネルが１７本の配線で構成されるため）チ
ャンネルを介して５サイクルにわたって伝送される。
【００１５】カウンタ値は、実データと同一のＥＣＣで
保護されるため、メッセージ全体は、所望のＥＣＣ（こ
の場合、ＳＥＣ−ＤＥＤ）で保護されることが保証され
る。たとえば、カウンタ値がＥＣＣで保護されないとす
ると、カウンタ値のシングルビットエラーにより、実デ
ータに実データＥＣＣを加えたもの（以下ではこれを、
実データ＋実データＥＣＣとも記載）に対する１の数に
不整合が生じる。この不整合により、誤った配線故障フ
ラグが発光される。さらに、配線エラーは、検出にかか
らないエラーパターンで発生する場合がある。たとえ
ば、３つのエラーが実データ＋実データＥＣＣの７２ビ
ットにあり、１つのエラーがカウンタ値にある、合計４
つのエラーをもたらす配線故障によるエラーパターンが
ある。（７２，６４）ＥＣＣは、３つのエラーの検出を
保証しないため、復号化されたビットパターンに２つま
たは４つのエラーが生じうる。カウンタ値のビットの１
つが変化すると、誤ったデータが伝送される可能性があ
る。また、配線故障に伴う他のエラーパターンが検出さ
れない可能性もある。このため、カウンタ値をいくつか
のＥＣＣで保護することで、これらの問題を防止する。
保護されるため、メッセージ全体は、所望のＥＣＣ（こ
の場合、ＳＥＣ−ＤＥＤ）で保護されることが保証され
る。たとえば、カウンタ値がＥＣＣで保護されないとす
ると、カウンタ値のシングルビットエラーにより、実デ
ータに実データＥＣＣを加えたもの（以下ではこれを、
実データ＋実データＥＣＣとも記載）に対する１の数に
不整合が生じる。この不整合により、誤った配線故障フ
ラグが発光される。さらに、配線エラーは、検出にかか
らないエラーパターンで発生する場合がある。たとえ
ば、３つのエラーが実データ＋実データＥＣＣの７２ビ
ットにあり、１つのエラーがカウンタ値にある、合計４
つのエラーをもたらす配線故障によるエラーパターンが
ある。（７２，６４）ＥＣＣは、３つのエラーの検出を
保証しないため、復号化されたビットパターンに２つま
たは４つのエラーが生じうる。カウンタ値のビットの１
つが変化すると、誤ったデータが伝送される可能性があ
る。また、配線故障に伴う他のエラーパターンが検出さ
れない可能性もある。このため、カウンタ値をいくつか
のＥＣＣで保護することで、これらの問題を防止する。
【００１６】しかしながら、カウンタ値にカウンタ値Ｅ
ＣＣを加えたもの（以下ではこれを、カウンタ値＋カウ
ンタ値ＥＣＣとも記載）が同一配線上で２ビットを越え
ることはない。たとえば、伝送用に１７本の配線があれ
ば、ＳＥＣ−ＤＥＤ ＥＣＣの場合、カウンタ値＋カウ
ンタ値ＥＣＣが３４ビットを越えることはない。すなわ
ち、カウンタ値＋カウンタ値ＥＣＣが、伝送チャンネル
の配線幅の２倍を越えることはない。この制限により、
配線故障によるカウンタ値のエラーは、ＥＣＣにより確
実に検出される。このため、カウンタ値の任意のシング
ルエラーは訂正され、カウンタ値の任意のダブルエラー
は、それが、偶発故障または配線故障によるものであっ
ても、検出することができる。したがって、カウンタ値
は、シングルエラー訂正、ダブルエラー検出および配線
故障検出により保護される。なお、この制限は、使用さ
れるＥＣＣのタイプが、メッセージのサイズならびに検
出可能なエラー数にも影響を及ぼすため、使用されるＥ
ＣＣのタイプによって異なる。たとえば、シングルエラ
ー検出（ＳＥＤ）ＥＣＣを使用する場合、シングルエラ
ーのみが検出可能であるため、カウンタ値とカウンタ値
ＥＣＣを加えたものが配線サイズを超えることはない
が、ＥＣＣのサイズは、ＳＥＤのビット数がＳＥＣ−Ｄ
ＥＤより少ないことから小さくなる。実データ上で使用
されるＥＣＣがパリティビットの場合、カウンタ（値）
自体およびパリティビットが配線故障に対して保護され
るとすれば、パリティビットによりカウンタ値を保護す
るだけで十分である。一般に、カウンタ値とカウンタ値
ＥＣＣを足したもののサイズは、チャンネルのサイズ
に、ＥＣＣにより検出可能なエラー数を掛けたもののサ
イズより大きくはない。なお、異なるタイプのＥＣＣを
使用することもできる。たとえば、ＳＥＣ−ＤＥＤ Ｅ
ＣＣ、ＳＥＤ ＥＣＣまたはダブルエラー訂正―トリプ
ルエラー検出ＥＣＣコード、あるいはその他任意のタイ
プのＥＣＣコードによりデータを保護するこができる。
ＣＣを加えたもの（以下ではこれを、カウンタ値＋カウ
ンタ値ＥＣＣとも記載）が同一配線上で２ビットを越え
ることはない。たとえば、伝送用に１７本の配線があれ
ば、ＳＥＣ−ＤＥＤ ＥＣＣの場合、カウンタ値＋カウ
ンタ値ＥＣＣが３４ビットを越えることはない。すなわ
ち、カウンタ値＋カウンタ値ＥＣＣが、伝送チャンネル
の配線幅の２倍を越えることはない。この制限により、
配線故障によるカウンタ値のエラーは、ＥＣＣにより確
実に検出される。このため、カウンタ値の任意のシング
ルエラーは訂正され、カウンタ値の任意のダブルエラー
は、それが、偶発故障または配線故障によるものであっ
ても、検出することができる。したがって、カウンタ値
は、シングルエラー訂正、ダブルエラー検出および配線
故障検出により保護される。なお、この制限は、使用さ
れるＥＣＣのタイプが、メッセージのサイズならびに検
出可能なエラー数にも影響を及ぼすため、使用されるＥ
ＣＣのタイプによって異なる。たとえば、シングルエラ
ー検出（ＳＥＤ）ＥＣＣを使用する場合、シングルエラ
ーのみが検出可能であるため、カウンタ値とカウンタ値
ＥＣＣを加えたものが配線サイズを超えることはない
が、ＥＣＣのサイズは、ＳＥＤのビット数がＳＥＣ−Ｄ
ＥＤより少ないことから小さくなる。実データ上で使用
されるＥＣＣがパリティビットの場合、カウンタ（値）
自体およびパリティビットが配線故障に対して保護され
るとすれば、パリティビットによりカウンタ値を保護す
るだけで十分である。一般に、カウンタ値とカウンタ値
ＥＣＣを足したもののサイズは、チャンネルのサイズ
に、ＥＣＣにより検出可能なエラー数を掛けたもののサ
イズより大きくはない。なお、異なるタイプのＥＣＣを
使用することもできる。たとえば、ＳＥＣ−ＤＥＤ Ｅ
ＣＣ、ＳＥＤ ＥＣＣまたはダブルエラー訂正―トリプ
ルエラー検出ＥＣＣコード、あるいはその他任意のタイ
プのＥＣＣコードによりデータを保護するこができる。
【００１７】しかしながら、本発明のエラー検出メカニ
ズムは、カウンタ値とカウンタ値ＥＣＣの合計が上記の
制限を上回る状況に適応できるように再構成可能であ
る。たとえば、上述の（７２，６４）コードを用い、チ
ャンネルを１７ビット幅ではなく５ビット幅にする。カ
ウンタ値およびカウンタ値ＥＣＣのサブメッセージは依
然として合計１２ビットであり、（１２，７）コードが
形成される。このため、サブメッセージの２ビットが、
３番目のサイクルで伝送される（すなわち、最初の２サ
イクルで１０ビットが送信される）。３ビットが少なく
とも１本の配線で送信されると、ＳＥＣ−ＤＥＤ ＥＣ
Ｃは、カウンタ値の精度を保証することができない。
ズムは、カウンタ値とカウンタ値ＥＣＣの合計が上記の
制限を上回る状況に適応できるように再構成可能であ
る。たとえば、上述の（７２，６４）コードを用い、チ
ャンネルを１７ビット幅ではなく５ビット幅にする。カ
ウンタ値およびカウンタ値ＥＣＣのサブメッセージは依
然として合計１２ビットであり、（１２，７）コードが
形成される。このため、サブメッセージの２ビットが、
３番目のサイクルで伝送される（すなわち、最初の２サ
イクルで１０ビットが送信される）。３ビットが少なく
とも１本の配線で送信されると、ＳＥＣ−ＤＥＤ ＥＣ
Ｃは、カウンタ値の精度を保証することができない。
【００１８】第１の解決策は、各カウンタ値それぞれが
ＥＣＣチェックビットを有する複数のカウンタ値を使用
することである。たとえば、ＥＣＣがＳＥＣ−ＤＥＤの
場合、カウンタ値およびカウンタ値ＥＣＣチェックビッ
トが配線幅の２倍より大きいときは、第１のカウンタ値
とそのＥＣＣチェックビットにおける１の数をカウント
することによって第２のカウンタ値が形成される。第２
のカウンタ値は、ＥＣＣチェックビットを添付される。
このプロセスは、最後のカウンタ値とそのＥＣＣチェッ
クビットが配線幅の２倍より小さくなるまで再帰的(rec
ursively)に続行される。第１のカウンタ値は（log
ｋ）ビットを有する。ここで、ｋは情報ビットの数であ
る。第２のカウンタ値は、必要であれば、（log（log
ｋ））ビットを有する。図５は、上記例による第１の解
決策を示したものであり、ＳＥＣ−ＤＥＤ ＥＣＣビッ
トを含む、７２個のデータビット５１、ｄ0…ｄ71と、
ＳＥＣ−ＤＥＤ ＥＣＣビットを含む１２個の第１のカ
ウンタ値ビット５２、Ｃ0…Ｃ11と、を含むデータパケ
ットメッセージ５０が形成されている。この例では第２
のカウンタ値が必要とされる。第２のカウンタ値は、第
１のカウンタ値における１の数を保持するものであり、
１２ビットコードにおける１の数を保持するために４ビ
ット幅である必要がある。４ビットの第２のカウンタ値
を保護するために、４ビットのＥＣＣが必要とされる。
これにより、（８，４）ＳＥＣ−ＤＥＤコード５３、す
なわちＡＣ0…ＡＣ7が形成される。これらの８ビット
は、２サイクルで５本の配線上を伝送可能である。第２
のカウンタ値および第２のカウンタ値ＥＣＣを３サイク
ルより少ないサイクルで伝送可能であるため、第３のカ
ウンタは必要ではない。なお、このコードは、第３のサ
ブメッセージを形成し、他の２つのサブメッセージとは
別々に復号化される。したがって、合計２０ビットのカ
ウンタ値およびカウンタ値ＥＣＣが実データおよび実デ
ータＥＣＣに添付される。
ＥＣＣチェックビットを有する複数のカウンタ値を使用
することである。たとえば、ＥＣＣがＳＥＣ−ＤＥＤの
場合、カウンタ値およびカウンタ値ＥＣＣチェックビッ
トが配線幅の２倍より大きいときは、第１のカウンタ値
とそのＥＣＣチェックビットにおける１の数をカウント
することによって第２のカウンタ値が形成される。第２
のカウンタ値は、ＥＣＣチェックビットを添付される。
このプロセスは、最後のカウンタ値とそのＥＣＣチェッ
クビットが配線幅の２倍より小さくなるまで再帰的(rec
ursively)に続行される。第１のカウンタ値は（log
ｋ）ビットを有する。ここで、ｋは情報ビットの数であ
る。第２のカウンタ値は、必要であれば、（log（log
ｋ））ビットを有する。図５は、上記例による第１の解
決策を示したものであり、ＳＥＣ−ＤＥＤ ＥＣＣビッ
トを含む、７２個のデータビット５１、ｄ0…ｄ71と、
ＳＥＣ−ＤＥＤ ＥＣＣビットを含む１２個の第１のカ
ウンタ値ビット５２、Ｃ0…Ｃ11と、を含むデータパケ
ットメッセージ５０が形成されている。この例では第２
のカウンタ値が必要とされる。第２のカウンタ値は、第
１のカウンタ値における１の数を保持するものであり、
１２ビットコードにおける１の数を保持するために４ビ
ット幅である必要がある。４ビットの第２のカウンタ値
を保護するために、４ビットのＥＣＣが必要とされる。
これにより、（８，４）ＳＥＣ−ＤＥＤコード５３、す
なわちＡＣ0…ＡＣ7が形成される。これらの８ビット
は、２サイクルで５本の配線上を伝送可能である。第２
のカウンタ値および第２のカウンタ値ＥＣＣを３サイク
ルより少ないサイクルで伝送可能であるため、第３のカ
ウンタは必要ではない。なお、このコードは、第３のサ
ブメッセージを形成し、他の２つのサブメッセージとは
別々に復号化される。したがって、合計２０ビットのカ
ウンタ値およびカウンタ値ＥＣＣが実データおよび実デ
ータＥＣＣに添付される。
【００１９】第２の解決策は、カウンタ値を追加せず
に、第１のカウンタ値ＥＣＣの選択されたビットを別々
に保護するものである。カウンタ値の該ビットは、ＥＣ
Ｃ後に、任意のグループにおける合計ビット数がチャン
ネル幅の２倍を超えないように別々のグループで符号化
される。すなわち、カウンタ値の該ビットは複数のＥＣ
Ｃコードに分割される。図６は、この例による第２の解
決策を示すものであって、ＳＥＣ−ＤＥＤ ＥＣＣビッ
トを含む、７２個のデータビット６１、ｄ0…ｄ7 1と、
ＳＥＣ−ＤＥＤ ＥＣＣビットを含む１０個の第１のカ
ウンタ値ビット６２、Ｃ0…Ｃ9と、を含むデータパケッ
トメッセージ６０が形成されている。第１の解決策の場
合、カウンタ値とＥＣＣ５２を足したものが１２ビット
幅であったが、この例では、コードの全サイズを最大１
０ビットとすることができる。７ビットのカウンタ値の
５ビットは、５ビットのＥＣＣにより保護可能であり、
このため、（１０，５）ＳＥＣ−ＤＥＤ ＥＣＣコード
６２が形成される。なお、１０ビットは２サイクルで伝
送されるため、この（１０，５）コードで十分である。
カウンタ値の残りの２ビットは、４ビットのＥＣＣで保
護され、このため（６，２）コード６３が形成される。
したがって、本解決策により、合計１６ビットのカウン
タ値およびカウンタ値ＥＣＣが実データおよび実データ
ＥＣＣに添付されることになる。なお、この例では、第
２の解決策は、第１の解決策より良好な結果をもたらす
が、値が異なると結果も異なる。いずれの解決策におい
ても、カウンタ値は保護される。
に、第１のカウンタ値ＥＣＣの選択されたビットを別々
に保護するものである。カウンタ値の該ビットは、ＥＣ
Ｃ後に、任意のグループにおける合計ビット数がチャン
ネル幅の２倍を超えないように別々のグループで符号化
される。すなわち、カウンタ値の該ビットは複数のＥＣ
Ｃコードに分割される。図６は、この例による第２の解
決策を示すものであって、ＳＥＣ−ＤＥＤ ＥＣＣビッ
トを含む、７２個のデータビット６１、ｄ0…ｄ7 1と、
ＳＥＣ−ＤＥＤ ＥＣＣビットを含む１０個の第１のカ
ウンタ値ビット６２、Ｃ0…Ｃ9と、を含むデータパケッ
トメッセージ６０が形成されている。第１の解決策の場
合、カウンタ値とＥＣＣ５２を足したものが１２ビット
幅であったが、この例では、コードの全サイズを最大１
０ビットとすることができる。７ビットのカウンタ値の
５ビットは、５ビットのＥＣＣにより保護可能であり、
このため、（１０，５）ＳＥＣ−ＤＥＤ ＥＣＣコード
６２が形成される。なお、１０ビットは２サイクルで伝
送されるため、この（１０，５）コードで十分である。
カウンタ値の残りの２ビットは、４ビットのＥＣＣで保
護され、このため（６，２）コード６３が形成される。
したがって、本解決策により、合計１６ビットのカウン
タ値およびカウンタ値ＥＣＣが実データおよび実データ
ＥＣＣに添付されることになる。なお、この例では、第
２の解決策は、第１の解決策より良好な結果をもたらす
が、値が異なると結果も異なる。いずれの解決策におい
ても、カウンタ値は保護される。
【００２０】以下に別の例を挙げる。６４ビットが５本
の配線を用いて伝送され、所望のエラー検出により、配
線縮退故障に加えて、任意のシングルエラーも検出する
場合を考える。この場合、シングルエラー検出メカニズ
ムは、６５ビット（データに６４ビット＋パリティビッ
トに１ビット）を必要とする。図７は、第１の解決策に
おける、例として６４ビットであるメッセージデータパ
ケット７０を示しており、このパケットは、６４個のデ
ータビット７１、ｄ0…ｄ63と、データビット７１に対
するパリティビットＰｄ７２とを含む。このため、６５
ビットが５本の配線で伝送されることにより、７ビット
幅のカウンタビット、すなわちＣ0〜Ｃ6７３が必要とさ
れる。これらの７ビットのカウンタビットは、別のパリ
ティビットであるＰＣ７４により保護され、従って８ビ
ットが必要となる。これらの８ビットは配線故障を受け
やすい（１本の配線を２回通過するビットもある）た
め、４ビット幅、すなわちＡＣ0〜ＡＣ3７５の第２のカ
ウンタが必要であり、パリティＰＡＣ７６がこのカウン
タビットを合計５ビットで保護する。５本の配線がある
ため、さらに多くのカウンタは必要ない。第２の解決策
は、７ビットカウンタの４ビットを取り、パリティがこ
れを保護するものである（図８）。残りの３ビットはパ
リティを別に保護するためのものである。図８は、第２
の解決策において、例として６４データビットを有する
メッセージデータパケット８０を示しており、このパケ
ットは、６４個のデータビット８１、ｄ0…ｄ63と、デ
ータビット８１に対するパリティビットＰｄ８２とを含
む。このため、６５ビットが５本の配線で伝送されるこ
とにより、７ビットの幅を有するカウンタが必要とされ
る。第２の解決策は、最大サイズが５ビットとなるよう
に、５本の配線でカウンタ（値）を複数部分に分割す
る。１つのパリティビットが保護用に必要とされるた
め、カウンタ（値）は最大４ビットのセグメントに分割
される。このため、カウンタ（値）の４ビットＣ0〜Ｃ3
８３がパリティビットＰＣＬ８４により保護され、カウ
ンタ（値）の３ビットＣ4〜Ｃ6がパリティビットＰＣＨ
８５により保護される。なお、カウンタ（値）は下位４
ビットと上位３ビットにセグメント化されるものとして
図示されているが、他の分割も可能である。配線（縮
退）故障検出によってシングルエラーがカバーされるた
め、パリティビットはシングルエラーを検出するために
は不要である。しかしながら、それらは、配線故障検出
がすべてのタイプのＥＣＣ（たとえば、ＳＥＣ−ＤＥ
Ｄ）をカバーし得ないため一例として使用される。
の配線を用いて伝送され、所望のエラー検出により、配
線縮退故障に加えて、任意のシングルエラーも検出する
場合を考える。この場合、シングルエラー検出メカニズ
ムは、６５ビット（データに６４ビット＋パリティビッ
トに１ビット）を必要とする。図７は、第１の解決策に
おける、例として６４ビットであるメッセージデータパ
ケット７０を示しており、このパケットは、６４個のデ
ータビット７１、ｄ0…ｄ63と、データビット７１に対
するパリティビットＰｄ７２とを含む。このため、６５
ビットが５本の配線で伝送されることにより、７ビット
幅のカウンタビット、すなわちＣ0〜Ｃ6７３が必要とさ
れる。これらの７ビットのカウンタビットは、別のパリ
ティビットであるＰＣ７４により保護され、従って８ビ
ットが必要となる。これらの８ビットは配線故障を受け
やすい（１本の配線を２回通過するビットもある）た
め、４ビット幅、すなわちＡＣ0〜ＡＣ3７５の第２のカ
ウンタが必要であり、パリティＰＡＣ７６がこのカウン
タビットを合計５ビットで保護する。５本の配線がある
ため、さらに多くのカウンタは必要ない。第２の解決策
は、７ビットカウンタの４ビットを取り、パリティがこ
れを保護するものである（図８）。残りの３ビットはパ
リティを別に保護するためのものである。図８は、第２
の解決策において、例として６４データビットを有する
メッセージデータパケット８０を示しており、このパケ
ットは、６４個のデータビット８１、ｄ0…ｄ63と、デ
ータビット８１に対するパリティビットＰｄ８２とを含
む。このため、６５ビットが５本の配線で伝送されるこ
とにより、７ビットの幅を有するカウンタが必要とされ
る。第２の解決策は、最大サイズが５ビットとなるよう
に、５本の配線でカウンタ（値）を複数部分に分割す
る。１つのパリティビットが保護用に必要とされるた
め、カウンタ（値）は最大４ビットのセグメントに分割
される。このため、カウンタ（値）の４ビットＣ0〜Ｃ3
８３がパリティビットＰＣＬ８４により保護され、カウ
ンタ（値）の３ビットＣ4〜Ｃ6がパリティビットＰＣＨ
８５により保護される。なお、カウンタ（値）は下位４
ビットと上位３ビットにセグメント化されるものとして
図示されているが、他の分割も可能である。配線（縮
退）故障検出によってシングルエラーがカバーされるた
め、パリティビットはシングルエラーを検出するために
は不要である。しかしながら、それらは、配線故障検出
がすべてのタイプのＥＣＣ（たとえば、ＳＥＣ−ＤＥ
Ｄ）をカバーし得ないため一例として使用される。
【００２１】第３の解決策は、カウンタ値のサイズを縮
小する、すなわち、幅がより小さいカウンタ値を使用す
ることである。カウンタ値が小さいと、サブメッセージ
が小さくなる。さらに、カウンタ値が小さいと、保護に
必要なＥＣＣビットが少なくなり、この結果サブメッセ
ージが小さくなる。上述の例において、チャンネルが１
７ビット幅であって、６４ビットの実データと８ビット
のＥＣＣチェックビットを有するメッセージパケット９
０を転送し、図９に示すような（７２，６４）コードを
形成する場合を考える。なお、７２ビットは１７の配線
上を５サイクルで送信されるため、少なくとも１本の配
線が５ビットのメッセージを搬送し、この配線が故障ま
たは縮退故障した場合は、５つのエラーが発生する。従
って、配線縮退故障は、−５（すなわち、配線は０に固
定されているが、実際の値は１である場合）乃至＋５
（すなわち、配線は１に固定されているが、実際の値は
０である場合）だけカウンタ（値）に影響を及ぼすにす
ぎない。したがって、幅４ビットのカウンタ（値）は、
１０の幅を許容できるため、この幅のカウンタ（値）で
十分である。このため、カウンタ値を保護するために、
前述の実施形態で必要される（１２，７）コードではな
く、（８，４）ＳＥＣ−ＤＥＤ ＥＣＣコード９２、す
なわち、Ｃ0〜Ｃ7が必要とされる。一般に、カウンタ値
は、全コードワードを伝送するサイクル数の２倍の対数
（底２）の上限である幅を有する必要がある。したがっ
て、本例では、１６を法とする（モジュロ１６）１の数
がカウントされる。これは、１を加え、モジュロ演算を
行うことにより実行されるが、カウント中は、全幅を有
することになるが、送信中は、余分な上部ビットを切り
離すことが可能である。第３の解決策は好ましい実施形
態である。
小する、すなわち、幅がより小さいカウンタ値を使用す
ることである。カウンタ値が小さいと、サブメッセージ
が小さくなる。さらに、カウンタ値が小さいと、保護に
必要なＥＣＣビットが少なくなり、この結果サブメッセ
ージが小さくなる。上述の例において、チャンネルが１
７ビット幅であって、６４ビットの実データと８ビット
のＥＣＣチェックビットを有するメッセージパケット９
０を転送し、図９に示すような（７２，６４）コードを
形成する場合を考える。なお、７２ビットは１７の配線
上を５サイクルで送信されるため、少なくとも１本の配
線が５ビットのメッセージを搬送し、この配線が故障ま
たは縮退故障した場合は、５つのエラーが発生する。従
って、配線縮退故障は、−５（すなわち、配線は０に固
定されているが、実際の値は１である場合）乃至＋５
（すなわち、配線は１に固定されているが、実際の値は
０である場合）だけカウンタ（値）に影響を及ぼすにす
ぎない。したがって、幅４ビットのカウンタ（値）は、
１０の幅を許容できるため、この幅のカウンタ（値）で
十分である。このため、カウンタ値を保護するために、
前述の実施形態で必要される（１２，７）コードではな
く、（８，４）ＳＥＣ−ＤＥＤ ＥＣＣコード９２、す
なわち、Ｃ0〜Ｃ7が必要とされる。一般に、カウンタ値
は、全コードワードを伝送するサイクル数の２倍の対数
（底２）の上限である幅を有する必要がある。したがっ
て、本例では、１６を法とする（モジュロ１６）１の数
がカウントされる。これは、１を加え、モジュロ演算を
行うことにより実行されるが、カウント中は、全幅を有
することになるが、送信中は、余分な上部ビットを切り
離すことが可能である。第３の解決策は好ましい実施形
態である。
【００２２】なお、設計者は、（チェックビットの数に
換算して）検出とオーバヘッドとをトレードオフするこ
とにより、信頼性を低くした場合に必要とされるビット
数よりカウンタ値ビットを少なくすることを決定するこ
ともできる。すなわち、カウンタビットの数を、配線縮
退故障検出を行うのに必要な数より少なくすることがで
きるが、その場合は、配線縮退故障検出を保証すること
はできない。
換算して）検出とオーバヘッドとをトレードオフするこ
とにより、信頼性を低くした場合に必要とされるビット
数よりカウンタ値ビットを少なくすることを決定するこ
ともできる。すなわち、カウンタビットの数を、配線縮
退故障検出を行うのに必要な数より少なくすることがで
きるが、その場合は、配線縮退故障検出を保証すること
はできない。
【００２３】また、カウンタ値および実データビット
は、チェックビットに不足がある場合、ともにＥＣＣに
より保護され得る（または、結合して保護されるＥＣＣ
になり得る）。しかしながら、これは、配線故障または
縮退故障に対する完全なカバレージを提供するものでは
ない。たとえば、簡単なパリティ保護がなされたデータ
およびカウンタ（値）があり、該データにおいて１ビッ
トを変化させ、かつカウンタ（値）（最下位ビット）に
おいて１ビットを変化させる配線故障が発生したとす
る。パリティは、エラーを検出せず、カウンタ（値）も
また検出しない。従って、上記例では、カウンタ（値）
に４ビットが、データに６４ビットが必要とされる。こ
れらの６８ビットを保護するために、８ビットのＥＣＣ
データが必要とされるため、（７６，６８）ＳＥＣ−Ｄ
ＥＤ ＥＣＣコードが形成される。
は、チェックビットに不足がある場合、ともにＥＣＣに
より保護され得る（または、結合して保護されるＥＣＣ
になり得る）。しかしながら、これは、配線故障または
縮退故障に対する完全なカバレージを提供するものでは
ない。たとえば、簡単なパリティ保護がなされたデータ
およびカウンタ（値）があり、該データにおいて１ビッ
トを変化させ、かつカウンタ（値）（最下位ビット）に
おいて１ビットを変化させる配線故障が発生したとす
る。パリティは、エラーを検出せず、カウンタ（値）も
また検出しない。従って、上記例では、カウンタ（値）
に４ビットが、データに６４ビットが必要とされる。こ
れらの６８ビットを保護するために、８ビットのＥＣＣ
データが必要とされるため、（７６，６８）ＳＥＣ−Ｄ
ＥＤ ＥＣＣコードが形成される。
【００２４】さらに、単一の配線故障を検出することが
できるが、０から１への遷移数が１から０への遷移数と
等しい場合には、複数の配線故障を検出できない場合が
ある。このため、複数の配線故障のいくつかについては
検出することができるが、すべての配線故障を検出でき
るわけではない。
できるが、０から１への遷移数が１から０への遷移数と
等しい場合には、複数の配線故障を検出できない場合が
ある。このため、複数の配線故障のいくつかについては
検出することができるが、すべての配線故障を検出でき
るわけではない。
【００２５】さらに、本発明は、複数の配線を含む任意
のデータ伝送環境においても動作可能であり、たとえ
ば、ＬＡＮ、ＷＡＮまたはインターネットを介して接続
された２つのコンピュータ間でＥＣＣが使用される。ま
た、本発明は、コンピュータシステム内部の、たとえ
ば、ＲＡＭとＣＰＵ間のデータ伝送にも使用可能であ
る。これは、特にマルチプロセッサシステムについてい
える。
のデータ伝送環境においても動作可能であり、たとえ
ば、ＬＡＮ、ＷＡＮまたはインターネットを介して接続
された２つのコンピュータ間でＥＣＣが使用される。ま
た、本発明は、コンピュータシステム内部の、たとえ
ば、ＲＡＭとＣＰＵ間のデータ伝送にも使用可能であ
る。これは、特にマルチプロセッサシステムについてい
える。
【００２６】図４は、本発明に使用されるように構成さ
れたコンピュータシステム４００を示す。データビット
を送信するために使用される配線は、バス４０２、また
は４０５と４０６を結合するバス、あるいはネットワー
ク４１２である。システム４００において、中央処理装
置（ＣＰＵ）４０１は、バス４０２に結合される。さら
に、バス４０２は、ランダムアクセスメモリ（ＲＡＭ）
４０３、読み取り専用メモリ（ＲＯＭ）４０４、入出力
（Ｉ／Ｏ）カード４０５、通信カード４１１、ユーザイ
ンターフェースカード４０８およびディスプレイカード
４０９に結合される。ＲＡＭ４０３およびＲＯＭ４０４
は、当該技術において周知のように、ユーザとシステム
データとプログラムとを保持する。Ｉ／Ｏカード４０５
は、ハードドライブ４０６等の記憶装置をコンピュータ
システムに接続する。通信カード４１１は、コンピュー
タシステムをローカルネットワーク、広域ネットワーク
またはインターネットネットワーク４１２に結合するよ
う構成されている。ユーザインターフェースカード４０
８は、キーボード４１３、ポインティングデバイス４０
７等のユーザ入力装置をコンピュータシステム４００に
結合する。最後に、ディスプレイカード４０９は、ＣＰ
Ｕ４０１により駆動されて、表示装置４１０の表示を制
御する。ＣＰＵ４０１は、ＨＰ ＰＡ−８２００等の任
意の汎用ＣＰＵとすることができる。しかしながら、本
発明は、ＣＰＵ４０１が、本明細書において説明したよ
うな本発明の動作をサポートする限り、ＣＰＵ４０１の
アーキテクチャにより制限されるものではない。なお、
エラーコード（ＥＣ）という用語は、訂正および／また
は検出を意味する。
れたコンピュータシステム４００を示す。データビット
を送信するために使用される配線は、バス４０２、また
は４０５と４０６を結合するバス、あるいはネットワー
ク４１２である。システム４００において、中央処理装
置（ＣＰＵ）４０１は、バス４０２に結合される。さら
に、バス４０２は、ランダムアクセスメモリ（ＲＡＭ）
４０３、読み取り専用メモリ（ＲＯＭ）４０４、入出力
（Ｉ／Ｏ）カード４０５、通信カード４１１、ユーザイ
ンターフェースカード４０８およびディスプレイカード
４０９に結合される。ＲＡＭ４０３およびＲＯＭ４０４
は、当該技術において周知のように、ユーザとシステム
データとプログラムとを保持する。Ｉ／Ｏカード４０５
は、ハードドライブ４０６等の記憶装置をコンピュータ
システムに接続する。通信カード４１１は、コンピュー
タシステムをローカルネットワーク、広域ネットワーク
またはインターネットネットワーク４１２に結合するよ
う構成されている。ユーザインターフェースカード４０
８は、キーボード４１３、ポインティングデバイス４０
７等のユーザ入力装置をコンピュータシステム４００に
結合する。最後に、ディスプレイカード４０９は、ＣＰ
Ｕ４０１により駆動されて、表示装置４１０の表示を制
御する。ＣＰＵ４０１は、ＨＰ ＰＡ−８２００等の任
意の汎用ＣＰＵとすることができる。しかしながら、本
発明は、ＣＰＵ４０１が、本明細書において説明したよ
うな本発明の動作をサポートする限り、ＣＰＵ４０１の
アーキテクチャにより制限されるものではない。なお、
エラーコード（ＥＣ）という用語は、訂正および／また
は検出を意味する。
【００２７】本発明およびその利点を詳細に説明してき
たが、特許請求の範囲により規定される本発明の思想お
よび範囲から逸脱することなく、本明細書で説明した事
項について種々の変更、置換および修正を行うことがで
きることが理解されよう。以下においては、本発明の種
々の構成要件の組み合わせからなる例示的な実施態様を
示す。 １．データメッセージの伝送中に配線故障を検出するた
めの方法であって、前記データメッセージ（２０）は、
データ部（２１）と、前記データ部に関連づけられた第
１のエラーコード（ＥＣ）部（２２）とからなり、前記
データ部および前記第１のＥＣ部に存在する特定ビット
の数を表すカウンタ値（２３）を決定するステップ（１
２）であって、前記特定ビットが、２進数の１と２進数
のゼロからなるグループから選択される、ステップと、
前記カウンタ値に関連づけられる第２のＥＣ部（２４）
を形成するステップ（１３）と、前記カウンタ値および
前記第２のＥＣ部を用いて前記データメッセージを符号
化するステップ（１４）と、前記データメッセージの伝
送中に、配線故障によるエラーが前記データ部に存在す
るか否かを判定するために、受信体が、前記符号化され
たカウンタ値を使用するステップからなる、方法。 ２．前記第１のＥＣ部（２２）および前記第２のＥＣ部
（２４）が、シングルエラー訂正コードおよびダブルエ
ラー検出コードである、上項１の方法。 ３．前記第１のＥＣ部（２２）および前記第２のＥＣ部
（２４）が、シングルエラー検出コードである、上項１
の方法。 ４．前記使用するステップが、前記メッセージ（２０）
を、前記データ部（２１）及び前記第１のＥＣ部（２
２）からなる第１のサブメッセージと、前記カウンタ値
（２３）及び前記第２のＥＣ部（２４）からなる第２の
サブメッセージとを有する、少なくとも２つのサブメッ
セージに分割するステップ（３１）と、前記第１及び第
２のサブメッセージを復号化するステップ（３２）と、
前記第１のサブメッセージに存在する特定ビットの数を
表す別のカウンタ値を決定するステップ（３４）と、前
記別のカウンタ値と前記第２のサブメッセージのカウン
タ値を比較するステップ（３５）と、前記比較ステップ
が、前記別のカウンタ値が前記第２のサブメッセージの
カウンタ値と異なることを示す場合に、エラーを通知す
るステップ（３７）からなる、上項１の方法。 ５．前記使用するステップが、前記第１のＥＣ部（２
２）によって前記第１のサブメッセージにおけるエラー
を検出するステップと、前記第２のＥＣ部（２４）によ
って前記第２のサブメッセージにおけるエラーを検出す
るステップをさらに含み、エラー検出する前記ステップ
が、別のカウンタ値を決定する前記ステップに先立って
行われる、上項４の方法。 ６．前記カウンタ値（２３）と前記第２のＥＣ部（２
４）のサイズが、前記メッセージの伝送時に使用される
伝送経路の幅と比較して、前記第２のＥＣ部により保護
可能なサイズより大きく、先行するカウンタ値および先
行するのＥＣ部に存在する特定ビットの数を表す次のカ
ウンタ値を生成するステップと、前記次のカウンタ値と
関連づけられた次のＥＣ部を形成するステップと、前記
次のカウンタ値と前記次のＥＣ部のサイズが、前記伝送
経路の幅と比較して、前記次のＥＣ部により保護可能な
サイズ程度（または、サイズ以下）になるまで、前記生
成するステップと形成するステップを繰り返すステップ
からさらになる、上項１の方法。 ７．前記カウンタ値（２３）および前記第２のＥＣ部
（２４）のサイズが、前記メッセージの伝送時に使用さ
れる伝送経路の幅と比較して、前記第２のＥＣ部により
保護可能なサイズより大きく、前記カウンタ値を複数の
カウンタ値部分に分割するステップと、複数のＥＣ部を
形成するステップであって、各ＥＣ部が、前記複数のカ
ウンタ値部分の特定の１つと関連づけられる、ステップ
からさらになる上項１の方法であって、前記各カウンタ
値部分およびそれに関連づけられたＥＣ部のサイズが、
前記伝送経路の幅と比較して、前記関連づけられたＥＣ
部により保護可能なサイズ程度（または、サイズ以下）
である、方法。 ８．高次ビットを除去することにより前記カウンタ値
（２３）を切り捨てるステップであって、これにより、
残りのビットが、前記データ部（２１）および前記第１
のＥＣ部（２２）を伝送するのに必要なサイクル数の２
倍を示すのに十分な幅となるようにする、ステップをさ
らに含み、前記切り捨てるステップが、前記第２のＥＣ
部（２４）を形成する前記ステップに先立って行われ
る、上項１の方法。
たが、特許請求の範囲により規定される本発明の思想お
よび範囲から逸脱することなく、本明細書で説明した事
項について種々の変更、置換および修正を行うことがで
きることが理解されよう。以下においては、本発明の種
々の構成要件の組み合わせからなる例示的な実施態様を
示す。 １．データメッセージの伝送中に配線故障を検出するた
めの方法であって、前記データメッセージ（２０）は、
データ部（２１）と、前記データ部に関連づけられた第
１のエラーコード（ＥＣ）部（２２）とからなり、前記
データ部および前記第１のＥＣ部に存在する特定ビット
の数を表すカウンタ値（２３）を決定するステップ（１
２）であって、前記特定ビットが、２進数の１と２進数
のゼロからなるグループから選択される、ステップと、
前記カウンタ値に関連づけられる第２のＥＣ部（２４）
を形成するステップ（１３）と、前記カウンタ値および
前記第２のＥＣ部を用いて前記データメッセージを符号
化するステップ（１４）と、前記データメッセージの伝
送中に、配線故障によるエラーが前記データ部に存在す
るか否かを判定するために、受信体が、前記符号化され
たカウンタ値を使用するステップからなる、方法。 ２．前記第１のＥＣ部（２２）および前記第２のＥＣ部
（２４）が、シングルエラー訂正コードおよびダブルエ
ラー検出コードである、上項１の方法。 ３．前記第１のＥＣ部（２２）および前記第２のＥＣ部
（２４）が、シングルエラー検出コードである、上項１
の方法。 ４．前記使用するステップが、前記メッセージ（２０）
を、前記データ部（２１）及び前記第１のＥＣ部（２
２）からなる第１のサブメッセージと、前記カウンタ値
（２３）及び前記第２のＥＣ部（２４）からなる第２の
サブメッセージとを有する、少なくとも２つのサブメッ
セージに分割するステップ（３１）と、前記第１及び第
２のサブメッセージを復号化するステップ（３２）と、
前記第１のサブメッセージに存在する特定ビットの数を
表す別のカウンタ値を決定するステップ（３４）と、前
記別のカウンタ値と前記第２のサブメッセージのカウン
タ値を比較するステップ（３５）と、前記比較ステップ
が、前記別のカウンタ値が前記第２のサブメッセージの
カウンタ値と異なることを示す場合に、エラーを通知す
るステップ（３７）からなる、上項１の方法。 ５．前記使用するステップが、前記第１のＥＣ部（２
２）によって前記第１のサブメッセージにおけるエラー
を検出するステップと、前記第２のＥＣ部（２４）によ
って前記第２のサブメッセージにおけるエラーを検出す
るステップをさらに含み、エラー検出する前記ステップ
が、別のカウンタ値を決定する前記ステップに先立って
行われる、上項４の方法。 ６．前記カウンタ値（２３）と前記第２のＥＣ部（２
４）のサイズが、前記メッセージの伝送時に使用される
伝送経路の幅と比較して、前記第２のＥＣ部により保護
可能なサイズより大きく、先行するカウンタ値および先
行するのＥＣ部に存在する特定ビットの数を表す次のカ
ウンタ値を生成するステップと、前記次のカウンタ値と
関連づけられた次のＥＣ部を形成するステップと、前記
次のカウンタ値と前記次のＥＣ部のサイズが、前記伝送
経路の幅と比較して、前記次のＥＣ部により保護可能な
サイズ程度（または、サイズ以下）になるまで、前記生
成するステップと形成するステップを繰り返すステップ
からさらになる、上項１の方法。 ７．前記カウンタ値（２３）および前記第２のＥＣ部
（２４）のサイズが、前記メッセージの伝送時に使用さ
れる伝送経路の幅と比較して、前記第２のＥＣ部により
保護可能なサイズより大きく、前記カウンタ値を複数の
カウンタ値部分に分割するステップと、複数のＥＣ部を
形成するステップであって、各ＥＣ部が、前記複数のカ
ウンタ値部分の特定の１つと関連づけられる、ステップ
からさらになる上項１の方法であって、前記各カウンタ
値部分およびそれに関連づけられたＥＣ部のサイズが、
前記伝送経路の幅と比較して、前記関連づけられたＥＣ
部により保護可能なサイズ程度（または、サイズ以下）
である、方法。 ８．高次ビットを除去することにより前記カウンタ値
（２３）を切り捨てるステップであって、これにより、
残りのビットが、前記データ部（２１）および前記第１
のＥＣ部（２２）を伝送するのに必要なサイクル数の２
倍を示すのに十分な幅となるようにする、ステップをさ
らに含み、前記切り捨てるステップが、前記第２のＥＣ
部（２４）を形成する前記ステップに先立って行われ
る、上項１の方法。
【００２８】
【発明の効果】本発明によれば、大きなオーバヘッドを
生じず、かつ、実施が容易な、配線縮退故障を検出する
エラー検出メカニズムを提供することができる。
生じず、かつ、実施が容易な、配線縮退故障を検出する
エラー検出メカニズムを提供することができる。
【図１】メッセージを符号化する本発明のメカニズムの
フロー図を示す。
フロー図を示す。
【図２】図１により符号化されたメッセージを示す。
【図３】図２のメッセージを復号化する本発明のメカニ
ズムのフロー図を示す。
ズムのフロー図を示す。
【図４】図１および図３の本発明を実施するよう構成さ
れたコンピュータシステムのブロック図を示す。
れたコンピュータシステムのブロック図を示す。
【図５】図１の本発明の１実施態様によって形成される
図２のデータメッセージの例を示す。
図２のデータメッセージの例を示す。
【図６】図１の本発明の、図５とは異なる実施態様によ
って形成される図２のデータメッセージの例を示す。
って形成される図２のデータメッセージの例を示す。
【図７】図１の本発明の、図５及び６とは異なる実施態
様によって形成される図２のデータメッセージの例を示
す。
様によって形成される図２のデータメッセージの例を示
す。
【図８】図１の本発明の、図５、６及び７とは異なる実
施態様によって形成される図２のデータメッセージの例
を示す。
施態様によって形成される図２のデータメッセージの例
を示す。
【図９】図１の本発明の、図５、６、７及び８とは異な
る実施態様によって形成される図２のデータメッセージ
の例を示す。
る実施態様によって形成される図２のデータメッセージ
の例を示す。
２０ データメッセージ ２１ 実データ部 ２２ ＥＣＣチェックビット（第１のＥＣ部） ２３ カウンタ値 ２４ ＥＣＣチェックビット（第２のＥＣ部）
Claims (1)
- 【請求項１】データメッセージの伝送中に配線故障を検
出するための方法であって、前記データメッセージ（２
０）は、データ部（２１）と、前記データ部に関連づけ
られた第１のエラーコード（ＥＣ）部（２２）とからな
り、 前記データ部および前記第１のＥＣ部に存在する特定ビ
ットの数を表すカウンタ値（２３）を決定するステップ
（１２）であって、前記特定ビットが、２進数の１と２
進数のゼロからなるグループから選択される、ステップ
と、 前記カウンタ値に関連づけられる第２のＥＣ部（２４）
を形成するステップ（１３）と、 前記カウンタ値および前記第２のＥＣ部を用いて前記デ
ータメッセージを符号化するステップ（１４）と、 前記データメッセージの伝送中に、配線故障によるエラ
ーが前記データ部に存在するか否かを判定するために、
受信体が、前記符号化されたカウンタ値を使用するステ
ップからなる、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/438063 | 1999-11-10 | ||
| US09/438,063 US6473877B1 (en) | 1999-11-10 | 1999-11-10 | ECC code mechanism to detect wire stuck-at faults |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001211085A true JP2001211085A (ja) | 2001-08-03 |
| JP2001211085A5 JP2001211085A5 (ja) | 2005-06-30 |
| JP4053228B2 JP4053228B2 (ja) | 2008-02-27 |
Family
ID=23739054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327211A Expired - Fee Related JP4053228B2 (ja) | 1999-11-10 | 2000-10-26 | 配線縮退故障を検出するためのｅｃｃコードメカニズム |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6473877B1 (ja) |
| EP (1) | EP1100205A3 (ja) |
| JP (1) | JP4053228B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10402286B2 (en) | 2016-11-24 | 2019-09-03 | Renesas Electronics Corporation | Input/output system, input device, and control method of input/output system |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473877B1 (en) | 1999-11-10 | 2002-10-29 | Hewlett-Packard Company | ECC code mechanism to detect wire stuck-at faults |
| EP1394559A1 (de) * | 2002-08-27 | 2004-03-03 | Siemens Aktiengesellschaft | Verfahren und Anordnung zur Erkennung und Behebung von Leitungsdefekten |
| US7096414B2 (en) * | 2003-08-04 | 2006-08-22 | Hewlett-Packard Development Company, L.P. | In-line wire error correction |
| JP3935149B2 (ja) * | 2004-01-16 | 2007-06-20 | 株式会社東芝 | 半導体集積回路 |
| KR100643288B1 (ko) | 2004-11-16 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 처리 장치 및 방법 |
| KR100643287B1 (ko) * | 2004-11-19 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 처리 장치 및 방법 |
| JP4529714B2 (ja) * | 2005-02-09 | 2010-08-25 | 日本電気株式会社 | Ｄｌｌ回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置 |
| US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
| US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
| US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
| US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
| US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
| US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
| US9596109B2 (en) | 2010-05-20 | 2017-03-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
| US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
| US9564994B2 (en) * | 2010-05-20 | 2017-02-07 | Kandou Labs, S.A. | Fault tolerant chip-to-chip communication with advanced voltage |
| US9479369B1 (en) | 2010-05-20 | 2016-10-25 | Kandou Labs, S.A. | Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage |
| WO2011151469A1 (en) | 2010-06-04 | 2011-12-08 | Ecole Polytechnique Federale De Lausanne | Error control coding for orthogonal differential vector signaling |
| FR2964222A1 (fr) * | 2010-08-25 | 2012-03-02 | Inst Telecom Telecom Bretagne | Dispositif d'apprentissage et de decodage de messages, mettant en œuvre un reseau de neurones, procedes d'apprentissage et de decodage et programmes d'ordinateur correspondants. |
| US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
| CN104995612B (zh) | 2013-01-17 | 2020-01-03 | 康杜实验室公司 | 低同步开关噪声芯片间通信方法和系统 |
| WO2014124450A1 (en) | 2013-02-11 | 2014-08-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth chip-to-chip communications interface |
| KR102241045B1 (ko) | 2013-04-16 | 2021-04-19 | 칸도우 랩스 에스에이 | 고 대역폭 통신 인터페이스를 위한 방법 및 시스템 |
| EP2997704B1 (en) | 2013-06-25 | 2020-12-16 | Kandou Labs S.A. | Vector signaling with reduced receiver complexity |
| KR102098247B1 (ko) * | 2013-11-25 | 2020-04-08 | 삼성전자 주식회사 | 메모리 시스템에서 데이터를 인코딩 및 디코딩하기 위한 방법 및 장치 |
| US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
| CN105993151B (zh) | 2014-02-02 | 2019-06-21 | 康杜实验室公司 | 低isi比低功率芯片间通信方法和装置 |
| EP3672176B1 (en) | 2014-02-28 | 2022-05-11 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
| US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
| US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
| US9852806B2 (en) | 2014-06-20 | 2017-12-26 | Kandou Labs, S.A. | System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding |
| US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
| US9900186B2 (en) | 2014-07-10 | 2018-02-20 | Kandou Labs, S.A. | Vector signaling codes with increased signal to noise characteristics |
| US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
| KR101943048B1 (ko) | 2014-07-21 | 2019-01-28 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
| CN110008166B (zh) | 2014-08-01 | 2023-07-18 | 康杜实验室公司 | 带内嵌时钟的正交差分向量信令码 |
| US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
| CN113225159B (zh) | 2015-06-26 | 2024-06-07 | 康杜实验室公司 | 高速通信系统 |
| US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
| US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
| US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
| WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
| US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
| EP3446403B1 (en) | 2016-04-22 | 2021-01-06 | Kandou Labs S.A. | High performance phase locked loop |
| US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
| EP3449606A4 (en) | 2016-04-28 | 2019-11-27 | Kandou Labs S.A. | LOW POWER MULTILAYER ATTACK CIRCUIT |
| CN109313622B (zh) | 2016-04-28 | 2022-04-15 | 康杜实验室公司 | 用于密集路由线组的向量信令码 |
| US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
| US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
| US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
| US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
| US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
| EP4216444A1 (en) | 2017-04-14 | 2023-07-26 | Kandou Labs, S.A. | Pipelined forward error correction for vector signaling code channel |
| US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
| US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
| US10693587B2 (en) | 2017-07-10 | 2020-06-23 | Kandou Labs, S.A. | Multi-wire permuted forward error correction |
| US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
| US10908995B2 (en) | 2017-09-29 | 2021-02-02 | Nvidia Corporation | Securing against errors in an error correcting code (ECC) implemented in an automotive system |
| US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
| US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
| US11356197B1 (en) | 2021-03-19 | 2022-06-07 | Kandou Labs SA | Error-tolerant forward error correction ordered set message decoder |
| CN116757158B (zh) * | 2023-08-11 | 2024-01-23 | 深圳致赢科技有限公司 | 基于半导体存储的数据管理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701909A (en) * | 1986-07-24 | 1987-10-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Collision detection technique for an optical passive star local area network using CSMA/CD |
| US4965883A (en) * | 1988-08-24 | 1990-10-23 | Digital Equipment Corporation | Method and apparatus for transmitting and receiving characters using a balanced weight error correcting code |
| US5432800A (en) * | 1991-10-29 | 1995-07-11 | Hitachi, Ltd. | Methods and apparatuses for transmission and reception of information signals |
| US6170073B1 (en) * | 1996-03-29 | 2001-01-02 | Nokia Mobile Phones (Uk) Limited | Method and apparatus for error detection in digital communications |
| US5996110A (en) * | 1996-12-16 | 1999-11-30 | Motorola, Inc. | Method and apparatus for decoding a data packet |
| US6084535A (en) * | 1997-01-30 | 2000-07-04 | Mitel Semiconductor Americas Inc. | System and method for generating many ones codes with hamming distance after precoding |
| US5892464A (en) * | 1997-03-19 | 1999-04-06 | Ericsson Inc. | Message encoding technique for communication systems |
| US6473877B1 (en) | 1999-11-10 | 2002-10-29 | Hewlett-Packard Company | ECC code mechanism to detect wire stuck-at faults |
-
1999
- 1999-11-10 US US09/438,063 patent/US6473877B1/en not_active Expired - Fee Related
-
2000
- 2000-10-26 JP JP2000327211A patent/JP4053228B2/ja not_active Expired - Fee Related
- 2000-11-07 EP EP00309866A patent/EP1100205A3/en not_active Ceased
-
2002
- 2002-09-17 US US10/245,260 patent/US6910169B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10402286B2 (en) | 2016-11-24 | 2019-09-03 | Renesas Electronics Corporation | Input/output system, input device, and control method of input/output system |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030066006A1 (en) | 2003-04-03 |
| EP1100205A2 (en) | 2001-05-16 |
| US6473877B1 (en) | 2002-10-29 |
| EP1100205A3 (en) | 2001-10-10 |
| JP4053228B2 (ja) | 2008-02-27 |
| US6910169B2 (en) | 2005-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4053228B2 (ja) | 配線縮退故障を検出するためのｅｃｃコードメカニズム | |
| US5517508A (en) | Method and apparatus for detection and error correction of packetized digital data | |
| US6041430A (en) | Error detection and correction code for data and check code fields | |
| JP4036338B2 (ja) | 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置 | |
| US5862160A (en) | Secondary channel for communication networks | |
| US6675349B1 (en) | Error correction coding of data blocks with included parity bits | |
| US7293222B2 (en) | Systems and processes for fast encoding of hamming codes | |
| US9787329B2 (en) | Efficient coding with single-error correction and double-error detection capabilities | |
| EP1735795B1 (en) | Method and apparatus for protecting parts of a packet in a wireless network | |
| EP1206040A2 (en) | Low delay channel codes for correcting bursts of lost packets | |
| US7137057B2 (en) | Method and apparatus for performing error correction code (ECC) conversion | |
| US20050188292A1 (en) | Method and apparatus for encoding special uncorrectable errors in an error correction code | |
| CA2493610A1 (en) | Multi-dimensional data protection and mirroring method for micro level data | |
| JPS6346615B2 (ja) | ||
| US20080155372A1 (en) | Methods and apparatus for improving error indication performance in systems with low-density parity check codes | |
| US20050149834A1 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
| EP3477478B1 (en) | Memory architecture including response manager for error correction circuit | |
| CA2364072C (en) | Interconnect system with error correction | |
| Subhasri et al. | VLSI design of parity check code with hamming code for error detection and correction | |
| JP2732862B2 (ja) | データ伝送試験装置 | |
| JPH0685793A (ja) | 伝送誤り検出方式 | |
| US7096414B2 (en) | In-line wire error correction | |
| JP2684031B2 (ja) | データの復号化方法 | |
| JPS58218255A (ja) | 符号誤り検出訂正方式 | |
| CN116954981A (zh) | 存储数据的方法、读取数据的方法和相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060823 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070314 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |