JPS63197124A - 誤り検査システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はディジタル・データ伝送における誤りを検出す
るシステムに関し、具体的には、誤りを検出する機構が
適切に作動していることを検査するシステムに関する。

Ｂ、従来技術とその問題点 データがＨａまたは機能ユニット間で伝送されるディジ
タル・システムでは、受は取った各データ・ワードまた
はメツセージの１つまたは複数のデータ・ビットが誤っ
ていることがある。このことはディジタル・データ処理
システムが出現して以来問題になっていた。

データ処理操作が複雑になるにつれて、より複雑な機器
を使用することが必要になり、データ伝送における誤り
を検出し訂正するシステムの必要性が増大している。た
とえば、ファイルの組合せ、ファイル内のデータの分類
、ラジオ放送、ケーブル、光ファイバなどによる遠隔地
との間でのデータの伝送、数値分析または統計分析、複
雑なデータ取扱い手順およびワード・プロセッシング操
作には、データ伝送の高い信頼性が必要である。特に遠
隔通信や遠隔計測の領域では、データが高いボー速度で
アナログ回線上を伝送されるとき、誤り率が増大する傾
向にある。データ誤りが発生したが検出されない場合、
貴重な情報とシステム操作そのものが影響を受ける。す
なわち、誤り検出または訂正機能は、複雑なシステムに
を益なだけでなく、システムの統合性を保証するのに必
要不可欠である。

データ伝送中に発生した誤りを検出するために開発され
たシ・ステムがいくつかある。誤りを検出する最初期の
システムの１つは、パリティ検査コードであった。２進
コード・ワードは、その奇数個のディジットが１である
場合、奇数パリティをもつ。たとえば、数１０１１は３
つの１デイジツトをもつので奇数パリティをもつ。同様
に、２進コード・ワード１１００は偶数のディジットを
もつので偶数パリティをもつ。

単一バリティ検査コードは、奇数または偶数パリティを
生成するために付加検査ビットを各ワードに追加するこ
とを特徴とする。

データ・ワードの１つのディジットまたはビットに誤り
がある場合、そのデータ・ワードに関連するパリティ検
査ビットが期待されたものと逆になるので識別できる。

通常、パリティ生成器は、伝送の前に、各ワードにパリ
ティ検査ビットを付加する。この技術は、データ・ワー
ドの埋込みと呼ばれる。通常、受信側機能ユニットまた
は受信機で、ワードのディジットが検査され′る。パリ
ティが正しくない場合は、データ・ワードのビットの１
つが誤りであると考えられる。誤りが受信機で検出され
ると、誤りを訂正するため、繰返し伝送の要求を出すこ
とができる。奇数個のディジットに誤りがある場合だけ
、単一パリティ検査で検出できる。偶数個の誤りがあれ
ば、正確な伝送で期待されるパリティが生成されるか゛
らである。さらに、上述のようなパリティ検査手順によ
っては、誤った特定のビットを識別することができない
。

その後、より複雑な誤り検査システムが考案された。固
定長ビットのデータ・ワードを、それぞれ一定数のデー
タ・ワードからなるブロックにまとめる。次いで、異な
るワード間および個別の各データ・ワードについてパリ
ティ検査を行なう。

ブロック・パリティ・コードは多くのパターンの誤りを
検出でき、またそれを使って誤り検出だけでなく、行列
中の所定の行と列に独立した誤りが発生したときは誤り
訂正もできる。幾何コードはパリティ検査ビット自体に
対する改良であるが、偶数個あり２次元で対称な誤りを
検出するのには使用できない。

パリティ検査コードと幾何コードが考案された後、ある
コードがハミング（ＨａｎｌＩｉｎｇ）によって発明さ
れ、彼の名を取ってハミング・コードと名付けられた。

ハミング・コードは、論理的にデータ・ワードをコード
化する複数のパリティ検査システムなので、単一の誤り
が検出できるだけでなく、識別して訂正することができ
る。ハミング・コードで使用される送信データ・ワード
は、元のデータ・ワードとそれに付加されたパリティ検
査ディジットから成る。必要なパリティ検査が、それぞ
れ送信されたワードの特定のビット位置で実行される。

誤ったディジットが、元のデータ・ワード・ビットの１
つであっても、また付加されたパリティ検査ビットの１
つであっても、このシステムはその誤ったディジットを
分離することができる。

すべてのパリティ検査動作が首尾よく実行されると、そ
のデータ・ワードは誤りがないとみなされる。しかし、
１つまたは複数の検査動作がうまく達成されない場合は
、パリティ検査ビットから導かれたいわゆるシンドロー
ム・ビットを復号することによって、単一ビット誤りが
一義的に決定される。

ハミング・コードは一般的に誤り訂正コード（ＦＣＣ）
と呼ばれる多数のコードの１つにすぎない。コードは、
通常、数学的にはそのコードの許容されるすべての数列
から成る、値の閉集合として記述される。データ通信で
は、送信された数は、所定のコード・セットに関係づけ
られない本質的にランダムなデータ・パターンである。

そこで、データの列が、上述のように、送信機でコード
・セットに追加することによってコード・セットに符合
させられる。送信データの連結を有効コードにするため
に元のデータ・ストリームに付加すべき正確なストリン
グを決定する手法が、これまでに開発されてきた。受信
機でコード値から元のデータを抽出し、実際のデータを
それが最後に使用される場所に送るための一貫した方法
がある。

そのコード体系が効果を発揮するには、予想される誤り
によって許容値が変更されて、そのコードの別の許容値
になるようなことがないよう、互いに十分具なる許容値
を含まなければならない。

巡回冗長検査（ＣＲＣ）コードは、送信データと組み合
わせると生成多項式で割り切れるようになる、２進デー
タ・ストリングから構成される。

ＣＲＣコードは、誤りが検出されない確率を低くするた
めに互に十分具なる１組の値が生じるように選択された
数である。元のデータ・ストリングに何を付加するか決
定するため、元のストリングが送信時に除算される。最
後のデータ・ビットが渡されたとき、除算の剰余を含む
ストリングが生成多項式で割り切れるので、その剰余が
追加される必要なストリングである。生成多項式は既知
の長さなので、元のストリングに追加される剰余も固定
長である。

受信機では、到着ストリングが生成多項式で除算される
。到着ストリングが割り切れない場合、誤りが発生した
とみなされる。到着ストリングが生成多項式で割り切れ
る場合は、最終宛先に送られるデータは、固定長の剰余
フィールドを取り除いた到着データである。

水平冗長コード（ＬＲＣ）はＣＲＣの特殊な場合であっ
て、選択された特定の生成多項式が、データ・ワードの
あらゆるビットに対して一度排他的論理和動作を実行し
て得られるのと同じＣＲＣコードをもたらす。たとえば
、データ・ストリームが複数ビット・ワードの連続とし
て表わされる場合、ストリームの終りに追加されるＬＲ
Ｃコードは、最初のワードを第２のワードと排他的論理
和し、それを第３のワードと排他的論理和し、以下同様
に次々に排他的論理和を取った結果に等しくなる。

受信機で検査を行なったとき、誤りが発生していなけれ
ばその結果はゼロである。

上記の説明かられかるように、誤りのあるデータ伝送の
問題を解決する従来の方法は、原因ではなく症状に対処
するものである。すなわち、データを受は取って、それ
が誤りであると判断されると、これまでは、正しくない
のはデータであるとみなされていた。その回復方法は、
しばしば同じ誤り検出技術を使ってデータを再送または
修正するものであった。

しかし、検査コード生成器に障害がある場合は、同じデ
ータ・メツセージに対して同じ検査コードが生成される
ことがある。どう見ても、誤りの矯正方法を見つけるこ
とについては進歩していない。

なお悪いことに、間欠的で予測できない誤りが発生する
ことがある。したがって、同様のまたは他の誤動作が発
生しやすい。実際、最も油断できない状況は、データを
誤って受は取ったのに、検査コードは誤りがないことを
示す場合である。この状況が起こると、受信側機能ユニ
ットおよびそれに接続されているシステムは、そのデー
タを正しいものとして取り扱い、その結果、下流側で重
大な結果が発生する可能性がある。

米国特許第４４５４８００号は、回路を使ってＣＲＣコ
ードを生成することを教示している。この特許を、現在
使用されている多くの形式のＣＲＣ生成器の例として本
明細書に引用する。

米国特許第４５２０２８１号は、ＣＲＣ回路を使って誤
動作するユニットを検出することを教示している。

米国特許第４３１２０６８号は、送信器と受信機の両方
で生成されるＣＲＣコードを比較して、データ送信が適
切なことを確認する方法を教示している。

米国特許第４４２２０（’！７号は、何らかの条件で機
能を停止して、それによって関連する回路に制御システ
ム中の負荷を消勢させる巡回冗長検査器を開示している
。

米国特許第３８８９１０９号は、検査機構を使って送信
制御論理と受信制御論理の動作を検査することを教示し
ている。検査動作中、通信サブチャンネルはいわゆる折
返し構成にされるので、プロセッサから送られたデータ
は送信制御論理と受信制御論理を介してプロセッサに返
される。戻りデータでＣＲＣ検査が実行されて、誤りが
あるかどうかが判定される。誤りがある場合、誤りが発
生した場所の判定を助けるため、送信制御論理と受信制
御論理を選択的に迂回することができる。

上記のシステムは、それぞれデータの欠陥ではなく、そ
れに付加された検査コードの欠陥による誤りを検出する
ことができる。さらに、データの誤りが発生しても、付
加された検査コードの欠陥のために、これらのどのシス
テムも誤りを検出できないことがある。こうした状況が
発生するのは、検査コード生成器が誤動作するかまたは
欠陥がある場合である。

したがって本発明の目的は、検査コード自体が適切に生
成されることを確認するシステムを提供することである
。

Ｃ０問題点を解決するための手段 本発明によると、２つの機能ユニット間でデータが正確
に送信されることを確認するシステムが提供される。こ
のシステムは、検査コード生成器と、検査コード生成器
に作動的に接続された、その適切な動作を確認する装置
を含む。

Ｄ、実施例 第１図に、本発明による直列データ用のシステム構成の
構成図が示されている。

第１の機能ユニット１０が、破線で輪郭を示されている
。第１のユニット１０は、データ線１２に接続されて、
そこから直列データを受は取る。

データ線１２から線１２ａを介してアセンブラ１４にデ
ータが送られる。アセンブラ１４は１つまたは複数のゲ
ート（図示せず）から構成され、複数の入力源からデー
タを選択する。アセンブラ１４はデータ線１２から線１
２ａを介して直列巡回冗長検査（ＣＲＣ）コード生成器
１θにデータを送る。以下で詳細に説明するように、Ｃ
ＲＣコード生成器１６はデータを処理し、データに付加
すべきＣＲＣコードを生成する。ＣＲＣコード生成器１
６には、検査回路１８が接続されている。検査回路１８
は、選択線１９によりデータをアセンブラ１４にゲート
する。すなわち、検査回路１８は選択線１９により、Ｃ
ＲＣコード生成器１６から線１５ａを介して送られてき
たコードを、またはデータ線１２から線１２ａを介して
送られてきたデータをアセンブラ１４にゲートすること
ができる。

第２のアセンブラ２０が、線１２を介してデータ源に接
続されると共に、線１５を介してＣＲＣコード生成器１
６に接続されており、どちらか一方の源から直接データ
を受けることができる。アセンブラ２０はＣＲＣコード
生成器１６によって生成されたＣＲＣコードをデータ線
１２から受は取ったデータに付加する。

破線で輪郭を示した第２の機能具ニア　）　２４が、線
２７を介してアセンブラ２０からデータを受は取る。デ
ータは、線２７から線２７ａを介してアセンブラ２８に
送られ、そこから第２の直列ＣＲＣコード生成器／比較
器３０に送られる。ＣＲＣコード生成器／比較器３０に
は第２の検査回路３２が接続されている。検査回路３２
は、選択線３３により、データ線２７からのデータを、
またはＣＲＣコード生成器／比較器３０から線３１に出
力されたコードをアセンブラ２８にゲートすることがで
きる。

第１の機能ユニット１０のＣＲＣ検査線３４が、第１の
検査回路１８から状況装置（図示せず）に接続されてい
る。同様に、第２の機能ユニット２４のＣＲＣ検査線３
６が、第２の検査回路３２から状況装置（図示せず）に
接続されている。最後に、データ検査線３８が、ＣＲＣ
コード生成器／比較器３０ともう１つの状況装置（図示
せず）に接続されている。状況装置は、検査回路１８と
３２およびＣＲＣコード生成器１６と３０がうまく機能
しているかどうか判定する。

次に第２図には、第１の機能ユニット１０および第２の
機能ユニット２４に使用される代表的な直列ＣＲＣコー
ド生成回路３９が示されている。

回路３９は、１６ビツト構成である。以下に説明するよ
うに、特定の生成多項式にもとづく好ましい実施例では
、ビット１５．１０および３への排他的論理和入力が設
けられる。ただし、実施される生成多項式に応じて、他
のビットもこうしたＣＲＣコード生成器回路内で入力を
もつことができる。ＣＲＣコード生成回路は、１６ビツ
トの幅に限定される必要はない。排他的論理和ゲート４
０がビット１０と１１の間に示され、排他的論理和ゲー
ト４２がビット３と４の間に示されている。

さらに、排他的論理和ゲート４４が、入力中の直列デー
タとビットＯからのＣＲＣ出力の排他的論理和をとるの
に使用できる。

次に第３図には、本発明による並列データ用のもう１つ
のシステム構成の椹成図が示されている。

第１の機能ユニット１１０が、破線で輪郭を示されてい
る。第１のユニット１１０は、データ線１１２に接続さ
れ、そこからデータを受は取る。

好ましい実施例では、データ線１１２は別々の８本の線
（図示せず）を備えており、データを並列モードで送る
ことができる。８本のデータ線により８ビツト（１バイ
ト）のデータを同時に送ることができる。

データ線１１２から線１１２ａを介してアセンブラ１１
４にデータが送られる。アセンブラ１１４は、１つまた
は複数のゲート（図示せず）から構成され、複数の入力
源からデータを選択する。

アセンブラ１１４はデータ線１１２から線１１２ａを介
して並列ＣＲＣコード生成器１１６にデータを送る。以
下で詳細に説明するように、ＣＲＣコード生成器１１６
はデータを処理し、データに付加すべきＣＲＣコードを
生成する。ＣＲＣコード生成器１１６には、検査回路１
１８が接続されている。検査回路１１８は、選択線１１
９によりデータをアセンブラ１第４にゲートする。すな
わち、検査回路１１８は、選択線１１９により、ＣＲＣ
コード生成器１１６から線１１．５ａを介して送られて
きたコードを、またはデータ線１１２から線１１２ａを
介して送られてきたデータをアセンブラ１１４にゲート
することができる。

第２のアセンブラ１２０が、線１１２を介してデータ源
に接続されると共に、線１１５を介してＣＲＣコード生
成器１１Ｂに接続されており、どちらか一方の源から直
接データを受は取ることができる。アセンブラ１２０は
ＣＲＣコード生成器１１６によって生成されたＣＲＣコ
ードをデータ線１１２から受は取ったデータに付加する
。この付加され大データ信号は次に直列化器１２２に送
られ、そこで、８本のデータ線が直列伝送用の線１２３
に変換される。

破線で輪郭を示した第２の機能ユニット１２４は、線１
２３に接続された並列化器１２６を備えている。並列化
器１２６は、直列データ線を８本の並列線１２７に変換
する。データは並列化器１２６から線１２７ａを介して
アセンブラ１２８に送られ、そこから第２の並列ＣＲＣ
コード生成器／比較器１３０に送られる。ＣＲＣコード
生成器／比較器１３０には第２の検査回路１３２が接続
されている。検査回路１３２は、選択線１３３により、
並列化器１２６から線１２７ａへ出力されたデータを、
またはＣＲＣコード生成器／比較器１３０から線１３１
へ出力されたコードをアセンブラ１２８にゲートするこ
とができる。

第１の機能ユニット１１０のＣＲＣ検査線１３４が、第
１の検査回路１１８から状況装置（図示せず）に接続さ
れている。同様に、第２の機能ユニット１２４のＣＲＣ
検査線１３６が、第２の検査回路１３２から状況装置（
図示せず）に接続されている。最後に、データ検査線１
３８がＣＲＣコード生成器／比較器１３０ともう一つの
状況装置に接続されている。これらの状況装置は、検査
回路１１８．１３２およびＣＲＣコード生成器１１８．
１３０がうま（機能しているかどうか判定する。

次に、第４図には、並列ＣＲＣコード生成回路５０の実
施例が示されている。並列形式のデータは、ＣＲＣコー
ド符号器５２に入力され、そこからＣＲＣコードの上位
バイト（ビット０〜７）５４と下位バイト（ビット８〜
１５）５８が出力される。上位バイト５４と下位バイト
５６はＣＲＣレジスタ５８に入力される。ＣＲＣレジス
タ５８からの出力は、帰還線５５と５７によってＣＲＣ
コード符号器５２に再入力される。ＣＲＣコード符号器
５２によって生成された上位バイト５４は、ＣＲＣレジ
スタ５８に記憶され、そこからアセンブラ１２０に出力
される（第３図）。ＣＲＣレジスタ５８に記憶された下
位バイト５６は、帰還線５７を介してＣＲＣコード符号
器５２に戻る。上位バイト５４もＣＲＣレジスタ５８か
ら帰還線５５を介してＣＲＣコード符号器５２に送られ
る。

ＣＲＣコード符号器５２は、レジスタの機能を果すもの
で、以下で説明する所定の並列ＣＲＣ方程式を実行する
回路（図示せず）から構成される装並列ＣＲＣコード生
成回路５０（第４図）は、実際には第３図に示したＣＲ
Ｃコード生成器１１６と検査回路１１８の一部分である
ことを理解されたい。直列化器１２２と並列化器１２６
がシステムの一部ではない場合、並列データはアセンブ
ラ１２０から直接に並列データ線１２７に送られる。ま
た当然のことながら、直列化器１２２を第１の機能ユニ
ット１１０の前端に移動し、並列化器１２６を第２の機
能ユニット１２４の後端に移動することによって、第１
図に実施されているような、直列ＣＲＣコード生成器が
使用できる。

直列ＣＲＣコード生成器３９（第２図）の例に示された
生成多項式は次の通りである。

ＸＩ８＋ＸＩ２＋Ｘ５＋１ 上記の多項式中で、Ｘは見かけ変数を表す。他の多項式
を使用する場合、回路３９をそれに応じて修正しなけれ
ばならない。

動作に際しては、すべてのデータがＣＲＣコード生成回
路３９中をシフトされた後のシフト・レジスタの値は、
データを多項式で割った剰余である。これが、そのデー
タ・ストリームのＣＲＣコードである。ＣＲＣコードは
送られるデータの終端に連結することができ、第２の機
能ユニット２４（第１図）がそれを受は取ったとき検査
することができる。

１バイト幅の並列データ・ストリームでは、上述のよう
に、並列ＣＲＣコード生成回路５０（第４図）は、直列
シフト・レジスタ３９（第２図）で８つの桁送りの先読
みを実行するように設計される。すなわち、データ・ス
トリームの８つの直列桁送りが実際に行なわれる場合と
同様に、ＣＲＣコードの各ビットの値に対して並列ＣＲ
Ｃ方程式が、生成される。この例では、その結果、次の
方程式が生成される。

ただし、ＣＲＣ（ｎ）はＣＲＣレジスタ５８（第４図）
にロードされる次のＣＲＣ値を表わし、Ｒ１はレジスタ
５８の現在のＣＲＣ値を表わし、Ｄｌはアセンブラ１１
４（第３図）からのデータ値を表わす。

上記の方程式は、ＣＲＣコード生成回路５０（第４図）
または３９（第２図）から送られた以前の２データ・バ
イトが、それらが処理される直前のＣＲＣコードの内容
と等値である場合、ＣＲＣコードが１６進表記で０００
０に等しいことを示す。最初のデータ・バイト（上位Ｃ
ＲＣバイトに等しい）が処理されると、次の下位ＣＲＣ
バイトはＯＯに等しく、次の上位ＣＲＣバイトは前の下
位バイトの値に等しい。−例を挙げると、現在のＣＲＣ
値が１６進表記でＡ７　　Ｒ８であり、データ・バイト
がＡ７である場合、次のＣＲＣ値はＲ８００となる。次
のデータ・バイトがＲ８である場合、−その結果生成さ
れるＣＲＣ値は００００に等しくなる。

次に、第５図には動作の流れ図が示されている。

スデｙプロ０で、まずあるデータ・スｉ−１＋−ムに対
してＣＲＣコードが生成されるう次に、ステップ〔３２
でデータ・ストリームにＣＲＣコードが付加される。上
記の２つのステップ６０と６２は、ＣＲＣコード生成器
が適切に動作するかどうか検査する場合は実行しなくて
もよい６′Ｍ、列ＣＲＣコード生成回路５０（第４図）
では、ステップ６４で、ＣＲＣコー　ドのバイト数（端
数は切」二げ）と同数のクロック・サイクルの間、アセ
ンブラ１１４（第３図）で上位ＣＲＣバイト５５を回路
５０にラップ・バックすることによって、自己検査が実
行できる。上述の例では、ＣＲＣコードに１６ビツト（
２バイト）あるので、上位ＣＲＣバイト５５は２回ラッ
プ・バックされる。ＣＲＣコードに１７ないし２４ビツ
トがある場合、３回ラップ・バックしなければならず、
以下同様である。並列モー１！をフルバイト（８ビツト
）で実行する必要はない。たとえ、ば、１６ビツト幅の
ＣＲＣコー・ドの場合１．４ビツト・ブロックを４回ラ
ップ・バックし、３２ビツト幅のＣＲＣコードでは８回
ラップ・バックしてもよい。他の場合も同様である。並
列ＣＲＣ方程式はそれに応じて修正される。

直列ＣＲＣコード生成回路３９（第２図）でも、自己検
査は同様に実イテされるが、ただし、１ビツトずつ行な
われる。ビットＯから始めて個々のＣＲＣビットがアセ
ンブラ１４（第１図）を介して回路３９にラップ・バッ
クされる。

並列ＣＲＣコード生成回路５０でも直列ＣＲＣコード生
成回路３９でも、回路が適切に動作している場合、ステ
ップ６６で、その結果生成されるＣＲＣ値は００００に
等しい。次いで、システムはステップ６０で次のデータ
・ストリームについて操作を続行する。

アセンブラ１４またはアセンブラ１１４（第３図）にラ
ップ・バックする前に、ＣＲＣレジスタ値を変換、また
は他の方法で変更することができる。この場合、適切な
動作が行なわれていることを表す検査値が必ずしもｏｏ
　　ｏｏに等しいＣＲＣ値である必要はない。

重要なことは、実際のデータ・ストリームの送信または
受信中には自己検査は行なわれないことである。そうで
ないと、そのデータ・ストリームのＣＲＣコードが変更
されてしまう。すなわち、ＣＲＣコードが生成され２つ
の機能ユニット１０．２４または１１０．１２４を分離
するインターフ、−スを経て送られた直後、またはＣＲ
Ｃコー１９がインターフェースを経て受は取られた後に
検査された直後にＣＲＣ回路３９または５０を検査する
ことが好ましい。

ＣＲＣフードを受は取るとき、自己検査は実際の誤りを
分離するのに役立つ。実際のＣＲＣコードで誤りが見つ
かった場合、インターフェースで伝送誤りが発生したこ
とを意味するのかもしれない。しかし、その後の自己検
査がハードウェア誤りが発生したことを示す場合、恐ら
くはＣＲＣ回路３９または５０が誤っていると思われ、
インターフェイスは適切に動作しているかもしれない。

データ伝送中に、ＣＲＣコードが生成され、データ・ス
トリームの終端で送られた直後に、自己検査ができる。

この場合、自己検査は送られたＣＲＣコードが誤ってい
るかもしれないことを示す。

従って、その影響を最小に抑える措置を取ることができ
る。

【図面の簡単な説明】

第１図は、本発明による、逐次データ用のシステム構成
の構成図である。 第２図は、直列ＣＲＣコード生成回路を示す構成図であ
る。 第３図は、並列データ用のシステム構成の構成図である
。 第４図は、並列ＣＲＣコード生成回路を示す構成図であ
る。 第５図は、本発明による動作の流れ図である。 出願人　　インターナシフナル・ビジネス・マシーンズ
・コーポレーシ日ン 代理人　　弁理士　　頓　　宮　　孝　　−（外１名）

Claims (1)

【特許請求の範囲】
1. 検査コード生成器の出力を誤検査コード生成器の入力へ
   戻すことを特徴とする誤り検査システム。