JPS5812406A - Ｄｃオフセツトエラ−防止回路 - Google Patents
Ｄｃオフセツトエラ−防止回路Info
- Publication number
- JPS5812406A JPS5812406A JP56110439A JP11043981A JPS5812406A JP S5812406 A JPS5812406 A JP S5812406A JP 56110439 A JP56110439 A JP 56110439A JP 11043981 A JP11043981 A JP 11043981A JP S5812406 A JPS5812406 A JP S5812406A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- channel
- offset
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 210000005069 ears Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Time-Division Multiplex Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時分割多重化された信号経路におけるＤＣオ
フセットエラー防止回路に関する。
フセットエラー防止回路に関する。
従来よシ、上記した如くの時分割された信号経路を有す
るものの中に、ディジタルオーディオ分野におけるＰＣ
Ｍ録音装置のＡ／Ｄ（アナログ−ディジタル）変換部が
ある。第１図に、従来の上記したＰＣＭ録音装置のＡ／
Ｄ変換部を示し説明する。
るものの中に、ディジタルオーディオ分野におけるＰＣ
Ｍ録音装置のＡ／Ｄ（アナログ−ディジタル）変換部が
ある。第１図に、従来の上記したＰＣＭ録音装置のＡ／
Ｄ変換部を示し説明する。
図において１は信号増幅用の増幅器であり、これは一般
のアナログ増幅器で構成されている。２は後述するＡ／
Ｄ変換のためのサンプルホールド回路、ＶＲ，は上記の
サンプルホールド回路２を構成するバッファアンプ２人
に設けられたＤＣオフセット調整用ボリウム、２Ｂはホ
ールド用コンデンサである。６はＬチャネル信号ならび
にＲチャネル信号を時分割多重化するためのア、ナログ
スイッチ、４はバッファアンプであり該バッファアンプ
４に設けられたＶＲ，はオフセット調整用ボリウムであ
る。５はＡ／Ｄコンバータ（アナログ信号をディジタル
信号に変換する変換器）であり、該Ａ／Ｄコンバータ５
に設けられたＶＲ，はオフセット調整用ボリウムである
。なお、上記した増幅器１とサンプルホールド回路２と
の間に介在された６は直流阻止用コンデンサ、Ｔ１は、
Ｒチャネル信号の入力端子、そしてＴ、はＬチャネル信
号の入力端子である。
のアナログ増幅器で構成されている。２は後述するＡ／
Ｄ変換のためのサンプルホールド回路、ＶＲ，は上記の
サンプルホールド回路２を構成するバッファアンプ２人
に設けられたＤＣオフセット調整用ボリウム、２Ｂはホ
ールド用コンデンサである。６はＬチャネル信号ならび
にＲチャネル信号を時分割多重化するためのア、ナログ
スイッチ、４はバッファアンプであり該バッファアンプ
４に設けられたＶＲ，はオフセット調整用ボリウムであ
る。５はＡ／Ｄコンバータ（アナログ信号をディジタル
信号に変換する変換器）であり、該Ａ／Ｄコンバータ５
に設けられたＶＲ，はオフセット調整用ボリウムである
。なお、上記した増幅器１とサンプルホールド回路２と
の間に介在された６は直流阻止用コンデンサ、Ｔ１は、
Ｒチャネル信号の入力端子、そしてＴ、はＬチャネル信
号の入力端子である。
次に、上記した回路構成からなるＡ／Ｄ変換部の動作を
説明する。なお、ＬチャネルおよびＲチヤネルはどちら
も同様の回路構成であるので、ナ下の説明においてはＲ
チャネルを中心に記述する。
説明する。なお、ＬチャネルおよびＲチヤネルはどちら
も同様の回路構成であるので、ナ下の説明においてはＲ
チャネルを中心に記述する。
・二人刃端子Ｔ□からのＲチャネル信号は、まず増幅器
１で適正なレベルに増幅される。上記の増幅器１によっ
て増幅された信号は、直流阻止用コンデンサ乙によって
該増幅器１におけるＤＣオフセットが除去された後に、
サンプルホールド回路２に供給される。該サンプルホー
ルド回路２では、スイッチ２Ｃを例えばおおよそ４４
ＫＨｚのサンプリング周波数で切換操作して、Ｌチャネ
ル信号とＲ，チャネル信号をそれぞれずれたタイミング
でサンプリングし、また該サンプリング値をホールドす
る、上記のサンプルホールド回路２に設けられたオフセ
ット調整用ポリウムＶＲ１は、入力信号が０のときに該
サンプルホールド回路２の出力が０となるように調整さ
れる。Ｌチャネル、Ｒチャネルの各々サンプルホールド
された信号は、アナログスイッチ乙により時分割多重化
される。第２図は、このときのサンプルホールドと時分
割との関係を示したものである。第２図に示された（１
）はＬチャネルのサンプルホールド信号、（２）はＲチ
ャネルのサンプルホールド信号、そして（６）はＬチャ
ネル信号とＲチャネル信号を時分割多重化するために切
換えるスイッチ信号であり、該スイッチ信号によりアナ
ログスイッチ３がＬチャネル側またはＲチャネル側に切
換えられ、上記の（１−Ｌ （２１に示したサンプルホ
ールド信′号が時分割多重化される。上記したＬチャネ
ルおよびＲチャネルのサンプルホールド信号は、′１”
のときがサンプル状態であり、”０”のときがホールド
状態である。また、ＬチャネルとＲチャネルを切換える
ためのスイッチ信号は、＠１”のときがＬチャネル、１
０”のときがＲチャネルである。上記の如くして多重化
された信号は、アナログスイッチ３のＯＮ状態における
抵抗の影響を避けるためにバッファアンプ４を介してか
らＡ／Ｄ、ｒンバータ５へ供給され、該Ａ／Ｄコンバー
タ５でディジタル信号に変換される。オフセット調整用
ポリウム■Ｒ７は、アナログスイッチ６からの出力が０
のときに、バッファアンプ４の出力がＯになるように調
整される。また、オフセット調整用ポリウムｖＲＳは、
バッファアンプ４の出力が０のときに、Ａ／Ｄコンバー
タ５の出力が０になるように調整される。
１で適正なレベルに増幅される。上記の増幅器１によっ
て増幅された信号は、直流阻止用コンデンサ乙によって
該増幅器１におけるＤＣオフセットが除去された後に、
サンプルホールド回路２に供給される。該サンプルホー
ルド回路２では、スイッチ２Ｃを例えばおおよそ４４
ＫＨｚのサンプリング周波数で切換操作して、Ｌチャネ
ル信号とＲ，チャネル信号をそれぞれずれたタイミング
でサンプリングし、また該サンプリング値をホールドす
る、上記のサンプルホールド回路２に設けられたオフセ
ット調整用ポリウムＶＲ１は、入力信号が０のときに該
サンプルホールド回路２の出力が０となるように調整さ
れる。Ｌチャネル、Ｒチャネルの各々サンプルホールド
された信号は、アナログスイッチ乙により時分割多重化
される。第２図は、このときのサンプルホールドと時分
割との関係を示したものである。第２図に示された（１
）はＬチャネルのサンプルホールド信号、（２）はＲチ
ャネルのサンプルホールド信号、そして（６）はＬチャ
ネル信号とＲチャネル信号を時分割多重化するために切
換えるスイッチ信号であり、該スイッチ信号によりアナ
ログスイッチ３がＬチャネル側またはＲチャネル側に切
換えられ、上記の（１−Ｌ （２１に示したサンプルホ
ールド信′号が時分割多重化される。上記したＬチャネ
ルおよびＲチャネルのサンプルホールド信号は、′１”
のときがサンプル状態であり、”０”のときがホールド
状態である。また、ＬチャネルとＲチャネルを切換える
ためのスイッチ信号は、＠１”のときがＬチャネル、１
０”のときがＲチャネルである。上記の如くして多重化
された信号は、アナログスイッチ３のＯＮ状態における
抵抗の影響を避けるためにバッファアンプ４を介してか
らＡ／Ｄ、ｒンバータ５へ供給され、該Ａ／Ｄコンバー
タ５でディジタル信号に変換される。オフセット調整用
ポリウム■Ｒ７は、アナログスイッチ６からの出力が０
のときに、バッファアンプ４の出力がＯになるように調
整される。また、オフセット調整用ポリウムｖＲＳは、
バッファアンプ４の出力が０のときに、Ａ／Ｄコンバー
タ５の出力が０になるように調整される。
上記した従来のようなボリウムによるＤＣオフセット調
整のみの回路構成のもとでは、信号系に対して直流阻止
用コンデンサ６が直列に介在せしめられている。一般に
音質的な観点からないほうが良いとされてい−る上記の
直流阻止用コンデンサ６を取り除くにあたり、ただ単に
該直流阻止用コンデンサ６を取シ除くだけでは、入力の
ドリフトの影響が増幅されて出力に現われたシュ。オフ
セットの゛調整ポイントの数が増加し、初期調整が複雑
になるといった欠点があった。
整のみの回路構成のもとでは、信号系に対して直流阻止
用コンデンサ６が直列に介在せしめられている。一般に
音質的な観点からないほうが良いとされてい−る上記の
直流阻止用コンデンサ６を取り除くにあたり、ただ単に
該直流阻止用コンデンサ６を取シ除くだけでは、入力の
ドリフトの影響が増幅されて出力に現われたシュ。オフ
セットの゛調整ポイントの数が増加し、初期調整が複雑
になるといった欠点があった。
本発明は上記した従来における欠点を除去するためにな
されたもめてあシ、多重化された信号から多重化する以
前のそれぞれのＤＣオフセット量を検出し、該検出され
たＤＣ成分を帰還するようにしてＤＣオフセットを防止
するようにしたＤＣオフセットエラー防止回路を提供す
ることを目的とする。
されたもめてあシ、多重化された信号から多重化する以
前のそれぞれのＤＣオフセット量を検出し、該検出され
たＤＣ成分を帰還するようにしてＤＣオフセットを防止
するようにしたＤＣオフセットエラー防止回路を提供す
ることを目的とする。
以下、本発明による一実施例を図面を参照しながら説明
する。
する。
第６図は、ＰＣＭ録音装置のＡ／Ｄ変換部に本発明を実
施した一例を示している。図においてＴ１１はＲチャネ
ル信号の入力端子、Ｔ２２はＬチャネル信号の入力端子
である。１１は信号増幅用の゛増幅器、１２は増幅器１
１からの信号をサンプリング周波数によって切換えられ
るスイッチ１２Ｃの操作によシサンプルホールドするた
めのサンプルホールド回路であり、１２Ａ はバッファ
アンプそして１２Ｂはホールド用コンデンサである。１
５はＬチャネル信号とＲチャネル信号を時分割多重化す
るためのアナログスイッチであシ、後述゛するアナログ
スイッチ１５．１６と連動するスイッチである。１４は
バッファアンプ、１５はＬチャネル信号の時分割された
ＤＣ成分を抜き出すアナログスイッチ、そして１６はＲ
チャネル信号の時分割されたＤＣ成分を抜き出すアナロ
グスイッチである。１７は積分器であシ、Ｒ□が積分時
定数用抵抗、Ｃが積分時定数用コンデンサ、そしてＶＲ
，、は該積分器１７に設けられたオフセット調整用ボリ
ウムである。
施した一例を示している。図においてＴ１１はＲチャネ
ル信号の入力端子、Ｔ２２はＬチャネル信号の入力端子
である。１１は信号増幅用の゛増幅器、１２は増幅器１
１からの信号をサンプリング周波数によって切換えられ
るスイッチ１２Ｃの操作によシサンプルホールドするた
めのサンプルホールド回路であり、１２Ａ はバッファ
アンプそして１２Ｂはホールド用コンデンサである。１
５はＬチャネル信号とＲチャネル信号を時分割多重化す
るためのアナログスイッチであシ、後述゛するアナログ
スイッチ１５．１６と連動するスイッチである。１４は
バッファアンプ、１５はＬチャネル信号の時分割された
ＤＣ成分を抜き出すアナログスイッチ、そして１６はＲ
チャネル信号の時分割されたＤＣ成分を抜き出すアナロ
グスイッチである。１７は積分器であシ、Ｒ□が積分時
定数用抵抗、Ｃが積分時定数用コンデンサ、そしてＶＲ
，、は該積分器１７に設けられたオフセット調整用ボリ
ウムである。
１８は抵抗Ｒ７およびＲ１によシゲインをもたせたイン
バーテイングアンプ、Ｒ，、Ｒ１，、Ｊｌ１６は帰還用
抵抗である。更に１９はＡ／Ｄコンバータ（アナログ信
号をディジタル信号に変換する変換器）であり、該Ａ／
Ｄコンバータ１９に設けられたＶＲ・１゜はオフセット
調整用ボリウムである。
バーテイングアンプ、Ｒ，、Ｒ１，、Ｊｌ１６は帰還用
抵抗である。更に１９はＡ／Ｄコンバータ（アナログ信
号をディジタル信号に変換する変換器）であり、該Ａ／
Ｄコンバータ１９に設けられたＶＲ・１゜はオフセット
調整用ボリウムである。
続いて、上記した回路構成からなるＡ、 ／ Ｄ変換部
の動作を説明する。なお、ＬチャネルおよびＲ・チャネ
ルはどちらも同様の回路構成であるので、以下の説明に
おいてはＲチャネルを中心に記述する。
の動作を説明する。なお、ＬチャネルおよびＲ・チャネ
ルはどちらも同様の回路構成であるので、以下の説明に
おいてはＲチャネルを中心に記述する。
入力端子Ｔ１１からのＲチャネル信号は、増幅器１１で
適正なレベルに増幅された後に、サンプルホールド回路
１２でサンプルホールドされ、次いでアナログスイッチ
１３によりＬチャネル信号とＲチャネル信号とが時分割
多重化される。い才、上記第３図に示した回路において
、図示の■点で回路を切り離した場合を考えてみる。こ
の場合、バッファアンプ１４の出力（図示する０点）に
は、時分割された入力信号に増幅器ｉｉ、サンプルホー
ルド回路１２．そしてバッファアンプ１４のオフセット
分が重畳された出力が現われる。入力信号をＯとした場
合の図示する■、◎、■点の波形を、それぞれ第４図の
（１）、 （２）、 （３）に示す。
適正なレベルに増幅された後に、サンプルホールド回路
１２でサンプルホールドされ、次いでアナログスイッチ
１３によりＬチャネル信号とＲチャネル信号とが時分割
多重化される。い才、上記第３図に示した回路において
、図示の■点で回路を切り離した場合を考えてみる。こ
の場合、バッファアンプ１４の出力（図示する０点）に
は、時分割された入力信号に増幅器ｉｉ、サンプルホー
ルド回路１２．そしてバッファアンプ１４のオフセット
分が重畳された出力が現われる。入力信号をＯとした場
合の図示する■、◎、■点の波形を、それぞれ第４図の
（１）、 （２）、 （３）に示す。
入力信号が０の場合、上記した０点の波形は第４図（り
に示す波形となる。該第４図（１）のａで示す部分は、
Ｒチャネルの増幅器１１とサンプルホールド回路１２の
オフセットと、時分割後のバッファアンプ１４のオフセ
ットの合わさったオフセット量を示している。また、ｂ
で示す部分は、Ｌチャネルの上記したと同様の成分を示
している。アナログスイッチ１５は、Ｌチャネル信号と
Ｒチャネル信号を時分割多重化するために切換える第４
図（４）に示すスイッチ信号により、該スイッチ信号が
月”のときに０点に接続され、＠０”のときにアースさ
れる。才た、同様のアナログスイッチ１６は、上記した
スイッチ信号が１１″のときにアースされ、１０″のと
きに０点に接続される。これによシ、上記したアナログ
スイッチ１５，１６の出力■、◎には、それぞれに相当
するチャネルのオフセット分が現われる。この信号を第
４図（５）、 （２）に示す。この信号をそれぞれ積分
することによシ、増幅器１１から時分割した後のバッフ
ァアンプ１４の出力までのオフセット量をＬチャネル、
Ｒ・チャネル各別に取り出すことができる。なお、第４
図（１）、 （２）、 （３）に示した０レベルは一般
的な場合を示しておシ、該レベルはドリフト等によシ変
動することは言うまでもない。また、第４図（４）に示
したスイッチ信号は、＠１”のときがＬチャネル、”０
”のときがＲチャネルである。
に示す波形となる。該第４図（１）のａで示す部分は、
Ｒチャネルの増幅器１１とサンプルホールド回路１２の
オフセットと、時分割後のバッファアンプ１４のオフセ
ットの合わさったオフセット量を示している。また、ｂ
で示す部分は、Ｌチャネルの上記したと同様の成分を示
している。アナログスイッチ１５は、Ｌチャネル信号と
Ｒチャネル信号を時分割多重化するために切換える第４
図（４）に示すスイッチ信号により、該スイッチ信号が
月”のときに０点に接続され、＠０”のときにアースさ
れる。才た、同様のアナログスイッチ１６は、上記した
スイッチ信号が１１″のときにアースされ、１０″のと
きに０点に接続される。これによシ、上記したアナログ
スイッチ１５，１６の出力■、◎には、それぞれに相当
するチャネルのオフセット分が現われる。この信号を第
４図（５）、 （２）に示す。この信号をそれぞれ積分
することによシ、増幅器１１から時分割した後のバッフ
ァアンプ１４の出力までのオフセット量をＬチャネル、
Ｒ・チャネル各別に取り出すことができる。なお、第４
図（１）、 （２）、 （３）に示した０レベルは一般
的な場合を示しておシ、該レベルはドリフト等によシ変
動することは言うまでもない。また、第４図（４）に示
したスイッチ信号は、＠１”のときがＬチャネル、”０
”のときがＲチャネルである。
上記の如くして検出したＤＣオフセット成分を用いて負
帰還をかけると、積分器１７におけるＤＣでのゲインは
十分大きいため、直流域では大きな帰還がかかシ、出力
のオフセットは上記の積分器１７の入力オフセットのみ
となる。また、通常の信号帯域においては帰還はかから
ず、従来の回路構成のものと変わらない。
帰還をかけると、積分器１７におけるＤＣでのゲインは
十分大きいため、直流域では大きな帰還がかかシ、出力
のオフセットは上記の積分器１７の入力オフセットのみ
となる。また、通常の信号帯域においては帰還はかから
ず、従来の回路構成のものと変わらない。
上記した一実施例におけるＤＣ付近の伝達特性は、次の
ようになる。
ようになる。
ただし、上式においてＡは増幅器１１の利得、であり、
式中人およびＢは上記したとおりである。
式中人およびＢは上記したとおりである。
なお、上記の積分器１７を理想積分器とすると、直流で
は利得は０ （−ｅｑｄＢ）となる。また、上記した一
実施例においては積分器に反転形のものを用いたが、非
反転形のものを用いても実施でき、上記した一実施例と
してのＰＣＭ録音装置のＡ／Ｄ変換部のみならず、測定
器等にも実施できその他その要旨を変更しない範囲で種
々変形して実施できるものである。
は利得は０ （−ｅｑｄＢ）となる。また、上記した一
実施例においては積分器に反転形のものを用いたが、非
反転形のものを用いても実施でき、上記した一実施例と
してのＰＣＭ録音装置のＡ／Ｄ変換部のみならず、測定
器等にも実施できその他その要旨を変更しない範囲で種
々変形して実施できるものである。
以上記載した如く本発明によれば、時分割多重化された
信号経路において、多重化された信号から多重化する以
前のＤＣオフセット量を検出し、直流サーボにより帰還
をかける構成となしたので、直流における利得を０とし
信号経路を直結することができ、またオフセットの調整
ポイントも信号経路の段数に関係なく少なくすることが
でき、更に電源電圧の変動や周囲温度の変動によるドリ
フトの変動に対する影響をも軽減することのできるＤＣ
オフセットエラー防止回路を提供することができる。
信号経路において、多重化された信号から多重化する以
前のＤＣオフセット量を検出し、直流サーボにより帰還
をかける構成となしたので、直流における利得を０とし
信号経路を直結することができ、またオフセットの調整
ポイントも信号経路の段数に関係なく少なくすることが
でき、更に電源電圧の変動や周囲温度の変動によるドリ
フトの変動に対する影響をも軽減することのできるＤＣ
オフセットエラー防止回路を提供することができる。
第１図は従来装置の回路構成図、第２図は従来装置にお
ける回路の動作を説明するための波形図、第３図は本発
明の一実施例を示す回路構成図、第４図は本発明の一実
施例を説明するための波形図、第５図は本発明の一実施
例における伝達特性を示す図である。 １１：増幅器、１２・・・サンプルホールド回路１！ｌ
、 １５．１６ ：アナログスイッチ １４：バッファ
アンプ、１７：積分器、１日：インバーテイングアンプ
、１９ ： Ａ ／ Ｄ コンバー ｐ、ＶＲＩＩ ｙ
ＶＲ１２： オフ セラ）調整用ボリウム 茅１図 芽２図 弊３図 ＶＲ＋ａ’ 耳４ 図 坪５図
ける回路の動作を説明するための波形図、第３図は本発
明の一実施例を示す回路構成図、第４図は本発明の一実
施例を説明するための波形図、第５図は本発明の一実施
例における伝達特性を示す図である。 １１：増幅器、１２・・・サンプルホールド回路１！ｌ
、 １５．１６ ：アナログスイッチ １４：バッファ
アンプ、１７：積分器、１日：インバーテイングアンプ
、１９ ： Ａ ／ Ｄ コンバー ｐ、ＶＲＩＩ ｙ
ＶＲ１２： オフ セラ）調整用ボリウム 茅１図 芽２図 弊３図 ＶＲ＋ａ’ 耳４ 図 坪５図
Claims (1)
- 時分割多重化された信号経路において、多重化された信
号から多重イ；ツする以前のＤＣオフセット量を検出す
る手段と、上記検出したＤＣオフセット量を帰還する直
流サーボ手段とを備え、上記時分割多重化された信号の
出力ＤＣオフセットを制御するようにしたことを特徴と
するＤＣオフセットエラー防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56110439A JPS5812406A (ja) | 1981-07-15 | 1981-07-15 | Ｄｃオフセツトエラ−防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56110439A JPS5812406A (ja) | 1981-07-15 | 1981-07-15 | Ｄｃオフセツトエラ−防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812406A true JPS5812406A (ja) | 1983-01-24 |
Family
ID=14535746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56110439A Pending JPS5812406A (ja) | 1981-07-15 | 1981-07-15 | Ｄｃオフセツトエラ−防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096414U (ja) * | 1983-12-07 | 1985-07-01 | 日本碍子株式会社 | 多孔質吸音板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801919A (en) * | 1972-10-30 | 1974-04-02 | Mandrel Industries | Null loop for correcting low frequency error signals in high performance amplifiers |
| JPS562730A (en) * | 1979-06-21 | 1981-01-13 | Toshiba Corp | Analogue input device |
-
1981
- 1981-07-15 JP JP56110439A patent/JPS5812406A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3801919A (en) * | 1972-10-30 | 1974-04-02 | Mandrel Industries | Null loop for correcting low frequency error signals in high performance amplifiers |
| JPS562730A (en) * | 1979-06-21 | 1981-01-13 | Toshiba Corp | Analogue input device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6096414U (ja) * | 1983-12-07 | 1985-07-01 | 日本碍子株式会社 | 多孔質吸音板 |
| JPH0111787Y2 (ja) * | 1983-12-07 | 1989-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077350A (ja) | 音響再生システム | |
| JPS60113586A (ja) | クランプ装置 | |
| JPS5812406A (ja) | Ｄｃオフセツトエラ−防止回路 | |
| US4894862A (en) | Signal compression circuit, particularly for a telephone set | |
| JPS58147232A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ | |
| JPH10126182A (ja) | 増幅器におけるクリップ防止装置 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| EP0074137A1 (en) | Apparatus for electroacoustic energy conversion | |
| GB2069786A (en) | Signal transfer system | |
| SU539310A1 (ru) | Устройство дл преобразовани входного напр жени | |
| JPS62120195A (ja) | 低歪スピ−カ装置 | |
| JP2901372B2 (ja) | ノイズリダクション回路 | |
| JPS58125904A (ja) | 零点補正回路 | |
| JPS6087574A (ja) | クランプ回路 | |
| JP2545126Y2 (ja) | 音場補正装置 | |
| JP2617616B2 (ja) | パイロット信号除去回路 | |
| JPS6242327B2 (ja) | ||
| JP2901371B2 (ja) | ノイズリダクション回路 | |
| JPH0770154B2 (ja) | デジタル録音装置 | |
| JPH04101516A (ja) | Ａ／ｄ変換器のオフセット補償回路 | |
| JPS6121621A (ja) | デイジタル−アナログ変換装置 | |
| GB2320607A (en) | Multitrack audio recording method | |
| JPH04291519A (ja) | Ａｄ変換器の前置増幅器の利得可変回路 | |
| JPH04243325A (ja) | デジタル機器の直流誤差補正回路 | |
| JPH04192677A (ja) | クランプ装置 |