JPH04101516A - A/d変換器のオフセット補償回路 - Google Patents
A/d変換器のオフセット補償回路Info
- Publication number
- JPH04101516A JPH04101516A JP21973290A JP21973290A JPH04101516A JP H04101516 A JPH04101516 A JP H04101516A JP 21973290 A JP21973290 A JP 21973290A JP 21973290 A JP21973290 A JP 21973290A JP H04101516 A JPH04101516 A JP H04101516A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- converter
- selecting
- time
- carries out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 19
- 230000001052 transient effect Effects 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、テジタルオーティオ機器のA/D変19 W
Nを含む回路系に4−5いて発生ノ゛る直流オフセラ]
−をr重信−Iる△/’ I)変1カ器の訓フセット7
山ft’f回路に関する。
Nを含む回路系に4−5いて発生ノ゛る直流オフセラ]
−をr重信−Iる△/’ I)変1カ器の訓フセット7
山ft’f回路に関する。
[i菫来の技術]
iY来のオフセット補償回路の一例を第6図を参照して
説明Jる。
説明Jる。
人力端子1に入力きれる広帯域のアナロク信号(ソーグ
イ′:A借り)は、アナロク加算腑2を介してΔ/D変
換器:3に供給されてデジタル信号に変換される。
イ′:A借り)は、アナロク加算腑2を介してΔ/D変
換器:3に供給されてデジタル信号に変換される。
ヲジタル変1勢さtiた信号は、 1→ノンプルことに
符号ヒツトである最上位ビット (MSB)を検出する
ための制(卸部4に供給きれる。検出されたMSBはロ
ーパスフィルタ(LPF)6で積分されてDC成分が抽
出される。抽出されたDC成分は増中畠器5て」曽申畠
されて、オフセットン山償電圧としてアナログ加H器2
に供給される。
符号ヒツトである最上位ビット (MSB)を検出する
ための制(卸部4に供給きれる。検出されたMSBはロ
ーパスフィルタ(LPF)6で積分されてDC成分が抽
出される。抽出されたDC成分は増中畠器5て」曽申畠
されて、オフセットン山償電圧としてアナログ加H器2
に供給される。
上記の構成によれば、Δ/D変換後のデータのMSBの
「1」とrQ、の割合か等しくなるように、オフセット
シーボかかかる。従って、DCオフ[ツトを袖倍するこ
とが出来る。
「1」とrQ、の割合か等しくなるように、オフセット
シーボかかかる。従って、DCオフ[ツトを袖倍するこ
とが出来る。
第7図は第6図に示す系の周波数特性を示すものであり
、図から明らかなように副フセット制御の応答特性は、
ゲインGおよび帯域遮断(カットオフ)周波数f。で定
まる。
、図から明らかなように副フセット制御の応答特性は、
ゲインGおよび帯域遮断(カットオフ)周波数f。で定
まる。
[発明か解決しようとする課題1
ここでカットオフ周波数f。かオーティオ周波数帯域に
含まれると、オーティオ信号の低域成分に→ノーボ系か
応答してしまうため、A/D変換器の低域周波数特性の
劣化、低域歪の劣化を招き、音質を損なうことになる。
含まれると、オーティオ信号の低域成分に→ノーボ系か
応答してしまうため、A/D変換器の低域周波数特性の
劣化、低域歪の劣化を招き、音質を損なうことになる。
従って、 foはメーティメ周波数帯域よりも十分に低
い周波数にする必要がある。
い周波数にする必要がある。
ところかfoを低く抑えるためにLPF6のカッ1〜オ
フ周波数を下げると、副フセットザーボの応答速度が遅
くなり、サーボ系の収束に時間がかかる。特に過渡状態
、つまりA/D変換動作を開始した直後からオフセット
制御が安定するまでの時間が長くなる。
フ周波数を下げると、副フセットザーボの応答速度が遅
くなり、サーボ系の収束に時間がかかる。特に過渡状態
、つまりA/D変換動作を開始した直後からオフセット
制御が安定するまでの時間が長くなる。
このように、A/D変換器のオフセット補償回路では、
「。の設定に相反J゛る条件が要求され、従来装置にお
いては、低域周波数特性を向上させがつ収束時間を短縮
させるという2つの矛盾する問題を解決することかでき
なかっノニ。
「。の設定に相反J゛る条件が要求され、従来装置にお
いては、低域周波数特性を向上させがつ収束時間を短縮
させるという2つの矛盾する問題を解決することかでき
なかっノニ。
し課題を解決するための手段1
本発明によるΔ/1つ変換器の」)廿ツト補償回路は、
アナログ入力信号をA/1つ変換するA/D変換手段と
、A/D変換手段より出力されるデジタル信号の符号ピ
ッi・を検出する検出手段と、符号ヒツトの検出出力を
積分する異なる特性の少なくとも2つの積分手段と、過
渡状態のとき積分手段の一方の出力を選択し、過渡状態
てないとぎ積分手段の他方の出力を選択する選択手段と
、選択手段の選択に対応してアナログ入力信号に、符号
ビットの積分出力に対応する信号を加銘する加笠手段と
を備えたことを特(敦とする。
アナログ入力信号をA/1つ変換するA/D変換手段と
、A/D変換手段より出力されるデジタル信号の符号ピ
ッi・を検出する検出手段と、符号ヒツトの検出出力を
積分する異なる特性の少なくとも2つの積分手段と、過
渡状態のとき積分手段の一方の出力を選択し、過渡状態
てないとぎ積分手段の他方の出力を選択する選択手段と
、選択手段の選択に対応してアナログ入力信号に、符号
ビットの積分出力に対応する信号を加銘する加笠手段と
を備えたことを特(敦とする。
[作用]
上記構成のA/D変換器の月フセット補償回路において
は、例えばカットオフ周波数か異なる積分手段を少なく
とも2つ備えて、i8渡状態においてはカッ1オフ周波
数の高い積分手段を選択してリーーボ系の収束の時間を
短縮し、→ノ”−ボ系が安定した後はカットオフ周波数
の低い積分手段を選択して低域周波数特性を向上きせる
。
は、例えばカットオフ周波数か異なる積分手段を少なく
とも2つ備えて、i8渡状態においてはカッ1オフ周波
数の高い積分手段を選択してリーーボ系の収束の時間を
短縮し、→ノ”−ボ系が安定した後はカットオフ周波数
の低い積分手段を選択して低域周波数特性を向上きせる
。
[実施例)
以下、本発明の実施例を図面を参照しながら説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
り、従来技1jの説明と対応する部分には同一の符号を
付してあり、その説明は適宜省略するっ 本実施例においては、MSBを積分する積分手段として
の特性の異なる2つのLPFII、12か、選択手段と
してのスイッチ13.14とともに、検出手段としての
制御部4と増幅器5の間に設けられている。
り、従来技1jの説明と対応する部分には同一の符号を
付してあり、その説明は適宜省略するっ 本実施例においては、MSBを積分する積分手段として
の特性の異なる2つのLPFII、12か、選択手段と
してのスイッチ13.14とともに、検出手段としての
制御部4と増幅器5の間に設けられている。
スイッチ13.14はシーケ°ンスコントローラ15か
らの切換え制御信号によって連動して切換えられる。
らの切換え制御信号によって連動して切換えられる。
その他の構成は従来の場合と同様である。
L、 l’ F L ]と12のフィルタ特性を第2図
に示す。、実線で示′1特性はL P F J−2の特
性であり、点衿て示J特性かL l)F ]、 lの特
性であろう即ちL f) F 12はカット27周波数
か十分に低く、方l−7PF11はL PI” 12に
比較してカットオフ周波数か高く設定されている。。
に示す。、実線で示′1特性はL P F J−2の特
性であり、点衿て示J特性かL l)F ]、 lの特
性であろう即ちL f) F 12はカット27周波数
か十分に低く、方l−7PF11はL PI” 12に
比較してカットオフ周波数か高く設定されている。。
それぞれのL P Fを用いIことさ−の系の応答状態
を第3図に示す。
を第3図に示す。
図において、時刻し。はΔ/D変換を開始した時刻であ
り、時間゛[1はL P F 1.2を用いlニとぎの
メツセットかキrンセルきれる(、 A / D変15
!!後のヲータのMSBの1と0との割合が等しくなる
)までの時間、時間T2は同しく LPF 11を用い
たときのオフセットかキャンレルされるまでの時間を表
している。またV。はDC!Cセフトかキャンセルされ
た状態での増幅器5の出力電圧であり、■CNTはA/
D変換器3の入力に生しているオフセラ!・電圧である
。
り、時間゛[1はL P F 1.2を用いlニとぎの
メツセットかキrンセルきれる(、 A / D変15
!!後のヲータのMSBの1と0との割合が等しくなる
)までの時間、時間T2は同しく LPF 11を用い
たときのオフセットかキャンレルされるまでの時間を表
している。またV。はDC!Cセフトかキャンセルされ
た状態での増幅器5の出力電圧であり、■CNTはA/
D変換器3の入力に生しているオフセラ!・電圧である
。
実線で示す応答は、カットオフ周波数の低いLPF12
を用いたときのもので、4ノーボが安定するまてに要J
る時間ゴ、は長いか、安定した後は愕−ライ副信号の低
域成分に影##きれず、安定した台ノー月・かか()ら
才することか理解される。
を用いたときのもので、4ノーボが安定するまてに要J
る時間ゴ、は長いか、安定した後は愕−ライ副信号の低
域成分に影##きれず、安定した台ノー月・かか()ら
才することか理解される。
・方点線で示す応答は、カットオフ周波数の高い1.、
、「F11を用いたとぎのもので、サーボか収束するま
てのIテ間′■“2は短いか、その後はオーティ」信号
の低域成分の影Wを受け、安定しないことか理解される
。
、「F11を用いたとぎのもので、サーボか収束するま
てのIテ間′■“2は短いか、その後はオーティ」信号
の低域成分の影Wを受け、安定しないことか理解される
。
A/D変換器3(A/D変換手段)は、アナログ7JI
I M、器2(加算手段)を介して入力されるアナログ
人力信号を、→ノンプリングクロックFS(第4図(△
))を基準としてA/1つ変換する。そのA/D変換変
換シータ4図(B))は制御部4に供給される。
I M、器2(加算手段)を介して入力されるアナログ
人力信号を、→ノンプリングクロックFS(第4図(△
))を基準としてA/1つ変換する。そのA/D変換変
換シータ4図(B))は制御部4に供給される。
制御押部4はMSBをスイッチ13に出力する。
第3図の応答特性に鑑みて、シーケンスコント1コーラ
15は、Δ/I)変換を時刻t。から開始するどさ、そ
れより以前の時刻tAて、LPFllを選択するすうに
各スイッチ13,1.4を予め切換え制御する。そして
、Δ/D変換開始時刻し。から時間12以上経過した後
の時刻t8て、L P F 1.2を選択するように各
スイッチ11,1.2を切換え制1i111−’lる。
15は、Δ/I)変換を時刻t。から開始するどさ、そ
れより以前の時刻tAて、LPFllを選択するすうに
各スイッチ13,1.4を予め切換え制御する。そして
、Δ/D変換開始時刻し。から時間12以上経過した後
の時刻t8て、L P F 1.2を選択するように各
スイッチ11,1.2を切換え制1i111−’lる。
シークシスコントローラ15か行なう切換え制(111
のタイミンク及び系の応答特性を第5図に示J−8 第5図から明らかなように、オフセットかキャンセJし
されるまでのG1間はLPFIIを選41ぐすること(
こより短干宿され、月フセットかキャシ゛レルされlo
−後はL PFl 2を選1尺づることによって、オー
ディオ信号の低域成分に影響ざA1ない安定したDCi
Cミツセラの補償が行なわれる。
のタイミンク及び系の応答特性を第5図に示J−8 第5図から明らかなように、オフセットかキャンセJし
されるまでのG1間はLPFIIを選41ぐすること(
こより短干宿され、月フセットかキャシ゛レルされlo
−後はL PFl 2を選1尺づることによって、オー
ディオ信号の低域成分に影響ざA1ない安定したDCi
Cミツセラの補償が行なわれる。
なおシークシスコントローラ15は、△/D変換開始時
刻し。を基準とした時間管理によってスイッチ13.]
、4を切換え制(卸しているか、これに限られるもので
はなく、A/D変換開始後のオフセット補償電圧(増幅
器5の出力など)を監視して、これか所定レベル以下に
なったときにLPF12に切換える様にしてもよい。
刻し。を基準とした時間管理によってスイッチ13.]
、4を切換え制(卸しているか、これに限られるもので
はなく、A/D変換開始後のオフセット補償電圧(増幅
器5の出力など)を監視して、これか所定レベル以下に
なったときにLPF12に切換える様にしてもよい。
また、特性の異なるLPFをざらに形成してもよいこと
はもちろんである。
はもちろんである。
[発明の効果1
以上のように本発明の△/D変1カ邪のオフセラ)・仙
償回路によれは、フィルタ特性の異なるLP[パを少な
くとも2つ設けて、これを切1カえ制(卸する仔にしl
lので、Δ/D変換時における過渡期の収束を早めると
ともに、−サーボか収束した後の安定性を図ることか出
来る。
償回路によれは、フィルタ特性の異なるLP[パを少な
くとも2つ設けて、これを切1カえ制(卸する仔にしl
lので、Δ/D変換時における過渡期の収束を早めると
ともに、−サーボか収束した後の安定性を図ることか出
来る。
第1図は本発明のA/D変換器のオフセット補償回路の
−・実施例の構成を示Jフロック図、第2図は第1図の
フロック図におけるL P Fの特性を表す図、 第3図は異なるフィルタ特性のLPFを用いたどきの応
答特性を説明する図、 第4図は第1図の実施例の動作を説明するタイミングチ
ャート、 第5図は第1図の実施例の応答特性を示す図、第6図は
従来のA/D変換器のオフセット補償回路の一例の構成
を示すフロック図、 第7図は第6図の例の応答特性を示す図である。 2 ・アナログ加W器 Δ/ 1.)変換器 制(押部 JP?り’a ’A* 2−LPF 1/′l・・スイッチ シーケンスコントローラ 3・ 冊。 13゜ 15・ 特許出願人 カシオ訓算機株式会社 艶 「 図 箪 図 第3 図 艶 図
−・実施例の構成を示Jフロック図、第2図は第1図の
フロック図におけるL P Fの特性を表す図、 第3図は異なるフィルタ特性のLPFを用いたどきの応
答特性を説明する図、 第4図は第1図の実施例の動作を説明するタイミングチ
ャート、 第5図は第1図の実施例の応答特性を示す図、第6図は
従来のA/D変換器のオフセット補償回路の一例の構成
を示すフロック図、 第7図は第6図の例の応答特性を示す図である。 2 ・アナログ加W器 Δ/ 1.)変換器 制(押部 JP?り’a ’A* 2−LPF 1/′l・・スイッチ シーケンスコントローラ 3・ 冊。 13゜ 15・ 特許出願人 カシオ訓算機株式会社 艶 「 図 箪 図 第3 図 艶 図
Claims (1)
- 【特許請求の範囲】 アナログ入力信号をA/D変換するA/D変換手段と、 前記A/D変換手段より出力されるデジタル信号の符号
ビットを検出する検出手段と、 前記符号ビットの検出出力を積分する異なる特性の少な
くとも2つの積分手段と、 過渡状態のとき前記積分手段の一方の出力を選択し、過
渡状態でないとき前記積分手段の他方の出力を選択する
選択手段と、 前記選択手段の選択に対応して前記アナログ入力信号に
、前記符号ビットの積分出力に対応する信号を加算する
加算手段とを備えたことを特徴とするA/D変換器のオ
フセット補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21973290A JPH04101516A (ja) | 1990-08-21 | 1990-08-21 | A/d変換器のオフセット補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21973290A JPH04101516A (ja) | 1990-08-21 | 1990-08-21 | A/d変換器のオフセット補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04101516A true JPH04101516A (ja) | 1992-04-03 |
Family
ID=16740114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21973290A Pending JPH04101516A (ja) | 1990-08-21 | 1990-08-21 | A/d変換器のオフセット補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04101516A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008295076A (ja) * | 2001-02-16 | 2008-12-04 | Qualcomm Inc | ダイレクトコンバート受信機アーキテクチャ |
-
1990
- 1990-08-21 JP JP21973290A patent/JPH04101516A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008295076A (ja) * | 2001-02-16 | 2008-12-04 | Qualcomm Inc | ダイレクトコンバート受信機アーキテクチャ |
JP4537474B2 (ja) * | 2001-02-16 | 2010-09-01 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
JP2010213310A (ja) * | 2001-02-16 | 2010-09-24 | Qualcomm Inc | ダイレクトコンバート受信機アーキテクチャ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3031760B2 (ja) | Fm変調信号復調装置 | |
JPH034611A (ja) | 車載用自動音量調整装置 | |
CN100459423C (zh) | 音频放大器 | |
JPH04101516A (ja) | A/d変換器のオフセット補償回路 | |
JPH11102575A (ja) | フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路 | |
US4734797A (en) | PCM-signal recording and/or reproducing apparatus | |
JPH1056601A (ja) | 音声多重信号処理装置 | |
JPH08107359A (ja) | デジタル信号処理装置 | |
JPH04246905A (ja) | 再生装置 | |
JP2003273671A (ja) | アナログ型pwm信号生成回路 | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JP3546693B2 (ja) | 音声フェード回路 | |
JP2806096B2 (ja) | サンプルホールド時間可変回路 | |
JPH0564287A (ja) | オーデイオアンプ | |
KR930007496Y1 (ko) | 음성 페이드 인/아웃트 회로 | |
KR910002115Y1 (ko) | 디지탈 오디오 테이프 레코오더의 녹음/재생 공용 오디오 회로 | |
US6628587B2 (en) | Disk drive apparatus including compensation and error correction circuits for having a high accuracy reading capability | |
JPS6029048A (ja) | D/a変換器 | |
JPH09186592A (ja) | フロ−ティングa/d変換装置 | |
JP2001036365A (ja) | Agc増幅回路 | |
JPH0712147B2 (ja) | デジタル/アナログ変換装置 | |
JPH0770154B2 (ja) | デジタル録音装置 | |
JPS60127831A (ja) | ミユ−テイング装置 | |
JPH08138319A (ja) | デジタル記録装置の録音レベル制御装置 | |
JPH0296412A (ja) | 音声フェード回路 |