JPS58123740A - ハイブリツドｉｃ - Google Patents
ハイブリツドｉｃInfo
- Publication number
- JPS58123740A JPS58123740A JP57005707A JP570782A JPS58123740A JP S58123740 A JPS58123740 A JP S58123740A JP 57005707 A JP57005707 A JP 57005707A JP 570782 A JP570782 A JP 570782A JP S58123740 A JPS58123740 A JP S58123740A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- lead wire
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はハイブリッドＩＣ，特に高鑞力半導体装董を有
するハイブリッドＩＣの実装構造に関するものである。
するハイブリッドＩＣの実装構造に関するものである。
（２）従来技術と間趙点
ハイブリッドＩＣは一枚のセフイック基板上に受動回路
素子すなわち抵抗，容量等を蒸着，スパッタリング，ス
クリーン印刷等で形成し、トランジスタ，ダイオード．
ＩＣ等の半導体チップをその基板上Ｋ１１着し、これら
素子間を基板に形成された導体及びワイヤボンディング
によって接続して構成した集積回路、すなわちＩＣであ
る。
素子すなわち抵抗，容量等を蒸着，スパッタリング，ス
クリーン印刷等で形成し、トランジスタ，ダイオード．
ＩＣ等の半導体チップをその基板上Ｋ１１着し、これら
素子間を基板に形成された導体及びワイヤボンディング
によって接続して構成した集積回路、すなわちＩＣであ
る。
従来高電力半導体素子をその回路構成内に含むハイブリ
ッドＩＣを構成する場合、受動回路素子や小電力半導体
素子と共に一枚のセラミック基板の同一面κ実装してい
九〇 高電力中導体素子は発熱量が多いため、他の素子との距
離を離して実装しなければならず、この丸め、基板上に
実装できる部品点数が少なくなるという欠点を有してい
た。
ッドＩＣを構成する場合、受動回路素子や小電力半導体
素子と共に一枚のセラミック基板の同一面κ実装してい
九〇 高電力中導体素子は発熱量が多いため、他の素子との距
離を離して実装しなければならず、この丸め、基板上に
実装できる部品点数が少なくなるという欠点を有してい
た。
（３） 発明の目的
本発明は上記欠点を除去し、一枚の基板上に笑裟可能な
部品点数を増加し、且つ熱放散を曳くし九ハイブリッド
ＩＣの実装構造を得ることを目的とする。
部品点数を増加し、且つ熱放散を曳くし九ハイブリッド
ＩＣの実装構造を得ることを目的とする。
（４）発明の構成
本発明は上記目的を達成する丸めに、表面に受動回路素
子が形成され半導体チップが載置され且つ外部リード線
が貫通している基板と、該半導体チップに形成されてい
る半導体素子よりも高電力の半導体素子でリード線が導
出して外装され死生導体装置を有し該半導体装置は皺基
板の裏面側に配置されそのリード線が鋏基板を貫通する
外部リード線に電気的に接続された状態で、該基板と共
に樹脂封止されていることを特徴とする。
子が形成され半導体チップが載置され且つ外部リード線
が貫通している基板と、該半導体チップに形成されてい
る半導体素子よりも高電力の半導体素子でリード線が導
出して外装され死生導体装置を有し該半導体装置は皺基
板の裏面側に配置されそのリード線が鋏基板を貫通する
外部リード線に電気的に接続された状態で、該基板と共
に樹脂封止されていることを特徴とする。
又本発明に於いては該半導体装置のリード線が該基板を
貫通する外部す」ド線に直接接続されていることも特徴
とするものである。
貫通する外部す」ド線に直接接続されていることも特徴
とするものである。
更に本発明ではこの高電力半導体装置のリード線が短い
場合、基板の裏面に形成された導体を介して外部リード
線に電気的に接続されるようにしたことも特徴とする４
のである０ （５）発明の実施例 第１図に本発明の一実施例の断面図を示す０図において
１はアル建す等のセランツク基板。
場合、基板の裏面に形成された導体を介して外部リード
線に電気的に接続されるようにしたことも特徴とする４
のである０ （５）発明の実施例 第１図に本発明の一実施例の断面図を示す０図において
１はアル建す等のセランツク基板。
２は受動回路素子、３は小電力半導体チップ、４は配線
、５はリン實鋼からなる外部リードｌｓｔ ｓ拡大電
力半導体装置、７は半導体装置６のリード線、８はジア
リルフタレート或いはポリカーボネート等の硬化された
樹脂ケース、９拡對止用のエポ中シ樹脂である。
、５はリン實鋼からなる外部リードｌｓｔ ｓ拡大電
力半導体装置、７は半導体装置６のリード線、８はジア
リルフタレート或いはポリカーボネート等の硬化された
樹脂ケース、９拡對止用のエポ中シ樹脂である。
本発明の一実施例の構造は図示の通シであり、その製法
を以下に説明する。−ｋｌ）ξツク基板ｌの表面には抵
抗や容量等受動回路素子２を蒸着、スパッタリング、ス
クリーン印刷等によシ薄腺或いは厚膜で形成する。又ト
ランジスタ、ダイオード。
を以下に説明する。−ｋｌ）ξツク基板ｌの表面には抵
抗や容量等受動回路素子２を蒸着、スパッタリング、ス
クリーン印刷等によシ薄腺或いは厚膜で形成する。又ト
ランジスタ、ダイオード。
モノリシックＩＣ等の半導体チップ３を基板ｌ上に熱圧
着或いは半田付けその他の方法で取付ける〇ζＯ時半導
体Ｏベレｔトの１１でも或いは容器に入つ九状繍でもよ
い。そしてこれらの素子を基板に設けられた導体パター
ン（図示せず）を介して或いは直接に相互にｌｌ＋絖し
且つ外部リード線５に接続する。この外部リード−はリ
ン背鋼等で作られたリードフレームが使用され、基板の
開孔を介して基板を頁通し第２図のｌＯに示すように半
田で基板と固定される。
着或いは半田付けその他の方法で取付ける〇ζＯ時半導
体Ｏベレｔトの１１でも或いは容器に入つ九状繍でもよ
い。そしてこれらの素子を基板に設けられた導体パター
ン（図示せず）を介して或いは直接に相互にｌｌ＋絖し
且つ外部リード線５に接続する。この外部リード−はリ
ン背鋼等で作られたリードフレームが使用され、基板の
開孔を介して基板を頁通し第２図のｌＯに示すように半
田で基板と固定される。
なおａｇ２図は第１図に示し九本発明の実施例の基板部
分の一部斜視図であル、図、中の数字は第１図と同一の
ものを示す。又破線で示した大電力中４体装置６は基板
の裏面にあることを意味している０又Ａ部として示した
囲みの部分の拡大図を第３図に示している。
分の一部斜視図であル、図、中の数字は第１図と同一の
ものを示す。又破線で示した大電力中４体装置６は基板
の裏面にあることを意味している０又Ａ部として示した
囲みの部分の拡大図を第３図に示している。
さて第１図に戻シ、基板ｌの裏面側には大電力半導体装
置６が配置される０大電力半導体装置６は樹脂封止され
て）Ｊ）リード線７が導出している０＊ＩＬＮに示した
実施例ではこのリード［７と外部リード線５とを直接接
続する。
置６が配置される０大電力半導体装置６は樹脂封止され
て）Ｊ）リード線７が導出している０＊ＩＬＮに示した
実施例ではこのリード［７と外部リード線５とを直接接
続する。
この様子を第３−に示しておシ、リード線５の破続部分
を図示のような形状にしておくと接続が容易である。次
に基板ｌｏ１！面に接合保−用ｗ膚（シリコン樹脂）の
コーティングを行ない、このような状態で、流体状のエ
ポキシ１８４Ｍ９０入ったジアリルフタレート或いはポ
リカーボネート等の樹脂ケース８に入れ、数時間放置し
丸後、約８０℃程度で加熱処理を行・ないエポキシ樹［
１９を硬化させて、本発明のハイブリッドＩＣ１−完成
する。
を図示のような形状にしておくと接続が容易である。次
に基板ｌｏ１！面に接合保−用ｗ膚（シリコン樹脂）の
コーティングを行ない、このような状態で、流体状のエ
ポキシ１８４Ｍ９０入ったジアリルフタレート或いはポ
リカーボネート等の樹脂ケース８に入れ、数時間放置し
丸後、約８０℃程度で加熱処理を行・ないエポキシ樹［
１９を硬化させて、本発明のハイブリッドＩＣ１−完成
する。
第４図に示すものは本発明の別の実施例であって、リー
ド線の短い大電力半導体装置を実装する場合の構造であ
る。この場合は基板ｌの裏面に導体パターン１１を設け
でおき、この導体パターン１１を介して、大電力半導体
装置６のリード線７と、基板のリード線５を接続する。
ド線の短い大電力半導体装置を実装する場合の構造であ
る。この場合は基板ｌの裏面に導体パターン１１を設け
でおき、この導体パターン１１を介して、大電力半導体
装置６のリード線７と、基板のリード線５を接続する。
（６）発明の効果
以上述べえように本発明に於いて拡大電力半導体装置６
を基板ＯＪ１面側に配置し九ととＫよって、集積密度の
向上を図石ことができ、又第１図に示し九実施例の場合
大電力半導体装置のリード線が直接基板のリード線に接
続しているため放熱特性の非常によいもＱが得られる。
を基板ＯＪ１面側に配置し九ととＫよって、集積密度の
向上を図石ことができ、又第１図に示し九実施例の場合
大電力半導体装置のリード線が直接基板のリード線に接
続しているため放熱特性の非常によいもＱが得られる。
ｉ１図は本発明の一実施例のＷｒ面図、第２図はその一
部斜視図ｔｌ／ｃ３図は第２図の一部拡大図。 ｔＡＡ図は本発明の別の実施例の断面図である。 図に於いて、１は基板、２は受動回路素子、３は小−力
半導体チツブ、４は配線、５は外部リード巌、６は大電
力半導体装置、７は大電力半導体鉄ｌ１１６のリード線
、８は樹脂ケース、９は封止樹脂、１０は半田、１１線
導体パターンである〇第 ２図 第４図 第３図
部斜視図ｔｌ／ｃ３図は第２図の一部拡大図。 ｔＡＡ図は本発明の別の実施例の断面図である。 図に於いて、１は基板、２は受動回路素子、３は小−力
半導体チツブ、４は配線、５は外部リード巌、６は大電
力半導体装置、７は大電力半導体鉄ｌ１１６のリード線
、８は樹脂ケース、９は封止樹脂、１０は半田、１１線
導体パターンである〇第 ２図 第４図 第３図
Claims (2)
- （１） 繰向に受動回路素子が形成され半導体チップ
が載置され且つ外部リード線が貫通している基板と、該
半導体チップに形成されている半導体素子よ）も高電力
の半導体素子でリード線が導出して外装され死生導体装
置を有し、該半導体装置は該基板の裏面側に配置されそ
のリード線が該基板を貫通する外部リード線に電気的に
接続された状態で、該基板と共にＩｓｉ脂封止されてい
ることを特徴とするハイブリッドＩＣ０ - （２）該半導体装置のリード線が該基板を貫通する外部
リード線に直接接続されていることを特徴とする特許請
求の範囲第１項記載のハイブリッドＩＣ○（３） 該
半導体装置のリード線が、該基板の裏面に形成された導
体を介して該基板を貫通する外部リード−に電気的に接
続されていることを特徴とする請求
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005707A JPS58123740A (ja) | 1982-01-18 | 1982-01-18 | ハイブリツドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005707A JPS58123740A (ja) | 1982-01-18 | 1982-01-18 | ハイブリツドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123740A true JPS58123740A (ja) | 1983-07-23 |
Family
ID=11618581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005707A Pending JPS58123740A (ja) | 1982-01-18 | 1982-01-18 | ハイブリツドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123740A (ja) |
-
1982
- 1982-01-18 JP JP57005707A patent/JPS58123740A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US4835120A (en) | Method of making a multilayer molded plastic IC package | |
| US6313520B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| GB2199988A (en) | Multi-layer molded plastic ic package | |
| JPH05304248A (ja) | 半導体装置 | |
| JPH02201949A (ja) | 半導体装置 | |
| JPH05275580A (ja) | 半導体装置 | |
| JPS58123740A (ja) | ハイブリツドｉｃ | |
| JPH04316357A (ja) | 樹脂封止型半導体装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JPS5891646A (ja) | 半導体装置 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JP2730388B2 (ja) | 混成集積回路装置 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JP2796636B2 (ja) | 電子部品搭載用基板 | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH05102336A (ja) | 半導体装置 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 |