JPS58123227A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS58123227A JPS58123227A JP57005660A JP566082A JPS58123227A JP S58123227 A JPS58123227 A JP S58123227A JP 57005660 A JP57005660 A JP 57005660A JP 566082 A JP566082 A JP 566082A JP S58123227 A JPS58123227 A JP S58123227A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- counter
- input signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、一定周波数の信号を所定時間の連続及び断を
繰返し、その繰返し周期を一定とした各種の信号をディ
ジタル処理によシ検出する信号検出回路に関するもので
ある。
繰返し、その繰返し周期を一定とした各種の信号をディ
ジタル処理によシ検出する信号検出回路に関するもので
ある。
交換機に於ける話中音は、例えば４００Ｈ２の信号を０
．５秒連続、Ｏ，Ｓ秒断とすることを繰返すものであシ
、端末装置等に於いては、この話中音信号を検出するこ
とによシ、発信操作を中止する等の処理を行なうもので
ある。又各種の装置間の情報として、所定時間連続した
後、所定時間断とすることを繰返す一定周波数の信号を
用いる鳩舎がある。
．５秒連続、Ｏ，Ｓ秒断とすることを繰返すものであシ
、端末装置等に於いては、この話中音信号を検出するこ
とによシ、発信操作を中止する等の処理を行なうもので
ある。又各種の装置間の情報として、所定時間連続した
後、所定時間断とすることを繰返す一定周波数の信号を
用いる鳩舎がある。
前述の如き各種の信号を検出する為、従来拡フィルタや
積分回路等のアナログ処理回路が用いられていた。しか
し、経年変化、温度変化等による特性の変化の影響が大
きく、又部品数が多く実装上の問題が生じる欠点があっ
た。
積分回路等のアナログ処理回路が用いられていた。しか
し、経年変化、温度変化等による特性の変化の影響が大
きく、又部品数が多く実装上の問題が生じる欠点があっ
た。
本発明は、所定時間の連続及び断を繰返す一定周波数の
信号をディジタル処理によシ検出することによ〕、集積
回路化を容易にし、小型且つ経済的な信号検出回路を提
供することを目的とするものである。
信号をディジタル処理によシ検出することによ〕、集積
回路化を容易にし、小型且つ経済的な信号検出回路を提
供することを目的とするものである。
以下実施例について詳細に説明する。
第１図は本発明の実施例のブロック線図であシ、１は信
号の入力端子、８紘入力信号を２値化してディジタル信
号に変換するムＤ変換器、３は周波数検出回路、礒は高
速クロックの入力端子、５はモノステーブルマルチバイ
ブレータ、６．８はカウンタ、’ｒ、ｓ、ｉｔは７０ツ
ブフリツプ、旬はデコーダ、比は検出信号の出力端子、
ｌはクロックの入力端子、１４．１５．１８．１９はア
ンド回路、１６はオア回路、１７は”０”の微分信号を
出力する立上シ微分回路である。話中音信号の検出に於
いては、周波数検出回路３は４００ Ｈｚ信号を検出す
る構成とし、モノステーブルマルチバイブレータ５は４
００ Ｈｚ信号の周期の１．５〜２倍程度の出力時間幅
のｌ） トリガ型とし、又カウンタ６は４００ Ｈｚ信
号が０．５秒連続であるか否かの検出を行なう構成とし
、カウンタ８はアンド回路部の出力が１１ｍのときに入
力端子肋からのクロックをカウントＬ、ｏ、ｓ秒断であ
るか否かを検出する為の亀のである。
号の入力端子、８紘入力信号を２値化してディジタル信
号に変換するムＤ変換器、３は周波数検出回路、礒は高
速クロックの入力端子、５はモノステーブルマルチバイ
ブレータ、６．８はカウンタ、’ｒ、ｓ、ｉｔは７０ツ
ブフリツプ、旬はデコーダ、比は検出信号の出力端子、
ｌはクロックの入力端子、１４．１５．１８．１９はア
ンド回路、１６はオア回路、１７は”０”の微分信号を
出力する立上シ微分回路である。話中音信号の検出に於
いては、周波数検出回路３は４００ Ｈｚ信号を検出す
る構成とし、モノステーブルマルチバイブレータ５は４
００ Ｈｚ信号の周期の１．５〜２倍程度の出力時間幅
のｌ） トリガ型とし、又カウンタ６は４００ Ｈｚ信
号が０．５秒連続であるか否かの検出を行なう構成とし
、カウンタ８はアンド回路部の出力が１１ｍのときに入
力端子肋からのクロックをカウントＬ、ｏ、ｓ秒断であ
るか否かを検出する為の亀のである。
：・：
周波数検出回路３は例えば第２図に示す構成を有する本
ので、３１ｄｆｉ段の７リツプフロツプで構成され、高
速クロックで動作してムＤ変換器２０出力信号の前縁を
検出して＠Ｏ＃の微分信号を出力する前縁微分回路、諺
は前縁微分回路３１の出力信号によルオール＠０”をロ
ードして、入力端子４からの高速クロックのカウントを
開始するカウンタ、おけデコーダ、詞はフリップフロッ
プ、あはゲート回路である。
ので、３１ｄｆｉ段の７リツプフロツプで構成され、高
速クロックで動作してムＤ変換器２０出力信号の前縁を
検出して＠Ｏ＃の微分信号を出力する前縁微分回路、諺
は前縁微分回路３１の出力信号によルオール＠０”をロ
ードして、入力端子４からの高速クロックのカウントを
開始するカウンタ、おけデコーダ、詞はフリップフロッ
プ、あはゲート回路である。
第３図拡動作説明図で４ｔ１シ、同図（ＪＬ）に示す入
力信号が入力端子１に加えられると、ムＤ変換器２の出
力信号状同図（ｂ）に示すものとなシ、周波数検出回路
３に加えられる。入力端子４に加えられる高速クロック
を第３図（ｅ）に示すものとすると、周波数検出回路３
の前縁微分回路３１の出力信号は、第３図（６）に示す
ものとなる。即ち入力信号の周期！と同一の周期Ｔとな
る。
力信号が入力端子１に加えられると、ムＤ変換器２の出
力信号状同図（ｂ）に示すものとなシ、周波数検出回路
３に加えられる。入力端子４に加えられる高速クロック
を第３図（ｅ）に示すものとすると、周波数検出回路３
の前縁微分回路３１の出力信号は、第３図（６）に示す
ものとなる。即ち入力信号の周期！と同一の周期Ｔとな
る。
カウンタ冨は前縁微分回路３１の出力信号によ〉カウン
ト内容をｒＯＪとし、高速クロックのカウント、を開始
する。このカウンタ支のカウント内容拡゛撞 デコーダ簡に加えられ、デコーダ田は、カウント；。
ト内容をｒＯＪとし、高速クロックのカウント、を開始
する。このカウンタ支のカウント内容拡゛撞 デコーダ簡に加えられ、デコーダ田は、カウント；。
内容がｒＯＪのとき端子Ａを″１”、４ＱＯＨｚ信号検
出に於いて（４００Ｈｚ士許容誤差）の周波数の１周期
の期間に相当するカウント内容ｒｎＪのとき端子Ｂを″
ビ、オーバフローのとき端子Ｃを＠１＃とする。
出に於いて（４００Ｈｚ士許容誤差）の周波数の１周期
の期間に相当するカウント内容ｒｎＪのとき端子Ｂを″
ビ、オーバフローのとき端子Ｃを＠１＃とする。
カウンタ（のカウント内容を第３図（ｅ）に示すものと
すると、カウント内容ｒｎＪのとき第３図（ｆ）に示す
ように端子Ｂが＠ｌＩ′となってセット端子Ｓに加えら
れるので、フリップフロップＵがセットされる。このセ
ット出力紘第８図−に示すものとなるから、ゲート回路
あの出力信号は第３図（転）に示すものとなシ、モノス
テーブルマルチバイブレータ５に加えられる。即ち入力
信号が４００Ｈ２の連続のとき、ゲート回路部からモノ
ステーブルマルチバイブレータ５に一定の周期Ｔでパル
スが加えられることになる。
すると、カウント内容ｒｎＪのとき第３図（ｆ）に示す
ように端子Ｂが＠ｌＩ′となってセット端子Ｓに加えら
れるので、フリップフロップＵがセットされる。このセ
ット出力紘第８図−に示すものとなるから、ゲート回路
あの出力信号は第３図（転）に示すものとなシ、モノス
テーブルマルチバイブレータ５に加えられる。即ち入力
信号が４００Ｈ２の連続のとき、ゲート回路部からモノ
ステーブルマルチバイブレータ５に一定の周期Ｔでパル
スが加えられることになる。
着し入力信号の周波数が４００Ｈｚより低い場合は、カ
ウンタ諺がオーバ７０−することになル、一旦セットさ
れたフリップフロップ声はデコーダおの端子Ｃが＠１１
となってリセット端子Ｒに加えられることによシリセッ
トされる。従ってゲート回路おからパルスが出力される
ことがない。又入力信号の周波数が４００Ｈｚよシ高い
場合は、カウンタｎのカウント内容が「ｎ」になる前に
前縁微分信号が加えられるので、デコーダあの端子Ｂが
″１”になることがなく、”フリップフロップ詞はリセ
ットされたｔまとなる。
ウンタ諺がオーバ７０−することになル、一旦セットさ
れたフリップフロップ声はデコーダおの端子Ｃが＠１１
となってリセット端子Ｒに加えられることによシリセッ
トされる。従ってゲート回路おからパルスが出力される
ことがない。又入力信号の周波数が４００Ｈｚよシ高い
場合は、カウンタｎのカウント内容が「ｎ」になる前に
前縁微分信号が加えられるので、デコーダあの端子Ｂが
″１”になることがなく、”フリップフロップ詞はリセ
ットされたｔまとなる。
周波数検出回路βの出力信号が第４図（ａ）・に示すよ
うに、周期Ｔのパルスが連続状態と断状態とを繰返した
本のとなった場合、モノステーブルマルチバイブレータ
５の端子Ｑの出力信号は第４図６）に示す亀のとなる。
うに、周期Ｔのパルスが連続状態と断状態とを繰返した
本のとなった場合、モノステーブルマルチバイブレータ
５の端子Ｑの出力信号は第４図６）に示す亀のとなる。
従ってカウンタ６は周波数検出回路３の出力信号のパル
スをカウントすることにカシ、カウント、内容が第４図
（ｃ）に示すように０．５秒連続を示すｒｍＪにな為と
、カウンタ６の端子Ｅは第４図に）に示すように１１”
と表る。又端子Ｆはカウント内容が「０」のとき＠ｌ”
となる本ので、第４図（ｅ）に示すものと表名。
スをカウントすることにカシ、カウント、内容が第４図
（ｃ）に示すように０．５秒連続を示すｒｍＪにな為と
、カウンタ６の端子Ｅは第４図に）に示すように１１”
と表る。又端子Ｆはカウント内容が「０」のとき＠ｌ”
となる本ので、第４図（ｅ）に示すものと表名。
連続状態から断状態となると、モノステーブルマルチバ
イブレータ５の端子Ｑ、Ｑは所定時間後＠０” ’＠ｌ
＃となる。フリップフロップ７のデータ端子りがカウン
タ６の端子Ｅと、クロック端子Ｃがモノステーブルマル
チバイブレータ５の端子Ｑとそれぞれ接続されているの
で、モノステーブルマルチパイプレータ５の端子益が１
．１＃になることによって第４図（ｆ）に示すようにセ
ットされる。又同時にカウンタ６はリセット端子ＲＫ’
″Ｏ”から″１・”の信号が加えられることによシリセ
ットされる。
イブレータ５の端子Ｑ、Ｑは所定時間後＠０” ’＠ｌ
＃となる。フリップフロップ７のデータ端子りがカウン
タ６の端子Ｅと、クロック端子Ｃがモノステーブルマル
チバイブレータ５の端子Ｑとそれぞれ接続されているの
で、モノステーブルマルチパイプレータ５の端子益が１
．１＃になることによって第４図（ｆ）に示すようにセ
ットされる。又同時にカウンタ６はリセット端子ＲＫ’
″Ｏ”から″１・”の信号が加えられることによシリセ
ットされる。
フリップフロップ７がセットされると、アンド回路比の
出力は＠１＃となシ、カウンタ８は入力端子肋からのク
ロックをカウントシ、そのカウント内容が第４９億）に
示すように０．５秒の断状態の時間に相当した値「ｌ」
となると、その出力が７リツプフロツブ９．１１のクロ
ック端子Ｃに加えられ、彷つンタ６の端子Ｆが＠″１”
であることによシ、先ずフリップ７０ツブ９が第１図（
ロ）に示すようにセットされる。このフリップフロップ
９のセット出力の立上ルを立上シ微分回路１７で検出し
、＠Ｏ”の微分信号をアンド回路比に加えるので、アン
ド回路１８の出力信号は＠０＃となり、＃？ンタ８紘ソ
リセットれる。そしてカウンタ８拡拘びクロックのカウ
ントを開始する。
出力は＠１＃となシ、カウンタ８は入力端子肋からのク
ロックをカウントシ、そのカウント内容が第４９億）に
示すように０．５秒の断状態の時間に相当した値「ｌ」
となると、その出力が７リツプフロツブ９．１１のクロ
ック端子Ｃに加えられ、彷つンタ６の端子Ｆが＠″１”
であることによシ、先ずフリップ７０ツブ９が第１図（
ロ）に示すようにセットされる。このフリップフロップ
９のセット出力の立上ルを立上シ微分回路１７で検出し
、＠Ｏ”の微分信号をアンド回路比に加えるので、アン
ド回路１８の出力信号は＠０＃となり、＃？ンタ８紘ソ
リセットれる。そしてカウンタ８拡拘びクロックのカウ
ントを開始する。
デコーダ１０にはフリップフロップ７．９の端子Ｑの出
力信号が加えられ、前述の如く両方共セットされている
と、デコーダ１０の入力は′１１＃となシ、デコーダ類
の出力は＠ｌ”となる。従って次にカウンタ８のカウン
ト内容が「１」となったとき、カウンタ６の端子Ｅの出
力信号４１＠１”となるので、７リツプ７ａツブ１１４
＠ ４図（ｉ）Ｋ示すようにセットされ、その出力信
号は４００Ｈｚ 、 ０．５秒連続、０．５妙所の入力
信号の検出信号として出力端子νから出力される。
力信号が加えられ、前述の如く両方共セットされている
と、デコーダ１０の入力は′１１＃となシ、デコーダ類
の出力は＠ｌ”となる。従って次にカウンタ８のカウン
ト内容が「１」となったとき、カウンタ６の端子Ｅの出
力信号４１＠１”となるので、７リツプ７ａツブ１１４
＠ ４図（ｉ）Ｋ示すようにセットされ、その出力信
号は４００Ｈｚ 、 ０．５秒連続、０．５妙所の入力
信号の検出信号として出力端子νから出力される。
従って図示しない制御部に於いて自動発信を交換機に対
して行なった後、出力端子νからの信号を周期的に監視
し、出力端予知から信号が出力されたとき制御部は相手
端末装置が話中であることを識別できることになる。又
話中音信号の検出のみでなく、他の各種の信号の検出に
も適用し得るものであシ、前述の如く、検出すべき信号
の周波数、連続及び断時間に対応して周波数検出回路３
゜モノステーブルマルチパイプレータ５．カウンタ６．
８を構成すれば良いことＫなる。
して行なった後、出力端子νからの信号を周期的に監視
し、出力端予知から信号が出力されたとき制御部は相手
端末装置が話中であることを識別できることになる。又
話中音信号の検出のみでなく、他の各種の信号の検出に
も適用し得るものであシ、前述の如く、検出すべき信号
の周波数、連続及び断時間に対応して周波数検出回路３
゜モノステーブルマルチパイプレータ５．カウンタ６．
８を構成すれば良いことＫなる。
以上説明したように、本発明は、所定時間の連続と断と
を繰返す一定周波数の話中音信号等の入力信号を検出す
る回路であって、入力信号をディジタル信号に変換して
その周期を高速クロックのカウントによシ計測し、所定
の周波数の入力信号であるか否かを周波数検出回路３に
よシ検出し、所定の周波数の入力信号のときは、その入
力信号の連続時間をカウンタ６で計測し、又入力信号の
断時間をカウンタ８で計測し、所定の連続時間と断時間
であるとき、フリップ７０ツブｎのセット尋によシ検出
信号を出力する手段を備えたものであシ、ディジタル処
理によ多信号検出を行なうものであるから、集積回路化
が容易であシ、又ディジタル回路は、経年変化、温度変
化による影譬がアナログ回路よシ極めて少ないので、各
種の信号の安定且つ確実な検出が可能となる。又集積回
路化によシ小型となるので、笑装上の問題もなくなる利
点がある。
を繰返す一定周波数の話中音信号等の入力信号を検出す
る回路であって、入力信号をディジタル信号に変換して
その周期を高速クロックのカウントによシ計測し、所定
の周波数の入力信号であるか否かを周波数検出回路３に
よシ検出し、所定の周波数の入力信号のときは、その入
力信号の連続時間をカウンタ６で計測し、又入力信号の
断時間をカウンタ８で計測し、所定の連続時間と断時間
であるとき、フリップ７０ツブｎのセット尋によシ検出
信号を出力する手段を備えたものであシ、ディジタル処
理によ多信号検出を行なうものであるから、集積回路化
が容易であシ、又ディジタル回路は、経年変化、温度変
化による影譬がアナログ回路よシ極めて少ないので、各
種の信号の安定且つ確実な検出が可能となる。又集積回
路化によシ小型となるので、笑装上の問題もなくなる利
点がある。
第１図は本発明の実施例のブロック線図、第２９拡周波
数検出回路の一例のブロック線図、第３図及び第４図は
動作説明図である。 １は入力端子、２はムＤ変換器、 ３は周波数検出回路
、４は高速クロックＯ入力端子、！６拡モノステーブル
ｉルチバイプレータ、６，８．３２はカウンタ、？、９
，１１．３４は７リツプフロツプ、１０ 、３３はデコ
ーダ、νは出力端子、■はクロックの入力端子、１７は
立上シ微分回路、３１は前縁微分回路である。 特許出願人 富士通株式会社（外２名）代理人弁理士
玉 蟲 久五部（外３名）第２図 ４ 第３図 （＋１）
数検出回路の一例のブロック線図、第３図及び第４図は
動作説明図である。 １は入力端子、２はムＤ変換器、 ３は周波数検出回路
、４は高速クロックＯ入力端子、！６拡モノステーブル
ｉルチバイプレータ、６，８．３２はカウンタ、？、９
，１１．３４は７リツプフロツプ、１０ 、３３はデコ
ーダ、νは出力端子、■はクロックの入力端子、１７は
立上シ微分回路、３１は前縁微分回路である。 特許出願人 富士通株式会社（外２名）代理人弁理士
玉 蟲 久五部（外３名）第２図 ４ 第３図 （＋１）
Claims (1)
- 所定時間の連続と断とを繰返す一定周波数の入力信号を
検出する回路に於いて、前記入力信号をディジタル信号
に変換し、該ディジタル信号の周期を高速クロックのカ
ウントに↓シ計側して所定の周波数であるか否か検出す
る周波数検出回路、該周波数検出回路によシ所定の周波
数であることを検出したことによシ、前記入力信号の連
続時間を計測するカウンタ、前記入力信号の断時間を計
測するカウンタ及び所定の連続時間と断時間であるとき
に検出信号を出力する手段とを備えたことを特徴とする
信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005660A JPS58123227A (ja) | 1982-01-18 | 1982-01-18 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005660A JPS58123227A (ja) | 1982-01-18 | 1982-01-18 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58123227A true JPS58123227A (ja) | 1983-07-22 |
| JPH0362051B2 JPH0362051B2 (ja) | 1991-09-24 |
Family
ID=11617258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005660A Granted JPS58123227A (ja) | 1982-01-18 | 1982-01-18 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123227A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121636A (ja) * | 1984-11-19 | 1986-06-09 | Canon Inc | 信号検出方式 |
| JPH0244451U (ja) * | 1988-09-21 | 1990-03-27 | ||
| US5392347A (en) * | 1992-02-19 | 1995-02-21 | Nec Corporation | Ringing tone signal detecting circuit |
| KR100496859B1 (ko) * | 2002-08-13 | 2005-06-22 | 삼성전자주식회사 | 동작모드 설정기능을 가진 반도체 집적회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275104A (en) * | 1975-12-18 | 1977-06-23 | Matsushita Electric Ind Co Ltd | Automatic answering telephone set |
| JPS5533308A (en) * | 1978-08-30 | 1980-03-08 | Oki Electric Ind Co Ltd | Frequency comparator circuit |
| JPS5537027A (en) * | 1978-09-08 | 1980-03-14 | Hitachi Ltd | Frequency discriminating circuit |
-
1982
- 1982-01-18 JP JP57005660A patent/JPS58123227A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275104A (en) * | 1975-12-18 | 1977-06-23 | Matsushita Electric Ind Co Ltd | Automatic answering telephone set |
| JPS5533308A (en) * | 1978-08-30 | 1980-03-08 | Oki Electric Ind Co Ltd | Frequency comparator circuit |
| JPS5537027A (en) * | 1978-09-08 | 1980-03-14 | Hitachi Ltd | Frequency discriminating circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121636A (ja) * | 1984-11-19 | 1986-06-09 | Canon Inc | 信号検出方式 |
| JPH0244451U (ja) * | 1988-09-21 | 1990-03-27 | ||
| US5392347A (en) * | 1992-02-19 | 1995-02-21 | Nec Corporation | Ringing tone signal detecting circuit |
| KR100496859B1 (ko) * | 2002-08-13 | 2005-06-22 | 삼성전자주식회사 | 동작모드 설정기능을 가진 반도체 집적회로 |
| US6949960B2 (en) | 2002-08-13 | 2005-09-27 | Samsung Electronics, Co., Ltd. | Semiconductor integrated circuit comprising functional modes |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0362051B2 (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920003889B1 (ko) | 전화 톤 검출기 | |
| JPS58123227A (ja) | 信号検出回路 | |
| CA1099345A (en) | Tone signal detector | |
| JPS6224980B2 (ja) | ||
| JPS5647139A (en) | Optical transmitting signal-break detecting circuit | |
| CA1259146A (en) | Dial tone detector | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| RU1807568C (ru) | Устройство дл обнаружени симметричных сигналов | |
| JPS6037656B2 (ja) | Δ−変調デ−タ圧伸方式 | |
| SU1026115A1 (ru) | Измеритель временных интервалов | |
| JPH05260533A (ja) | 信号検出回路 | |
| SU1374228A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JPS62226756A (ja) | Ｄｔｍｆ信号識別装置 | |
| SU1058021A1 (ru) | Умножитель частоты | |
| JP2744453B2 (ja) | データ処理装置 | |
| JPH1183915A (ja) | 信号入力検出装置 | |
| SU1589382A1 (ru) | Устройство автоматической регулировки усилени | |
| JPH0339943Y2 (ja) | ||
| SU1372628A1 (ru) | Устройство дл приема биимпульсного сигнала | |
| JPS57114872A (en) | Detecting and display device | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JPS6158349A (ja) | フレ−ム同期回路 | |
| JPS60119162A (ja) | ダイヤルパルス計数方式 | |
| JPH02135823A (ja) | Ｄ／ａ変換装置 | |
| JPH0537573A (ja) | データ断検出回路 |