JPS58122747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58122747A JPS58122747A JP418682A JP418682A JPS58122747A JP S58122747 A JPS58122747 A JP S58122747A JP 418682 A JP418682 A JP 418682A JP 418682 A JP418682 A JP 418682A JP S58122747 A JPS58122747 A JP S58122747A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- semiconductor device
- warpage
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はポリシリコン層で素子間分離を実施した高耐圧
半導体装置の製造方法の改良Ｋ１１するものである。
半導体装置の製造方法の改良Ｋ１１するものである。
（（ロ）技術の背景
最近宅内電話交換器の電子回路に用いる電子部品として
１枚の半導体チップの内部に素子間が確＊に分離された
高耐圧の半導体素子を形成し良高信ｌ１度の半導体装置
か要望されるようになっている。
１枚の半導体チップの内部に素子間が確＊に分離された
高耐圧の半導体素子を形成し良高信ｌ１度の半導体装置
か要望されるようになっている。
（ｅ） 従来技術と問題点
このような半導体装置の従来の製造方法について第１図
より第４図までを用いて説明する。まず１１１１図に示
すように表面が（１００）Ｉ［ｉの８１基板１の周１１
に該基板の熱酸化によって５０００〜６０００オングス
トローム（ｊｌ）程度の二酸化シリコン（５１０２）膜
２を形成したのち、該５ｔｏ２！ｌＩを所定パターンに
ホトリングラフィ法を用いてｆｆｉ開きする。その後こ
のように窓開きされた８１ｏｚｌ！２をマスクとしてカ
セイカリ（ＫｏＨ）を主成分とするエツチング液でエツ
チングして異方性エツチングを行いＶ字形の溝３を８１
基板の表ｒｋＪｍに約５ Ｍ Ｏｐの深さで形成する。
より第４図までを用いて説明する。まず１１１１図に示
すように表面が（１００）Ｉ［ｉの８１基板１の周１１
に該基板の熱酸化によって５０００〜６０００オングス
トローム（ｊｌ）程度の二酸化シリコン（５１０２）膜
２を形成したのち、該５ｔｏ２！ｌＩを所定パターンに
ホトリングラフィ法を用いてｆｆｉ開きする。その後こ
のように窓開きされた８１ｏｚｌ！２をマスクとしてカ
セイカリ（ＫｏＨ）を主成分とするエツチング液でエツ
チングして異方性エツチングを行いＶ字形の溝３を８１
基板の表ｒｋＪｍに約５ Ｍ Ｏｐの深さで形成する。
その後第２図に示すように′Ｄ、基板を反応管中に導入
し該反応管中に５Ｖ−の高圧の酸素（０２）ガスを送入
して該基板を加熱するいわゆる加圧熱酸化法やあるいは
１即／−の常圧の０２ガスで酸化する熱酸化法で酸化し
て基板の周囲に１〜２μｍの分厚い８１０２８に４を形
成する。
し該反応管中に５Ｖ−の高圧の酸素（０２）ガスを送入
して該基板を加熱するいわゆる加圧熱酸化法やあるいは
１即／−の常圧の０２ガスで酸化する熱酸化法で酸化し
て基板の周囲に１〜２μｍの分厚い８１０２８に４を形
成する。
次いで該基板を反応管内に導入したのち、該反応管内圧
トリクロロシラン（ｓｌＨｃｌｇ）や、ジクロロシラン
（ｓｉｕｚｃｌｚ）、四塩化シリコン（８１Ｃ１４）噂
のそれぞれのガスと水ｊｌ（Ｈｚ）カスとの混合ガスを
導入し、該反応管を加熱して前記８１ＨＣ１Ｂ、Ｂｉｇ
Ｈ２０１２、日ＩＣ１４ガスの水素還元によって得ら
れたポリシリコン層５を約５００μｍの分厚い厚さでい
わゆる化学気相成長（ＣＶＤ）法で形成する。このよう
にＥｌｉｌｌＣｌｓ 、 ８１２ＨｚＯ１２、ｓ ｉ
Ｃ！１４ガスを用いるのはモノシラン（ｓｔａａ）ガス
の熱分解に比してポリシリコン族の形成速度が早く、分
厚いポリシリコン層を形成するのに有利であり又、ｖｌ
ｌの埋め込み形状か良いからである。
トリクロロシラン（ｓｌＨｃｌｇ）や、ジクロロシラン
（ｓｉｕｚｃｌｚ）、四塩化シリコン（８１Ｃ１４）噂
のそれぞれのガスと水ｊｌ（Ｈｚ）カスとの混合ガスを
導入し、該反応管を加熱して前記８１ＨＣ１Ｂ、Ｂｉｇ
Ｈ２０１２、日ＩＣ１４ガスの水素還元によって得ら
れたポリシリコン層５を約５００μｍの分厚い厚さでい
わゆる化学気相成長（ＣＶＤ）法で形成する。このよう
にＥｌｉｌｌＣｌｓ 、 ８１２ＨｚＯ１２、ｓ ｉ
Ｃ！１４ガスを用いるのはモノシラン（ｓｔａａ）ガス
の熱分解に比してポリシリコン族の形成速度が早く、分
厚いポリシリコン層を形成するのに有利であり又、ｖｌ
ｌの埋め込み形状か良いからである。
その後第４図に示すように該基板の裏面側よりされてい
るＶ字形状の溝のほぼ中央部に到るまで１１ｆｌ！して
前記７字溝内に形成さｔているポリシリコン層によって
６１基板を研磨して得られた８１勅の島状領域６を一定
するようにしている。そしてこの８１層の島状ｆ１４域
６内へ半導休索子形成用不純物を拡散あるいはイオン注
入法によって導入して半導体素子を形績ルていた。
るＶ字形状の溝のほぼ中央部に到るまで１１ｆｌ！して
前記７字溝内に形成さｔているポリシリコン層によって
６１基板を研磨して得られた８１勅の島状領域６を一定
するようにしている。そしてこの８１層の島状ｆ１４域
６内へ半導休索子形成用不純物を拡散あるいはイオン注
入法によって導入して半導体素子を形績ルていた。
このようにポリ８１Ｎによって半導体素子を分離すれば
、該半導体素子か健夾に分離され素子間にリークを生じ
ないため高耐圧の半導体素子を多数基板に配設して形成
する場合に用いられている。
、該半導体素子か健夾に分離され素子間にリークを生じ
ないため高耐圧の半導体素子を多数基板に配設して形成
する場合に用いられている。
しかし第６図に示すように上述したポリシリコン１１５
を８１基板上に形成した場合、該ポリ６１腰の形成され
た方向に対して凹状にそり返る傾向がありこのようにポ
リ８１腰か形成されてそり返った８１基板をｆ／ｒ磨し
た際に該基板の周辺部で前述した島状領域か形成されず
、したかって基板の周辺部に半導体素子が形成されなく
なる不都合か生じ、一つの８１基板内に形成される半導
体装置の数が少なくなる欠点を生じる。また前述した８
１ＨＯ１３，５ｔｎｚｃｘ２．８１Ｃ１，＊の反応カス
を水素還元してポリＳｉ＠を形成する場合、該反応ガス
の熱分解により副生するノ・ロゲン又はノ・ロゲン化物
によってポリ８１展の成長と一時にポリ８１腰あるい１
ｊＥ１１基板のエッチンク反応か生じており、このため
特に基板の背向周辺部かエツチングされることになり、
余計に基板周辺部で半導体素子か形成されかい不都合を
生じている。
を８１基板上に形成した場合、該ポリ６１腰の形成され
た方向に対して凹状にそり返る傾向がありこのようにポ
リ８１腰か形成されてそり返った８１基板をｆ／ｒ磨し
た際に該基板の周辺部で前述した島状領域か形成されず
、したかって基板の周辺部に半導体素子が形成されなく
なる不都合か生じ、一つの８１基板内に形成される半導
体装置の数が少なくなる欠点を生じる。また前述した８
１ＨＯ１３，５ｔｎｚｃｘ２．８１Ｃ１，＊の反応カス
を水素還元してポリＳｉ＠を形成する場合、該反応ガス
の熱分解により副生するノ・ロゲン又はノ・ロゲン化物
によってポリ８１展の成長と一時にポリ８１腰あるい１
ｊＥ１１基板のエッチンク反応か生じており、このため
特に基板の背向周辺部かエツチングされることになり、
余計に基板周辺部で半導体素子か形成されかい不都合を
生じている。
（ｄ） 発明の目的
本発明は上述した欠点を除去し、前述した８１基板上に
ボ１Ｊｓｉｌｌｌを形成した際、基板がそり返るのを防
止しもって８１基槍か平坦な伏動でポリ６１腰を形成し
て、ポリ８１族で一定される島状領域か８１基板の周辺
部で消失しないよう圧して、もって１つの８１基板に形
成される半導体装置の歩留りを向上させることを目的と
するものである。
ボ１Ｊｓｉｌｌｌを形成した際、基板がそり返るのを防
止しもって８１基槍か平坦な伏動でポリ６１腰を形成し
て、ポリ８１族で一定される島状領域か８１基板の周辺
部で消失しないよう圧して、もって１つの８１基板に形
成される半導体装置の歩留りを向上させることを目的と
するものである。
（ｅ） 発明の構成
かかる目的１＊成するための本発明の半導体装置の製造
方法はシリコン基板の表面側に７字溝を形成し、該７字
溝内と該基板の表ｙＩＪ側にポリシリコン層を形成し、
その後、該基板の１（３）側より７字溝の中央部に到る
まで研磨して７字溝内のポリシリコン層で分離されたシ
リコンの島状領域を形ｒｆｔ後、前記島状ｆ１４坂に素
子形成用不純物を導入して半導体装置とする半導体装置
の製造方法において、前記基板の表面側にポリシリコン
層を形成する以前にあらかじめ前記基板の１１ｉｉ５側
に窒化シリコン膜を形成してから基板の表−倒にポリシ
リコン層を形成するようにしたことを特徴とするもので
ある。
方法はシリコン基板の表面側に７字溝を形成し、該７字
溝内と該基板の表ｙＩＪ側にポリシリコン層を形成し、
その後、該基板の１（３）側より７字溝の中央部に到る
まで研磨して７字溝内のポリシリコン層で分離されたシ
リコンの島状領域を形ｒｆｔ後、前記島状ｆ１４坂に素
子形成用不純物を導入して半導体装置とする半導体装置
の製造方法において、前記基板の表面側にポリシリコン
層を形成する以前にあらかじめ前記基板の１１ｉｉ５側
に窒化シリコン膜を形成してから基板の表−倒にポリシ
リコン層を形成するようにしたことを特徴とするもので
ある。
（ｆ） 発明の実施例
以下回向を用いながら本発明の一実施例につき詳細に＃
５１明する。第６図より第７図までは本発明の半導体装
置の製造方法を示す図、ｖＪ８図は本発明の方法に用い
る装ｖＩｊｔ図、第９図１Ｊｓ１基板ＫＳｉ３Ｎ４映を
形成した際の基板のそりを示す図、第１０図ＶｉＢ１３
Ｎ４展厚と基板のそりを示す図、第１１図はホ１ＪＥｌ
ｉ膜の成長時開と基板のそりを下す図である。本発明の
半導体ｓｕｒの製造方法が従来と興なる点は、前述した
第２図のＶ字型形状の溝を８１基板１表面に形成後、分
厚く加圧熱酸化法によって該８１基板の周辺部の全面Ｖ
Ｃｓｔｏｚ膜を形成してから該基板をＩＪ８図に示す平
行平板型のプラズマＣｖＤ５に置の反応管１１内に挿入
してから、反応管の入［］よりアンモニア（ＮＨ３）ガ
スおよびモノシラン（ｓｔｎ、）ガスと窒素（Ｎ２）ガ
スの混合ガスを導入して該平行平板電極１２間に高周波
電圧を印加して該混合ガスをプラズマ化して、該８１基
板の裏面側にのみいわゆるプラズマＯＶＤ法によって第
６図に示すように厚さ３００ｏｉ程度のＳｉ、Ｎ４膜１
３を被着する。、このよう１ｃ８１３Ｎ４膜を８１基＆
ｌの下側に付着して水素ガスＩＩ囲気内で１１５０℃の
温度で熱処理すると第９図に示すようＫＥｌｉ基板１が
付着した８１１Ｎ４膜１３側圧向って凹状態となり丁度
第５図に示したポリ８１＠６を形成したＳ合と逆方向に
そり返ることになる。そζで８１基板の下側１ｃＢ１３
Ｎ４＆ｌｉを付着した後１８７図に示すように該基板上
にポリ８１膜５を基板の１ｋＥ１］＠ｌＩＣ０ＶＤ法に
よって形成する。ここで前述したポリ８１１１１５の厚
さとそりの量（Ｄｌ係と、 ＩＩｆＪ述し７ｊ Ｓｉ、
、Ｎ４膜１３の厚さとそれを水素ガス宴囲気内で水素処
理し良場合のそりの量のＷＩＩＩ係について本発明者等
ｉｊ実験的に以下の事を確ｌ）た。
５１明する。第６図より第７図までは本発明の半導体装
置の製造方法を示す図、ｖＪ８図は本発明の方法に用い
る装ｖＩｊｔ図、第９図１Ｊｓ１基板ＫＳｉ３Ｎ４映を
形成した際の基板のそりを示す図、第１０図ＶｉＢ１３
Ｎ４展厚と基板のそりを示す図、第１１図はホ１ＪＥｌ
ｉ膜の成長時開と基板のそりを下す図である。本発明の
半導体ｓｕｒの製造方法が従来と興なる点は、前述した
第２図のＶ字型形状の溝を８１基板１表面に形成後、分
厚く加圧熱酸化法によって該８１基板の周辺部の全面Ｖ
Ｃｓｔｏｚ膜を形成してから該基板をＩＪ８図に示す平
行平板型のプラズマＣｖＤ５に置の反応管１１内に挿入
してから、反応管の入［］よりアンモニア（ＮＨ３）ガ
スおよびモノシラン（ｓｔｎ、）ガスと窒素（Ｎ２）ガ
スの混合ガスを導入して該平行平板電極１２間に高周波
電圧を印加して該混合ガスをプラズマ化して、該８１基
板の裏面側にのみいわゆるプラズマＯＶＤ法によって第
６図に示すように厚さ３００ｏｉ程度のＳｉ、Ｎ４膜１
３を被着する。、このよう１ｃ８１３Ｎ４膜を８１基＆
ｌの下側に付着して水素ガスＩＩ囲気内で１１５０℃の
温度で熱処理すると第９図に示すようＫＥｌｉ基板１が
付着した８１１Ｎ４膜１３側圧向って凹状態となり丁度
第５図に示したポリ８１＠６を形成したＳ合と逆方向に
そり返ることになる。そζで８１基板の下側１ｃＢ１３
Ｎ４＆ｌｉを付着した後１８７図に示すように該基板上
にポリ８１膜５を基板の１ｋＥ１］＠ｌＩＣ０ＶＤ法に
よって形成する。ここで前述したポリ８１１１１５の厚
さとそりの量（Ｄｌ係と、 ＩＩｆＪ述し７ｊ Ｓｉ、
、Ｎ４膜１３の厚さとそれを水素ガス宴囲気内で水素処
理し良場合のそりの量のＷＩＩＩ係について本発明者等
ｉｊ実験的に以下の事を確ｌ）た。
すなわち本発明者等ｋｉｓ１基板にプラズマ化学気相ｒ
ｉＬ長（ＣＶＤ）法によって形成した窒化シリコン（ｓ
ｔｓＭ４）膜を被着したのち該８１基板を水素ガス中で
１１５０℃の温度で熱処理した場合、付着Ｌ７ｔ８１、
Ｎ４膜の厚さと熱処理した時間に対する６１基板のそり
の量（ｐｍ）が第１０図に示すような陶体となることを
実験的に復めた。図で横軸ｘｉｉ熱処理時間（分）を示
し、縦軸ｙは日１窒化膜が形成された８１基板のそりの
量（μｍ）を示す１．そして試料１、試料２、試料３、
試料４、は８１基板上にプラズマＣＶＤ＠によるＥ１１
３Ｎ４膜をそれぞれ、１７００ス、２２００Ｘ、 ３２
００Ｘ１５２００ス形成した場合の実験的データである
。ここで前記６１基板にポリ８１＠を形成した場合に生
じる８１基板のそりか（μＮ！１）との陶体を第１１図
に示フ。図示するようにホ１．ＩＥＨＩＩの成長時間４
分）を機軸とし、ポリ８ｉ鋏が形成されるとさにより８
１基板に生じるそり′ＩＩＩ（μｍ）を縦軸としたとき
ｆＬ長時間とそり量とは直線胸係ＫＴｏる。したかって
ボ１Ｊ８１膜の成長時間を知ることで８１基板のそり量
を算出しその熱処理時間とそり量に対応する５ｔ３Ｎｓ
ｌｌの膜厚を図１０から求め、所定の膜厚のｓ ｉ ３
）１４を基板下側に付着し、上側にポリ８１を成長すれ
ば、上側のポリ膜と下側５１５ｍ４１１のそり方向が逆
のため、互いのそりが相殺され、ポリ８１膜形成後も平
坦な８１基板が得られることがわかる。
ｉＬ長（ＣＶＤ）法によって形成した窒化シリコン（ｓ
ｔｓＭ４）膜を被着したのち該８１基板を水素ガス中で
１１５０℃の温度で熱処理した場合、付着Ｌ７ｔ８１、
Ｎ４膜の厚さと熱処理した時間に対する６１基板のそり
の量（ｐｍ）が第１０図に示すような陶体となることを
実験的に復めた。図で横軸ｘｉｉ熱処理時間（分）を示
し、縦軸ｙは日１窒化膜が形成された８１基板のそりの
量（μｍ）を示す１．そして試料１、試料２、試料３、
試料４、は８１基板上にプラズマＣＶＤ＠によるＥ１１
３Ｎ４膜をそれぞれ、１７００ス、２２００Ｘ、 ３２
００Ｘ１５２００ス形成した場合の実験的データである
。ここで前記６１基板にポリ８１＠を形成した場合に生
じる８１基板のそりか（μＮ！１）との陶体を第１１図
に示フ。図示するようにホ１．ＩＥＨＩＩの成長時間４
分）を機軸とし、ポリ８ｉ鋏が形成されるとさにより８
１基板に生じるそり′ＩＩＩ（μｍ）を縦軸としたとき
ｆＬ長時間とそり量とは直線胸係ＫＴｏる。したかって
ボ１Ｊ８１膜の成長時間を知ることで８１基板のそり量
を算出しその熱処理時間とそり量に対応する５ｔ３Ｎｓ
ｌｌの膜厚を図１０から求め、所定の膜厚のｓ ｉ ３
）１４を基板下側に付着し、上側にポリ８１を成長すれ
ば、上側のポリ膜と下側５１５ｍ４１１のそり方向が逆
のため、互いのそりが相殺され、ポリ８１膜形成後も平
坦な８１基板が得られることがわかる。
例えば８１基ｍＫポリ８１！Ｉを２００μｍの厚さに形
成するＫＦｉ成長時間か１５０分必要さされ、その場合
のそりの量は第１１図によって１２０μｍとなる。
成するＫＦｉ成長時間か１５０分必要さされ、その場合
のそりの量は第１１図によって１２０μｍとなる。
したがってこの場合Ｆｉ第１０図に示すように５ｔｓＮ
４１１を厚さ５２００又で形成してポリシリコン膜形成
を行なえばよいことが解る。
４１１を厚さ５２００又で形成してポリシリコン膜形成
を行なえばよいことが解る。
このように８１３Ｎ４＠を基板の］１面１１！ＩＫあら
かじめ付着してから基板の表面側にホｊ７８１１１１を
形成すると基１ｌＬＫ対するそりが相互に相殺されて基
板が平坦な状態で形成され、その後８１基板の８１社４
膜の形成された裏面側より基板表面の７字溝の中央部壕
で研磨すれば島状領域が基板の周辺部で消失することな
く１枚の８１基板からの半導体装置形成の歩留が向上す
る。また前記８１ｓＮ４１！ＩＩけポリｓ１！ｌｌを形
成するＢ ｉＨｒ、ｌＢ、８１２Ｈ２Ｃユ２、Ｆ＋１ｃ
］４カスの熱分解で生ずる・・ロゲン又ハノ・ロゲン化
物に対する耐薬品性が強いのでホ！７８１！［を形成す
る際に侵されることなく、したがって８１基板が平坦な
状態で保たれたままポリｓ１１％が形成されるので基板
の周辺部部で島状領域が消失することかなくなり１枚の
８１基板から形成される半導体装皺の歩留が向上する。
かじめ付着してから基板の表面側にホｊ７８１１１１を
形成すると基１ｌＬＫ対するそりが相互に相殺されて基
板が平坦な状態で形成され、その後８１基板の８１社４
膜の形成された裏面側より基板表面の７字溝の中央部壕
で研磨すれば島状領域が基板の周辺部で消失することな
く１枚の８１基板からの半導体装置形成の歩留が向上す
る。また前記８１ｓＮ４１！ＩＩけポリｓ１！ｌｌを形
成するＢ ｉＨｒ、ｌＢ、８１２Ｈ２Ｃユ２、Ｆ＋１ｃ
］４カスの熱分解で生ずる・・ロゲン又ハノ・ロゲン化
物に対する耐薬品性が強いのでホ！７８１！［を形成す
る際に侵されることなく、したがって８１基板が平坦な
状態で保たれたままポリｓ１１％が形成されるので基板
の周辺部部で島状領域が消失することかなくなり１枚の
８１基板から形成される半導体装皺の歩留が向上する。
また以上の実施例では８１３Ｎ４勝を用いた場合につい
て述べたが必らすも８１３Ｎ４膜でなくても８１の窒化
物＠（ｓｔｘＮｙ）また＃′１Ｓｉのオキシナイトライ
ド（Ｂｌｘ Ｏｙ Ｎ＋＋ｓ）、（ｘ、ｙ、２の比は自
由）ｌ！であってもよい。
て述べたが必らすも８１３Ｎ４膜でなくても８１の窒化
物＠（ｓｔｘＮｙ）また＃′１Ｓｉのオキシナイトライ
ド（Ｂｌｘ Ｏｙ Ｎ＋＋ｓ）、（ｘ、ｙ、２の比は自
由）ｌ！であってもよい。
（ｇ） 発明の効果
以上述べたように従来の半導体装置の製造方法によれば
直経３吋の８１基板を用いた場合は、そりが基板の中央
部と周辺部で１５０μｍ′ｔ１′あったものが本発明の
半導体＊１ｍの製造方法によれは３０μｍに減少し、１
枚の８１基板からの素子形成の歩留が６５％であったも
のか９０％に向上する利点を生じ、半導体素子形成の歩
留が向上し、低コストの半導体装置が得られる利点を生
じる。
直経３吋の８１基板を用いた場合は、そりが基板の中央
部と周辺部で１５０μｍ′ｔ１′あったものが本発明の
半導体＊１ｍの製造方法によれは３０μｍに減少し、１
枚の８１基板からの素子形成の歩留が６５％であったも
のか９０％に向上する利点を生じ、半導体素子形成の歩
留が向上し、低コストの半導体装置が得られる利点を生
じる。
第１図より第４図までは従来の半導体装置の製造方法を
示す断面図、第５図は従来の方法における不具合を示す
図、１８６図より第７図までは本発明の半導体１に皺の
１１造方法を示す図、第８図は本発明の方法に用いる装
置図、１８９図は８１基板に５ｔａＮａ［管形成した場
合の基板のそりを示す図、第１０図けＢ１３Ｎ４膜厚と
基板のそりとの関係を示す図、第１１図はボ１Ｊ８１膜
の成長時間と基板のそりを示す図である。 図において１ｉｉ８１基板、２．４はＥ１１０２！ｉ！
、３け７字溝、５Ｆ′！ポリ８１１１，６は島状領域、
１１は反応管、１２Ｆｉ平行電極、１３はｅｔ３ｍ４膜
を示す。 第１図 第２１４ 第３１４ 第 ４ 閏 第５問 第６１２１ 、第 ７ 図 第８図 第９閏
示す断面図、第５図は従来の方法における不具合を示す
図、１８６図より第７図までは本発明の半導体１に皺の
１１造方法を示す図、第８図は本発明の方法に用いる装
置図、１８９図は８１基板に５ｔａＮａ［管形成した場
合の基板のそりを示す図、第１０図けＢ１３Ｎ４膜厚と
基板のそりとの関係を示す図、第１１図はボ１Ｊ８１膜
の成長時間と基板のそりを示す図である。 図において１ｉｉ８１基板、２．４はＥ１１０２！ｉ！
、３け７字溝、５Ｆ′！ポリ８１１１，６は島状領域、
１１は反応管、１２Ｆｉ平行電極、１３はｅｔ３ｍ４膜
を示す。 第１図 第２１４ 第３１４ 第 ４ 閏 第５問 第６１２１ 、第 ７ 図 第８図 第９閏
Claims (1)
- シリコン基板の表面側ＫＶ字溝を形成し、該Ｖ字溝内と
該基板の表面側にポリシリコン層を＠威し、その後、該
基板の裏面側より７字溝の中央部に到るまで研磨してＶ
字溝内のポリシリコン層で分離されたシリコンの島状領
域を形成後、前記島状ＩｌＩ斌に素子形成用不純物を尋
人して半導体装置とする半導体装置の製造方法において
、前記基板の表面側にポリシリコン層を形成する以前に
あらかじめ前記基板の裏面側圧シリコンの窒素化合物膜
を形成してから基板の表面側にポリシリコン層を形成す
るようＫしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP418682A JPS58122747A (ja) | 1982-01-14 | 1982-01-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP418682A JPS58122747A (ja) | 1982-01-14 | 1982-01-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58122747A true JPS58122747A (ja) | 1983-07-21 |
Family
ID=11577669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP418682A Pending JPS58122747A (ja) | 1982-01-14 | 1982-01-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58122747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251957A (ja) * | 1990-12-28 | 1992-09-08 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
-
1982
- 1982-01-14 JP JP418682A patent/JPS58122747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04251957A (ja) * | 1990-12-28 | 1992-09-08 | Shin Etsu Handotai Co Ltd | 誘電体分離基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254161A (en) | Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking | |
| US3911559A (en) | Method of dielectric isolation to provide backside collector contact and scribing yield | |
| JP4755421B2 (ja) | ウェハ用二層ｌｔｏ背面シール | |
| JPS58122747A (ja) | 半導体装置の製造方法 | |
| KR20070108063A (ko) | 층 구조물의 제조 방법 | |
| JP3288675B2 (ja) | 半導体基板上に窒化された界面を形成するための方法 | |
| JPH0793278B2 (ja) | 多結晶シリコン膜へのリンの拡散方法 | |
| JPS59181529A (ja) | 半導体装置およびその製造方法 | |
| JPS604237A (ja) | 半導体装置の製造方法 | |
| TW415007B (en) | Local oxidation | |
| JPS60182737A (ja) | 半導体装置の製造方法 | |
| JPS60158672A (ja) | 半導体装置の製造方法 | |
| JPS60105227A (ja) | 半導体装置の製造方法 | |
| JPS62159421A (ja) | 半導体装置の製造方法 | |
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| KR100399972B1 (ko) | 반도체장치의소자분리막형성방법 | |
| JPS5819424B2 (ja) | シリコンキバンノケンマホウホウ | |
| JPS613424A (ja) | 誘電体分離基板 | |
| JPH0228936A (ja) | 半導体装置の製造方法 | |
| JPH05217972A (ja) | Ｓｏｉ 基板の製造方法 | |
| JPH0376577B2 (ja) | ||
| JPH08250507A (ja) | 半導体膜の堆積方法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPS584972A (ja) | 半導体装置の製造方法 | |
| JPH06112128A (ja) | 多結晶Ｓｉ膜の選択堆積方法 |