JPS58118121A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58118121A JPS58118121A JP116582A JP116582A JPS58118121A JP S58118121 A JPS58118121 A JP S58118121A JP 116582 A JP116582 A JP 116582A JP 116582 A JP116582 A JP 116582A JP S58118121 A JPS58118121 A JP S58118121A
- Authority
- JP
- Japan
- Prior art keywords
- phosphorus
- substrate
- film
- impurities
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 14
- 239000011574 phosphorus Substances 0.000 abstract description 14
- 239000010408 film Substances 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 229910017604 nitric acid Inorganic materials 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 241000257465 Echinoidea Species 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装着に於ける＃１！Ｉ気的特性の安定化
を図った＃遣方法に関する。
を図った＃遣方法に関する。
半導体乗積回路のＪ１４造に於いてはＮ型、Ｐ型の不純
物としてリン、ボロン−８が工く使用さｎるがこｎらの
不純物の挙＠は後の熱工程に大きく影響さｎ１働えばシ
リコン基板に拡散さｎたリンは高温熱処理に対し、拡散
領域が拡がると共に、そのｉｄにウェハー外へ逃げ出す
ことが４えらｎる・又、リンを含む多結晶シリコン配線
に対しても同様の挙＠を示１゜このような不純物の挙動
ａ、熟熱処理工程中前後、又はそｎ自身のウェハーに影
響を与え、素子の１気的特性の不安定化の原因となる可
能性が大いにある。第１図に従来の製造方法の実施例に
従って説明する。同図に２１−多結晶シリコンによるキ
ャパシタを有するＭＯ８型集蹟回路の製造方法である。
物としてリン、ボロン−８が工く使用さｎるがこｎらの
不純物の挙＠は後の熱工程に大きく影響さｎ１働えばシ
リコン基板に拡散さｎたリンは高温熱処理に対し、拡散
領域が拡がると共に、そのｉｄにウェハー外へ逃げ出す
ことが４えらｎる・又、リンを含む多結晶シリコン配線
に対しても同様の挙＠を示１゜このような不純物の挙動
ａ、熟熱処理工程中前後、又はそｎ自身のウェハーに影
響を与え、素子の１気的特性の不安定化の原因となる可
能性が大いにある。第１図に従来の製造方法の実施例に
従って説明する。同図に２１−多結晶シリコンによるキ
ャパシタを有するＭＯ８型集蹟回路の製造方法である。
４１図ａ）でＰ型の牢結晶シリコン１板１に選択酸化に
エクソフイールト酷化１［ｚｙｔ形成し、しかる４ｊｋ
にキャパシタの下側Ｗ極とするリンを有する多結晶シリ
コン３τ形成する。この時、多ｌｆｉ晶シリコンのエツ
チング装−の橿謂にエリウェハー裏面にもリンｒ有する
多結晶シリコン４が残ることも考えらｎゐ。次に熱酸化
に工９、キャパシタ絶縁膜５とトランジスタ部のゲート
醗化躾６を同時に形叙しπものが同図（ｂ）である。さ
ら［２層目の多結晶シリコン基板ボしゲート鑵童７とキ
ャパシタの±１１１喝慣８を形成し、ソース、ドレイン
領域９に一熱拡敏等により形成する。７−１司絶縁膜１
０７全ｌに形成した後、コンタクト用の窓開け１行い、
Ｍ等の配線用金属１１で配線形成したものが同図（Ｃ）
である。
エクソフイールト酷化１［ｚｙｔ形成し、しかる４ｊｋ
にキャパシタの下側Ｗ極とするリンを有する多結晶シリ
コン３τ形成する。この時、多ｌｆｉ晶シリコンのエツ
チング装−の橿謂にエリウェハー裏面にもリンｒ有する
多結晶シリコン４が残ることも考えらｎゐ。次に熱酸化
に工９、キャパシタ絶縁膜５とトランジスタ部のゲート
醗化躾６を同時に形叙しπものが同図（ｂ）である。さ
ら［２層目の多結晶シリコン基板ボしゲート鑵童７とキ
ャパシタの±１１１喝慣８を形成し、ソース、ドレイン
領域９に一熱拡敏等により形成する。７−１司絶縁膜１
０７全ｌに形成した後、コンタクト用の窓開け１行い、
Ｍ等の配線用金属１１で配線形成したものが同図（Ｃ）
である。
次に第２図の従来の実施例によって説明する。
同図ｔｒｉ、Ｕゲー）ｋ用いるトランジスタ製造方法の
１例である。同図（ａ）の工うに拡散マスク用の酸化―
２２に形成後、窓開け１行ない、リンを熱拡散すること
にエリ、ソース、ドレイン領域２５’／１ｆＦｊ成する
。この時ウエノ・−裏面にもリンが拡散さｎる。次に前
記拡散マスク２２ｉｊ全面除去したのが同図（ｂ）であ
る。その後同図（ｃ）のように熱酸化にエリフィールド
暖化１１２５’ｒ形成し、トランジスタ領域の窓開け１
行ない、ゲート酸化１ｍ２６に形成し、ｕ＠のゲートＩ
Ｉ極２７１形成したのが同図（ｄ）である。
１例である。同図（ａ）の工うに拡散マスク用の酸化―
２２に形成後、窓開け１行ない、リンを熱拡散すること
にエリ、ソース、ドレイン領域２５’／１ｆＦｊ成する
。この時ウエノ・−裏面にもリンが拡散さｎる。次に前
記拡散マスク２２ｉｊ全面除去したのが同図（ｂ）であ
る。その後同図（ｃ）のように熱酸化にエリフィールド
暖化１１２５’ｒ形成し、トランジスタ領域の窓開け１
行ない、ゲート酸化１ｍ２６に形成し、ｕ＠のゲートＩ
Ｉ極２７１形成したのが同図（ｄ）である。
第１図を構２図の工つな製造方法に工ｎば次の工うな欠
点ｔもつ。ｗ４１図（ａ）の工うにリンを有する多結晶
シリコンに対し、同図（＋））で示す工うに熱工程ＩＩ
−行なうと、ウニ／Ｓ−表面、あるいは裏面ニジリンが
外へ逃げ出し、前後のウニＩ・−１又は自分自身のウニ
・・−に拡散さｎる。神にトランジスタ領域のＬつなシ
リコン基板かむき出しの部分に拡散さｎると、トランジ
スタの特性に大きな影響を及ぼし、本例の工うにリンが
拡散さｎｏると、しきい値電圧がＮチャンネル側では低
くなり、Ｐチャンネル側では高くなる。従ってｅ計遣通
りの素子特性が祷らｎず、大幅な歩留ジの低下ン招く。
点ｔもつ。ｗ４１図（ａ）の工うにリンを有する多結晶
シリコンに対し、同図（＋））で示す工うに熱工程ＩＩ
−行なうと、ウニ／Ｓ−表面、あるいは裏面ニジリンが
外へ逃げ出し、前後のウニＩ・−１又は自分自身のウニ
・・−に拡散さｎる。神にトランジスタ領域のＬつなシ
リコン基板かむき出しの部分に拡散さｎると、トランジ
スタの特性に大きな影響を及ぼし、本例の工うにリンが
拡散さｎｏると、しきい値電圧がＮチャンネル側では低
くなり、Ｐチャンネル側では高くなる。従ってｅ計遣通
りの素子特性が祷らｎず、大幅な歩留ジの低下ン招く。
また１４２図に於いても、同図（ａ）で示すようにリン
にウェハー表、裏面に拡散さｎているか、閤因（ｃ）の
フィールド酸化工程でリンが外へ逃げ出し、前述したよ
うな素＋時性の劣化を招く。本発明は以上の欠点を改良
したもので、本発明の目的とするところは、酸化ヰＲ４
液による前処理工程ｒ導入することＫＬｆ）、Ｉ）ンの
拡舷領域上に博い鹸化物の皮膜を形成し、外へ逃げ出す
ことｔ防ぎ、素子の特性の安定化を図ることにある。不
発明の実施例’ｔｓｓ図に示す。
にウェハー表、裏面に拡散さｎているか、閤因（ｃ）の
フィールド酸化工程でリンが外へ逃げ出し、前述したよ
うな素＋時性の劣化を招く。本発明は以上の欠点を改良
したもので、本発明の目的とするところは、酸化ヰＲ４
液による前処理工程ｒ導入することＫＬｆ）、Ｉ）ンの
拡舷領域上に博い鹸化物の皮膜を形成し、外へ逃げ出す
ことｔ防ぎ、素子の特性の安定化を図ることにある。不
発明の実施例’ｔｓｓ図に示す。
４１図（＋Ｌ）の後にｆｌＪえば高温に熱した硝ＩＩＩ
ｍ液で前洗浄することにＬＶａＳ図（ａ）の工う［薄い
鹸化物の皮ｄ５に形成する＠その後の工程は第１図＋ｂ
）（ｃ）と同様である。又、′ｓ２図（１））のｆ；＆
に同様の処理工程ｔ−ｔ／）ことにエリ第３図（ｂｌの
工うに、薄い鹸化物の皮Ｍ ２４ ｆ形成する。その後
の工８は第２図（ｃ）（ｄ）と同様である。このように
熱工程の前に酸化性溶液による処理をし、薄い皮膜を形
成することにエリ、リンの外への拡散を防ぐことができ
る。
ｍ液で前洗浄することにＬＶａＳ図（ａ）の工う［薄い
鹸化物の皮ｄ５に形成する＠その後の工程は第１図＋ｂ
）（ｃ）と同様である。又、′ｓ２図（１））のｆ；＆
に同様の処理工程ｔ−ｔ／）ことにエリ第３図（ｂｌの
工うに、薄い鹸化物の皮Ｍ ２４ ｆ形成する。その後
の工８は第２図（ｃ）（ｄ）と同様である。このように
熱工程の前に酸化性溶液による処理をし、薄い皮膜を形
成することにエリ、リンの外への拡散を防ぐことができ
る。
以上のように本発明は、半導体素子特性の安定化を図つ
７を製造方法である。なお本発明の実施例ではＮチャン
ネルＭＯ日トランジスタを挙げたが、Ｐチャンネル、相
補型ＭＯ８）ランジスタにも応用で−る◎
７を製造方法である。なお本発明の実施例ではＮチャン
ネルＭＯ日トランジスタを挙げたが、Ｐチャンネル、相
補型ＭＯ８）ランジスタにも応用で−る◎
第１．２〜１従来例として挙げた製造方法であり、第３
図が本発明による製造工程を示した実施例である・ ｔＩ４１崗・・・１・・・シリコン基板 ２・・・フィ
ールド醗化膜 ５Ｉ４＊８・・・多結晶シリコン ５．
６・・・熱酸化膜 ７・・・グー）１１極（多結晶シリ
コン）９・・・ソース、ドレイン領域 １０・・・層間
絶縁膜１１・・・Ｍ等配線用金属 絹２図・・・２１・・・シリコン基板 ２２・・・拡散
用マスク ２５・・・ソース、ドレイン領域 ２４・・
・拡散層 ２５・・・フィールド酸化１ｓ ２６・・・
ゲート醗化膜 ２７・・・ゲート１１極 第３図・・・１．２１・・・シリコン＆＠ ２・・・
フィールド酸化Ｍ ３，４・・・多結晶シリコン ５，
２４・・・酸化物皮＃ ２２・・・ソース、ドレイ
ン領域２５・・・拡散層 以 士 出願人 株式会社諏訪精工舎 代理人 弁理士最土 務！、 ユ′ 第１図 ４２Ｉ３
図が本発明による製造工程を示した実施例である・ ｔＩ４１崗・・・１・・・シリコン基板 ２・・・フィ
ールド醗化膜 ５Ｉ４＊８・・・多結晶シリコン ５．
６・・・熱酸化膜 ７・・・グー）１１極（多結晶シリ
コン）９・・・ソース、ドレイン領域 １０・・・層間
絶縁膜１１・・・Ｍ等配線用金属 絹２図・・・２１・・・シリコン基板 ２２・・・拡散
用マスク ２５・・・ソース、ドレイン領域 ２４・・
・拡散層 ２５・・・フィールド酸化１ｓ ２６・・・
ゲート醗化膜 ２７・・・ゲート１１極 第３図・・・１．２１・・・シリコン＆＠ ２・・・
フィールド酸化Ｍ ３，４・・・多結晶シリコン ５，
２４・・・酸化物皮＃ ２２・・・ソース、ドレイ
ン領域２５・・・拡散層 以 士 出願人 株式会社諏訪精工舎 代理人 弁理士最土 務！、 ユ′ 第１図 ４２Ｉ３
Claims (1)
- Ｎ型めるいｒまＰ４Ｉｌの不純物を有″′ｒるシリコン
基板、あるいは多結晶シリコン等の配線材料を形成した
彼の熱工程に対して、酸化性浴液による前処理工ｓｔ含
むことχ％俸とする半導体装漣の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP116582A JPS58118121A (ja) | 1982-01-07 | 1982-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP116582A JPS58118121A (ja) | 1982-01-07 | 1982-01-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58118121A true JPS58118121A (ja) | 1983-07-14 |
Family
ID=11493821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP116582A Pending JPS58118121A (ja) | 1982-01-07 | 1982-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58118121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297762A (ja) * | 1988-05-26 | 1989-11-30 | Mitsubishi Electric Corp | マンマシン情報処理システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127018A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Impurity diffusion into semiconductor substrate |
-
1982
- 1982-01-07 JP JP116582A patent/JPS58118121A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55127018A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Impurity diffusion into semiconductor substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01297762A (ja) * | 1988-05-26 | 1989-11-30 | Mitsubishi Electric Corp | マンマシン情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP4050902B2 (ja) | 半導体装置の作製方法 | |
| JPS58118121A (ja) | 半導体装置の製造方法 | |
| JPS5737830A (en) | Manufacture of semiconductor device | |
| JPS57167669A (en) | Capacitor and manufacture thereof | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| Bergh et al. | The Effect of Heat‐Treatment on Transistor Low Current Gain with Various Ambients and Contamination | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JPS62268161A (ja) | 薄膜トランジスタ素子 | |
| KR100316029B1 (ko) | 반도체 소자의 제조방법 | |
| JPS5455388A (en) | Production of mos type semiconductor device | |
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPS5455372A (en) | Production of semiconductor device | |
| US3726726A (en) | Method of producing diffused highresistivity microresistors | |
| JPH05109736A (ja) | 半導体装置の製造方法 | |
| JPH0442938A (ja) | 半導体装置の製造方法 | |
| JP2990806B2 (ja) | 半導体装置の製造方法 | |
| JPS61148879A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03173131A (ja) | 半導体装置の製造方法 | |
| JPS5457873A (en) | Semiconductor device | |
| JPH01133364A (ja) | 半導体装置の製造方法 | |
| JPH0199252A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6149428A (ja) | 半導体装置の製造方法 |