JPS58114609A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPS58114609A JPS58114609A JP56210390A JP21039081A JPS58114609A JP S58114609 A JPS58114609 A JP S58114609A JP 56210390 A JP56210390 A JP 56210390A JP 21039081 A JP21039081 A JP 21039081A JP S58114609 A JPS58114609 A JP S58114609A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- emitter
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタ駆動回路に係り、低耐圧のトラン
ジスタ回路の供給電圧を許容耐電圧を越えないように入
力電圧にろじて可変制御し、電圧利用範囲を広くとり得
るトランジスタ駆動回路を提供することを目的とする。
ジスタ回路の供給電圧を許容耐電圧を越えないように入
力電圧にろじて可変制御し、電圧利用範囲を広くとり得
るトランジスタ駆動回路を提供することを目的とする。
近年、ＬＳＩのプロセスの中にＩＩＬのプロセスを利用
したものが多数開発されてきており、これは本来バイポ
ーラ構造のためにアナログ動作回路とデジタル動作回路
とを同一チップ上に構成できる声点を有する。ところで
、とのＩＩＬは最高動作周波数を０−ＭＯＳ等の他のプ
ロセスの如く高塚まで伸ばすために許容耐電圧が犠牲に
なることが多い。例えば、アナログ動作回路として使用
するバイポーラ構造のトランジスタの許容耐電圧ＢＹは
次の如く、非常に小である。なお％ＢＶＣＩＯはベース
開放時コレクタ・エミッタ間、ＢｖｃＢｏはエミッタ開
放時コレクタ・ペース間、ＢｖｌｌｌＯはコレクタ開放
時エミッタ・ベース間の許容耐電圧を示す。
したものが多数開発されてきており、これは本来バイポ
ーラ構造のためにアナログ動作回路とデジタル動作回路
とを同一チップ上に構成できる声点を有する。ところで
、とのＩＩＬは最高動作周波数を０−ＭＯＳ等の他のプ
ロセスの如く高塚まで伸ばすために許容耐電圧が犠牲に
なることが多い。例えば、アナログ動作回路として使用
するバイポーラ構造のトランジスタの許容耐電圧ＢＹは
次の如く、非常に小である。なお％ＢＶＣＩＯはベース
開放時コレクタ・エミッタ間、ＢｖｃＢｏはエミッタ開
放時コレクタ・ペース間、ＢｖｌｌｌＯはコレクタ開放
時エミッタ・ベース間の許容耐電圧を示す。
これより明らかな如く、肴にＮＰＮ ）ランジスタのＢ
Ｖｃゎは６〜８ｖと非常に小であり、一般的には動作電
源電圧もこれ以下にして用いなければならない。このた
め、従来、特にＴＴＬと同程度の５Ｖ程度の低電圧でし
か使用できず、このため、トランジスタ回路の入力電圧
としては動作電源電圧以下の低電圧しか用い得す、電圧
利用範囲が狭く、上記の如きバイポーラ構造の利点を十
分に生かし得ない等の欠点があつ先。
Ｖｃゎは６〜８ｖと非常に小であり、一般的には動作電
源電圧もこれ以下にして用いなければならない。このた
め、従来、特にＴＴＬと同程度の５Ｖ程度の低電圧でし
か使用できず、このため、トランジスタ回路の入力電圧
としては動作電源電圧以下の低電圧しか用い得す、電圧
利用範囲が狭く、上記の如きバイポーラ構造の利点を十
分に生かし得ない等の欠点があつ先。
本発明は上記欠点を除去したものであり１以下図面七共
にその各実施例について説明する。
にその各実施例について説明する。
第１図は本発明になるトランジスタ駆動回路の第１実施
例を電子楽器のエンベロープ回路の入力バッファに適用
した回路図を示す。同図において、トランジスタＱ□、
Ｑ！はそのエミッタどうしを接続され、抵抗Ｒ□を介し
てアースされている一方、その夫々のコレクタは、トラ
ンジスタＱ、 、 Ｑ４に接続されている。トランジス
タＱ、 、 Ｑ、のエミッタは入力電圧検出用トランジ
スタＱ７に接続されており、トランジスタＱ、のエミッ
タは電圧シフト用ツェナーダイオードＤ２、抵抗Ｒ１を
介して電源ｖｃｃ１に接続されている。ダイオードＤｚ
と抵抗Ｒ１との接続点はトランジスタＱ、に接続されて
おり、トランジスタＱ、のエミッタとトランジスタＱｍ
ＩＱ４のエミッタとの接続点とトランジスタ。２゜Ｑ
４の接続点との間にはトランジスタＱ、が接続されてい
る。トランジスタＱ、のエミッタは抵ａ Ｒ。
例を電子楽器のエンベロープ回路の入力バッファに適用
した回路図を示す。同図において、トランジスタＱ□、
Ｑ！はそのエミッタどうしを接続され、抵抗Ｒ□を介し
てアースされている一方、その夫々のコレクタは、トラ
ンジスタＱ、 、 Ｑ４に接続されている。トランジス
タＱ、 、 Ｑ、のエミッタは入力電圧検出用トランジ
スタＱ７に接続されており、トランジスタＱ、のエミッ
タは電圧シフト用ツェナーダイオードＤ２、抵抗Ｒ１を
介して電源ｖｃｃ１に接続されている。ダイオードＤｚ
と抵抗Ｒ１との接続点はトランジスタＱ、に接続されて
おり、トランジスタＱ、のエミッタとトランジスタＱｍ
ＩＱ４のエミッタとの接続点とトランジスタ。２゜Ｑ
４の接続点との間にはトランジスタＱ、が接続されてい
る。トランジスタＱ、のエミッタは抵ａ Ｒ。
を介してアースされている一方、出方端子２Ｉこ接続さ
れている。
れている。
入力端子１に入来したエンベロープ信号はトランジスタ
Ｑ８を介してトランジスタＱ、に供給され、ここでその
電圧レベルを検出された後ツェナーダイオードＤ８にて
電圧シフトされてトランジスタＱ、ノヘースに供給され
る。トランジスタ。６のエミッタ電位（供給電圧ｖ０゜
、）はそのベース印加電圧に応じて可変され、供給電圧
Ｖｃｃｘ’ごて作動されるトランジスタＱ、のエミッタ
（出方端子２）より入力端子１に入来したエンベロープ
信号と同じレベルの信号がとり出される。
Ｑ８を介してトランジスタＱ、に供給され、ここでその
電圧レベルを検出された後ツェナーダイオードＤ８にて
電圧シフトされてトランジスタＱ、ノヘースに供給され
る。トランジスタ。６のエミッタ電位（供給電圧ｖ０゜
、）はそのベース印加電圧に応じて可変され、供給電圧
Ｖｃｃｘ’ごて作動されるトランジスタＱ、のエミッタ
（出方端子２）より入力端子１に入来したエンベロープ
信号と同じレベルの信号がとり出される。
ここで、端子１に入来するエンベロープ信号ノミ圧をｖ
ＸＮ、トランジスタＱ１のベース・エミッタ間電圧をＶ
□０、トランジスタＱ、のそれをＶ□６、トランジスタ
Ｑ７のそれをｖＢＥ、Ｔ ”ｈツェナーダイオードＤの
ツェナー電圧をＶ、とし、トランジスタＱ７の電流増幅
率を十分大として無視すると、供給電圧ｖＣＣ２は、 ｖｃｃｍ ＝ ｖＩＮ −■１１１１ ” ■８に？
” ”ｇ −ｖ襲３＠とナリ、ＶＢｌｌ ＝ ｖａｌｌ
＝ ｖ１ｍ？ ＝ ｖＩＩＩとすると、ＶＣＣＩ ”
ｖＩＮ −ｖＩｍ ” ’！となる。即ち、供給電圧
ｖｃＣａは入力電圧ＶｘＮよりも（Ｖ、−Ｖ□）なる電
圧分だけ高い電圧にて入力電圧■１Ｎニ応シテ可変サレ
る。なお、ｖＩＮ ” ■！ ＞ ＶＣＣＩになると、
ツェナーダイオードＤ２はオフとされ、ＶＣＣＩ ＃Ｖ
ＣＣＩ −ｖＩＩＩｇ となる。
ＸＮ、トランジスタＱ１のベース・エミッタ間電圧をＶ
□０、トランジスタＱ、のそれをＶ□６、トランジスタ
Ｑ７のそれをｖＢＥ、Ｔ ”ｈツェナーダイオードＤの
ツェナー電圧をＶ、とし、トランジスタＱ７の電流増幅
率を十分大として無視すると、供給電圧ｖＣＣ２は、 ｖｃｃｍ ＝ ｖＩＮ −■１１１１ ” ■８に？
” ”ｇ −ｖ襲３＠とナリ、ＶＢｌｌ ＝ ｖａｌｌ
＝ ｖ１ｍ？ ＝ ｖＩＩＩとすると、ＶＣＣＩ ”
ｖＩＮ −ｖＩｍ ” ’！となる。即ち、供給電圧
ｖｃＣａは入力電圧ＶｘＮよりも（Ｖ、−Ｖ□）なる電
圧分だけ高い電圧にて入力電圧■１Ｎニ応シテ可変サレ
る。なお、ｖＩＮ ” ■！ ＞ ＶＣＣＩになると、
ツェナーダイオードＤ２はオフとされ、ＶＣＣＩ ＃Ｖ
ＣＣＩ −ｖＩＩＩｇ となる。
これらの関係を入力電圧ｖ１Ｎ対供給電圧ＶＣＣＩ％性
図にすると第２図に示す如くとなる。なお、Ｖｃｃｌ：
１２Ｖ、 Ｖ、＝６Ｖ、 Ｖ８Ｉｉ、＝０．７Ｖとする
。
図にすると第２図に示す如くとなる。なお、Ｖｃｃｌ：
１２Ｖ、 Ｖ、＝６Ｖ、 Ｖ８Ｉｉ、＝０．７Ｖとする
。
いま、端子ｌに例えば４ｖの入力電圧Ｖ１Ｎが入来する
と、トランジスタＱ、のベース電位は３．３Ｖ。
と、トランジスタＱ、のベース電位は３．３Ｖ。
そのエミッタ電位は４Ｖ、ツェナーダイオードＤ２のカ
ソード電位はＩＯＶ、）ランジス、りＱ６のエミッタ電
位（ｖＣＣＶ）は９．３ｖとなる。９．３ｖの供給電圧
ｖｃｃｚにて動作するトランジスタ回路についてみると
、トランジスタＱ、のコレクタ電位は８．６ｖとなるの
で、トランジスタＱ、のコレクタ・エミッタ間電圧は（
８，６Ｖ−３，３Ｖ）＝５．３Ｖ。
ソード電位はＩＯＶ、）ランジス、りＱ６のエミッタ電
位（ｖＣＣＶ）は９．３ｖとなる。９．３ｖの供給電圧
ｖｃｃｚにて動作するトランジスタ回路についてみると
、トランジスタＱ、のコレクタ電位は８．６ｖとなるの
で、トランジスタＱ、のコレクタ・エミッタ間電圧は（
８，６Ｖ−３，３Ｖ）＝５．３Ｖ。
トランジスタＱ、のベース電位は４ｖとなるので、トラ
ンジスタＱ、のコレクタ・エミッタ間電圧は（９，３Ｖ
−４Ｖ）＝５．３Ｖ、 トランジスタＱ、 （７）ベー
ス電位は４．７ｖとなるので、トランジスタＱ。
ンジスタＱ、のコレクタ・エミッタ間電圧は（９，３Ｖ
−４Ｖ）＝５．３Ｖ、 トランジスタＱ、 （７）ベー
ス電位は４．７ｖとなるので、トランジスタＱ。
のコレクタ・エミッタ間電圧は（４，７Ｖ−３，３Ｖ）
＝ １．４ Ｖとなり、ＮＰＮ ）ランジスタは全てＮ
ＰＮトランジスタのコレクタ・エミッタ間許容耐電圧（
６Ｖ〜８ｖ）以下で動作することになる。
＝ １．４ Ｖとなり、ＮＰＮ ）ランジスタは全てＮ
ＰＮトランジスタのコレクタ・エミッタ間許容耐電圧（
６Ｖ〜８ｖ）以下で動作することになる。
一方、端子ｌに６Ｖ以上の入力電圧ｖＸＮが入来すると
（ｖｆＮ＋Ｖ８〉ｖｃｃｍ）、ツェナーダイオードＤ、
はオフとなって供給電圧ｖｃｃ、は（１２Ｖ−０、７Ｖ
） ＝ １１．３ Ｖのまま一定となるため、トラン
ジスタＱ１のコレクタ・エミッタ間電圧は（１１，３Ｖ
−０，７Ｖ −Ｖ□Ｎ）、トランジスタＱ、のコレクタ
・エミッタ間電圧は（１１，３Ｖ −ＶＸＮ）、トラン
ジスタＱ、のコレクタ・エミッタ間電圧は１．４ｖとな
り、いずれもコレクタ・エミッタ間許容耐電圧以下で動
作する。
（ｖｆＮ＋Ｖ８〉ｖｃｃｍ）、ツェナーダイオードＤ、
はオフとなって供給電圧ｖｃｃ、は（１２Ｖ−０、７Ｖ
） ＝ １１．３ Ｖのまま一定となるため、トラン
ジスタＱ１のコレクタ・エミッタ間電圧は（１１，３Ｖ
−０，７Ｖ −Ｖ□Ｎ）、トランジスタＱ、のコレクタ
・エミッタ間電圧は（１１，３Ｖ −ＶＸＮ）、トラン
ジスタＱ、のコレクタ・エミッタ間電圧は１．４ｖとな
り、いずれもコレクタ・エミッタ間許容耐電圧以下で動
作する。
このように、本実施例は、各ＮＰＮ ）ランジスタのコ
レクタ電位からそのエミッタ電位を差引いた電圧がその
トランジスタのコレクタ・エミッタ間許容耐電圧以下に
なるように入力電圧ｖＸＮに応じて供給電圧ｖｃｃｓを
可変しているため、電源電圧Ｖ。ｃｌをその許容耐電圧
を越えずに可能な限り大きくとり得、これにより、許容
耐電圧以上のレベルをもつ入力電圧ｖＸＮを入力させ得
る。従って、〜に、Ｏｖ〜ＩＯＶのように許容耐電圧を
越えた比較的広い範囲にあるエンベロープ信号を入力さ
せてもトランジスタを許容耐電圧以下で動作させ得、許
容耐電圧程度の入力電圧しか入力せしめ得なかった従来
回路に比して電圧利用範囲を拡大できる。
レクタ電位からそのエミッタ電位を差引いた電圧がその
トランジスタのコレクタ・エミッタ間許容耐電圧以下に
なるように入力電圧ｖＸＮに応じて供給電圧ｖｃｃｓを
可変しているため、電源電圧Ｖ。ｃｌをその許容耐電圧
を越えずに可能な限り大きくとり得、これにより、許容
耐電圧以上のレベルをもつ入力電圧ｖＸＮを入力させ得
る。従って、〜に、Ｏｖ〜ＩＯＶのように許容耐電圧を
越えた比較的広い範囲にあるエンベロープ信号を入力さ
せてもトランジスタを許容耐電圧以下で動作させ得、許
容耐電圧程度の入力電圧しか入力せしめ得なかった従来
回路に比して電圧利用範囲を拡大できる。
第３図は本発明回路の第２実施例を出力バッファに適用
した回路図を示す。同図において、３は入力電圧に相当
する定電流源で、トランジスタＱ、 ｔＱｌ。と共にカ
レントミラー回路を構成する。トランジスタＱｌｌのベ
ースはトランジスタＱ□。と抵抗Ｒ４との接続点に接続
されており、そのエミッタは抵抗Ｒ１を介してアースさ
れている一方、出力端子２に接続されており、そのコレ
クタはトランジスタＱｌｌを介して電源ｖｃｃ、に接続
されている。
した回路図を示す。同図において、３は入力電圧に相当
する定電流源で、トランジスタＱ、 ｔＱｌ。と共にカ
レントミラー回路を構成する。トランジスタＱｌｌのベ
ースはトランジスタＱ□。と抵抗Ｒ４との接続点に接続
されており、そのエミッタは抵抗Ｒ１を介してアースさ
れている一方、出力端子２に接続されており、そのコレ
クタはトランジスタＱｌｌを介して電源ｖｃｃ、に接続
されている。
トランジスタＱユ、のベースは出力端子２に接続されて
おり、そのコレクタはアースされており、そのエミｙり
はツェナーダイオードＤ１、抵抗Ｒ６を介して電源ｖＣ
ｃ１に接続されている。
おり、そのコレクタはアースされており、そのエミｙり
はツェナーダイオードＤ１、抵抗Ｒ６を介して電源ｖＣ
ｃ１に接続されている。
トランジスタＱ１□のベースに発生された電圧はそのエ
ミッタにおいてその電圧レベルを検出され、ツェナーダ
イオードＤ８にて電圧シフトされてトランジスタＱｌｌ
のベースに供給される。トランジスタＱ８．のエミッタ
電位（供給電圧ＶＣＣＩ）はそのベース印加電圧に応じ
て可変され、トランジスタＱｌｌのエミッタ（出力端子
２）よりそのベースに発生された電圧がそのままとり出
される。
ミッタにおいてその電圧レベルを検出され、ツェナーダ
イオードＤ８にて電圧シフトされてトランジスタＱｌｌ
のベースに供給される。トランジスタＱ８．のエミッタ
電位（供給電圧ＶＣＣＩ）はそのベース印加電圧に応じ
て可変され、トランジスタＱｌｌのエミッタ（出力端子
２）よりそのベースに発生された電圧がそのままとり出
される。
第２実施例の場合も上記第１実施例のものと同様に、Ｎ
ＰＮ ）ランジスタＱ１１ ＊ ＱｌＢのコレクタ
トエミツタ間電圧がその許容耐電圧以下になるように
電圧ｖＩ Ｎ ’、に応じて供給電圧Ｖ、。を可変して
いるため、上記第１実施例において説明したのと同様の
効果を得ることができる。
ＰＮ ）ランジスタＱ１１ ＊ ＱｌＢのコレクタ
トエミツタ間電圧がその許容耐電圧以下になるように
電圧ｖＩ Ｎ ’、に応じて供給電圧Ｖ、。を可変して
いるため、上記第１実施例において説明したのと同様の
効果を得ることができる。
上述の如く、本発明になるトランジスタ駆動回路は、被
制御トランジスタ回路の入力電圧レベルに応じた電圧を
検出する検出回路と、この検出回路からの電圧レベルに
応じて被制御トランジスタ回路の供給電圧を、被制御ト
ランジスタ回路を構成するトランジスタのコレクタ・エ
ミッタ間許容耐電圧以下の範囲で変化するように可変制
御する回路とよりなるため、低耐圧トランジスタを用い
ても各トランジスタの供給電圧をそのトランジスタのコ
レクタ・エミッタ間許容耐電圧を一越えずに可能な限り
大きくとり得、これにより、許容耐電圧以上のレベルを
もつ入力電圧を入力させ得、入力電圧として供給電圧以
下の低電圧しか用い得なかった従来の低耐圧のトランジ
スタ駆動回路に比して電圧利用範囲を拡大し得る等の特
長を有する。
制御トランジスタ回路の入力電圧レベルに応じた電圧を
検出する検出回路と、この検出回路からの電圧レベルに
応じて被制御トランジスタ回路の供給電圧を、被制御ト
ランジスタ回路を構成するトランジスタのコレクタ・エ
ミッタ間許容耐電圧以下の範囲で変化するように可変制
御する回路とよりなるため、低耐圧トランジスタを用い
ても各トランジスタの供給電圧をそのトランジスタのコ
レクタ・エミッタ間許容耐電圧を一越えずに可能な限り
大きくとり得、これにより、許容耐電圧以上のレベルを
もつ入力電圧を入力させ得、入力電圧として供給電圧以
下の低電圧しか用い得なかった従来の低耐圧のトランジ
スタ駆動回路に比して電圧利用範囲を拡大し得る等の特
長を有する。
第１図は本発明回路の第１実施例の回路図、第２図は第
１図示回路の入力電圧対供給電圧峙性図、第３図は本発
明回路の第２実施例の回路図である。 １・・・入力端子、２・・・出力端子％ Ｑ、〜Ｑ、・
・・トランジスタ、Ｒ１，Ｒ，・會・抵抗、ｖｃｃ、・
・・電源、Ｄ８・・・ツェナーダイオード。
１図示回路の入力電圧対供給電圧峙性図、第３図は本発
明回路の第２実施例の回路図である。 １・・・入力端子、２・・・出力端子％ Ｑ、〜Ｑ、・
・・トランジスタ、Ｒ１，Ｒ，・會・抵抗、ｖｃｃ、・
・・電源、Ｄ８・・・ツェナーダイオード。
Claims (1)
- 被制御トランジスタ回路の入力電圧レベルに応じた電圧
を検出する検出回路と、該検出回路からの電圧レベルに
応じて咳被制御トランジスタ回路の供給電圧を、誼被制
御トランジスタ回路を構成するトランジスタのコレクタ
・エミッタ間許容耐電圧以下の範囲で変化するように可
変制御する回路とよりなることを管機とするトランジス
タ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210390A JPS58114609A (ja) | 1981-12-28 | 1981-12-28 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210390A JPS58114609A (ja) | 1981-12-28 | 1981-12-28 | トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114609A true JPS58114609A (ja) | 1983-07-08 |
Family
ID=16588535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210390A Pending JPS58114609A (ja) | 1981-12-28 | 1981-12-28 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685568A (ja) * | 1992-09-01 | 1994-03-25 | Yokogawa Electric Corp | 差動増幅器 |
-
1981
- 1981-12-28 JP JP56210390A patent/JPS58114609A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685568A (ja) * | 1992-09-01 | 1994-03-25 | Yokogawa Electric Corp | 差動増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0623997A1 (en) | Hysteresis comparator working with a low voltage supply | |
| JP2830847B2 (ja) | 半導体集積回路 | |
| EP0684537A1 (en) | A multiple output current mirror | |
| JPS58114609A (ja) | トランジスタ駆動回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US6316978B1 (en) | Comparator with process and temperature insensitive hysteresis and threshold potentials | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| US6114904A (en) | Fast amplifier output stage | |
| JP3148061B2 (ja) | ダイナミックヒス内蔵コンパレータ回路 | |
| JPH0738546B2 (ja) | 補償回路 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPS6157111A (ja) | 比較器 | |
| JPH0364205A (ja) | クリップ回路 | |
| JPH0326678Y2 (ja) | ||
| JPH0793444A (ja) | 積分器用コンパレータ回路装置 | |
| JPS62151015A (ja) | レベルシフト回路 | |
| JPS6143018A (ja) | 信号切換回路 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPS6190518A (ja) | ト−テムポ−ル型出力回路 | |
| JPS6024707A (ja) | バイアス回路 | |
| JPH0732357B2 (ja) | 論理レベル設定回路 |