JPS5810821A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5810821A
JPS5810821A JP11013881A JP11013881A JPS5810821A JP S5810821 A JPS5810821 A JP S5810821A JP 11013881 A JP11013881 A JP 11013881A JP 11013881 A JP11013881 A JP 11013881A JP S5810821 A JPS5810821 A JP S5810821A
Authority
JP
Japan
Prior art keywords
substrate
film
glass film
silicate glass
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11013881A
Other languages
English (en)
Inventor
Tadashi Kirisako
桐迫 正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11013881A priority Critical patent/JPS5810821A/ja
Publication of JPS5810821A publication Critical patent/JPS5810821A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明轄半導体装置の製造方法の改良Kllするもので
ある。
一穀にPl[のシリコン(8量)基板を用−て該基板に
パイl−ラmIOを形成した場合の構造の謝m図を第1
11に示す。
IIKお−て1はP履の81基板、2轄N麿O不純物を
高幽度に拡散した埋込層、8社NI[08区エピタキシ
ャル成長層、4aP型の不純物を導入し次素子間分sl
F層、5線PI[のペース領域、6#1Nl[のエミッ
タ領域である。
ところで前述した埋込層を形成する場合、従来の方法社
第2図に示すように81基板Uに所定パターンの810
!Ill!を熱慶化法等によシ形成してから該基板上に
アンチモン(8b)或い祉砒素(ム3)等の不純物が添
加された筐体状のシリナートガラス膜腸をスピンコード
法略により均−Klkl/iシ*Oち、該基板を酸素(
0,)ガスのxm気中の夏応管に挿入したのち、該反応
管を、加熱して前記シリナートガラス膜中の不純物をS
i基板中に拡散する方法がとられて−た◎ しかし上述した方法で祉例えば埋込層を微細に形成する
場合、第8図に示すようにシリケートガラス属nの厚さ
が8i0.lK11のパターニングされた側面近傍で社
厚< 、8 s □ *展のバターニングされたfII
rIjより離れた位置では、薄くな9このようKik布
されたシリナートガラス膜ut塾婚理すると不純物が拡
散された拡散層の深さはS10.膜のパターニングされ
た一面の近傍で祉深<StO,膜のパターニングされた
側面より噛れた箇所では浅くなり、形成される拡散層の
深さ及び表面抵抗が一定にならない不都合を生じる。填
8図で肩は拡散層の深さを示す。
本発明は上述したような欠点を除去する半導体装置の製
造方法の提供を目的とするもので、かかる目的を達成す
るための半導体装置の製造方法は、半導体基板に所定パ
ターンの半導体素子形成用不純物を導入する工程を有す
る半導体装置の製造方法において、あらかじめ半導体基
板上に所定パターンの半導体素子形成用不純物を含有せ
るシリケートガラス膜を被着したのち、該基板上および
シリケートガラス膜上のり、ち少なくともシリケートガ
ラス膜上に酸素ガスを透過する被膜を積層してから該基
板を熱処理する工程を含むことを特徴とするものである
以下図面を用いながら本発明の一実施例につき詳細に説
明する。
以下図面を用いながら本発明の一実施例につき詳細に説
明する。
第4図より第6図までは本発明の半導体装置の製造方法
の工程を示す断面図で、第7図は本発明の方法によって
製造した半導体装置の他の実施例を示す断面図である。
まず図示するようにSi基板4上に2100〜2200
オングストローム(人)の厚さでsbの添加された液体
吠のシリケートがラス膜ρをスピンコード法により塗布
する。更に該基板上にホトレジスト膜乞を塗布する。そ
の後該ホトレジスト膜を所定パターンに露光後除去液に
て所定パターンのホトレジスト膜に形成し、第5図に示
すように該パターニングされたホトレジストyanムを
マスクとして下部のシリケートガラス膜区を所定のパタ
ーンのシリケートガラス膜4人にパターニングする。
その後第6図に示すように化学蒸着(OVD)’法によ
り二酸化シリコン(Sin2)膜獅を基板上およびパタ
ーニングされたシリケートガラス膜4ム上に全面に約1
μmの厚さで形成する。このようにシリケートガラス膜
上を08ガスを透過する8i0゜膜で被覆するの社該酸
素原子によづて前記シリケージガラス膜中の不純物が8
五基板に拡散しやす(なるためである。このようにした
のち該基板をOsガスを9%含有する窒素(N8)ガ、
ス雰囲蝉中の反応管中に挿入したのち、1250℃の温
度で所定時間加熱して熱処理する。するとシリケートガ
ラス膜冨ム中のアンチモン(8b)の原子が基板中に拡
散されてNllの埋込層が所定の均一な深さで形成され
る。またこのようにシリケートガラス膜を810 膜で
被覆することでシリケートガラス膜中の8bの不純物原
子が蒸発し、ネトドープにより所定のパターン以外に不
純物が拡散されるのを防ぐ。更に本発明の方法によれば
シリケートガラス膜上がO,ガスを透過する840.膜
によって形成されて−るので、容易に不純物原子が81
基板内に導入される利点も生じる。
また以上述べた実施例の他に不純物が添加されたシリナ
ート族が薄い場合には、不純智が添加さを積層して形成
したのち、該基板とにホトレジスト膜を積層して形成後
、該ホトレジスト膜を所定パターンに形成し、該パター
ニングされたホトレジス)膜をマスクとして用いて下部
の8i0dl、シリケートガラス膜を弗化水素#(HF
)にて連続してエツチングする。このようKすれば工程
が前述した実施例より簡単になる。
そして第7図に示すように8i基板乞上にノシターニン
グされたシリケートガラス膜4人および8i0゜膜Uム
を積層させて形成し、該基板を前述した0□ガスm%を
含有するN2ガス雰囲気中の反応管内へ導入し該基板を
加熱して埋込層を形成するようにしてもよい。この場合
前記シリケートガラス膜の膜厚が薄いので該ガラス膜と
StO,膜で完全に被覆しなくとも該ガラス膜より熱処
理中に不純物原子が飛び出して所定のパターン以外に拡
散する現象はみられな−0 以上述べたように本発明の方法によれは埋込層の拡散層
が精度良く所望の寸法に形成されるので牛導体装置が得
られる利点を生じる。また本実施例の他にシリケートガ
ラス膜に添加する、鈍物は砒素(As)、ボロン(B)
、リン(P)の化合物でもよいし、またシリケートガラ
ス膜は化学蒸着法で形成してもよい。
【図面の簡単な説明】
第1図はバイポーラ型牛導体装置の断面図で、第2図お
よび第3図は従来の牛導体装置の製造方法の工程を示す
断面図、第4図より第6図までは本発明の半導体装置の
製造方法の工程を示す断面図、第7図は本発明の他の実
施例の工程を示す断面図である。 図において1はP型St基板、2は埋込層、8はN型エ
ピタキシャル層、4は分離帯層、5tlペース、6はエ
ミッタ、11 、21は8i基収、シ、24.24人は
StO,膜、塾、22,22Aけシリケートガラス膜、
23、Z3Aはホトレジスト膜、14t1拡散層の深さ
を示す。 第1図 第2図 第4図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板に所定パターンの半導体素子は成用不純物を
    導入する工程を有する半導体装置0■遣方mにおいて、
    あらかじめ半導体基板上に所定パターンの半導体素子W
    Il&用不綿物を含有せるシリケートガラス展を被着し
    友のち、該基板上およびシリナー)ガラス膜上のうち少
    なくともシリケートガラス膜上に酸素ガスを透過する被
    膜を積層してから該基板を熱処履する工程を含むこ七を
    IIIとする半導体装meg造方法。
JP11013881A 1981-07-14 1981-07-14 半導体装置の製造方法 Pending JPS5810821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11013881A JPS5810821A (ja) 1981-07-14 1981-07-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11013881A JPS5810821A (ja) 1981-07-14 1981-07-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5810821A true JPS5810821A (ja) 1983-01-21

Family

ID=14527986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11013881A Pending JPS5810821A (ja) 1981-07-14 1981-07-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5810821A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105224A (ja) * 1983-11-11 1985-06-10 Fujitsu Ltd 半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4876471A (ja) * 1972-01-14 1973-10-15
JPS4936346A (ja) * 1972-08-04 1974-04-04

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4876471A (ja) * 1972-01-14 1973-10-15
JPS4936346A (ja) * 1972-08-04 1974-04-04

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105224A (ja) * 1983-11-11 1985-06-10 Fujitsu Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS5810821A (ja) 半導体装置の製造方法
TWI283028B (en) Method of forming variable oxide thicknesses across semiconductor chips
EP0229427B1 (en) Method of manufacturing a semiconductor device, in which a dopant is diffused from its oxide into a semiconductor body
JPS6262457B2 (ja)
JPS6155250B2 (ja)
JPS5939042A (ja) 半導体装置の製造方法
JPS5952550B2 (ja) 半導体装置の製造方法
US3673012A (en) Method of producing a transistor
JPS60105224A (ja) 半導体装置の製造方法
JPS5867046A (ja) 半導体装置の製造方法
JPH0126186B2 (ja)
JP2594697B2 (ja) 半導体装置の製造方法
JPS58134461A (ja) 半導体集積回路の製造方法
JPS582047A (ja) 半導体装置の製造方法
JPS62198118A (ja) 半導体装置の製造方法
JPS5923515A (ja) 不純物拡散方法
JPS5853500B2 (ja) 不純物拡散方法
JPS5965448A (ja) 半導体装置の製造方法
JPS61141168A (ja) 半導体装置の製造法
JPS5895868A (ja) 半導体装置の製造方法
JPS6074613A (ja) 半導体装置の製造方法
JPH01283821A (ja) 半導体装置の製造方法
JPS6153740A (ja) 半導体装置の製造方法
JPS5965449A (ja) 半導体装置の製造方法
JPS6177343A (ja) 半導体装置の製造方法