JPS58107752A - 位相設定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１発明の技術分野 本発明は主局と複数の子局がループ状に接続されてなる
データハイウェイの位相設定方式に関す。

し）技術の背景 従来、前記の如きデータハイウェイにおいて、複数の各
子局は伝送路のジッタ等を抑圧する目的でＰＬＯを有し
、伝送路のクロックから、ＰＬＯのクロックに乗り替え
るバッファメモリ等を備えてｉる〇 以上の如きデータシステムにおいて各子局にて、バッフ
ァメモリの書き込みと読み出しの位相制御は位相比較を
常時行っていて、両者の位相が接近していれば、何れか
一方のタイ建ングをずらし、接近してｉなければ何もし
ないような方法が行われていた０しかしこの方法だと、
たとえ初期時、位相が接近していないと判定されても、
データシステ＾稼動中に、ＰＬＯの定常位相差のために
位相が変化し、書き込みと読み出しが接近してくる場合
があり、これがある値まで近づくと書龜込み読み出しが
瞬断される欠点があった０このために両者のクロック位
相関係をＰＬＯの定常位相誤差を見込んで十分離れた位
相に設定し、ンステム稼−中にデータ信号の瞬断を無く
する位相設定方式が要望されている。

（３）従来技術と問題点 第１図はループ状データハイウェイを示す。図において
、子局１よりのフレームデータは伝送路２を介して各子
局３−１〜３−ｎに伝送されている０ 第２図は上記の一子局３−ｊにて、フレームデータがバ
ッファメモリに書き込み、或いはバッファメモリよりの
読み出しが行われる説明図である。

図において、子局１より伝送路２に伝送されたフレーム
データは子局３−ｊの受１１１部４に受信される。該フ
レームデータはり四ツク抽出回路５にてクロツクパルス
（以下クロックともｂピすンが抽出され、ジッタ等を含
んだ該クロックはＰＬＯ６で整形され、該整形され九ク
ロックは同期位相制＄９１９１路７、バッファメモリ８
、データ分岐挿入販路９に入力される。

受信部４のフレームデータはフレーム同期検出回路ｌＯ
にて、書き込み位相信号が検出され、該位相信号で受信
部４より出力された受信データがバッファメモリ８に書
き込まれる０ されたクロックと比較制御され、読み田し用の位相信号
を整形する。該位相１′！号でバッファメモリよ〕前記
７レームデータＹｒｖｔみ出す。

しかし、ＰＬＯ６の定常位相差によって位相が変化した
場合、前記両者の位相が接近しバッファメモリの書き込
み、読み出しが同時に行われるタイミングになると、バ
ッファメモリ８よりのデータの読み出しが停止される０
この様にデータ信号の瞬断が生ずる欠点を有する０ （荀　発明の目的 本発明は上記の欠点に鑑み、主局より出力された同期制
御信号により各子局のバッファメモリの書き込みと読み
出しの位相差をＰＬＯの定常位相−差を見込んで十分離
れた位相に設定し、システム稼動９誉き込み読み出しの
位相の接近によるデータ信号の瞬断を無くした新規な位
相設定方式を提供する。

（５）発ゆＪの構成 この目的は本発明によれば、主局よ）１７Ｉ期時フレー
ムパターン制御回路により、初期時フレーム同期パター
ン（以下フレームデータとも記す）を送出せず、ループ
上の全子局を強制的に同期はずれ状態にし、一定時間後
にフレームデータを全子局に送出し、全子局はフレーム
データの検出により、同期はずれ状態より同期確立状態
となシフレーム同期枳出回路より出力された書き応用位
相信号は同期位相Ｔｌｔ制御回路にてＰＬＯ６で整形さ
れたクロックと比較され、ｆｌみ出し用位相信号を出力
する。該位相１ｄ号は遅延回路にて９０（ファイ・ゼロ
）遅延され、該ψ０をＰＬＯの定常位相誤差、伝送路の
ジッタ等を見込んだ最適位相に設定することｔこより連
成される〇 （＠　発明の実施例 以下、本発ａＡを第３図、第５図の実施例、纂４図のタ
イムチャートによって述べる。

第３図の主局１′において、クロツノパルス主発振器１
１のクロックはフレーム同期１６号付〃ロ回路１２を経
て伝送路３に送出されている。この状態では伝送路はフ
レーム同期が確立されていない。

クロックは初期時フレーム同期パターン制御回路１３に
入力され、該制御回路１３に第４図（１）に示す制御信
号が初期時フレーム同期パターン制御回路１３に入力さ
れる。これにょシ該回Ｍｌ　３ｔ′ｉフレ一ム同期パタ
ーン（以下フレーム同期信号とも記す）の送出ｔ−ｔｏ
の期間禁止する第４図Ｑ）に示す信号（２）　ｔ　％　
フレーム同期信号付加回路１２に入力する。＃［ＩＱｌ
路はデータ信号にフレーム同期パターンを付加（フレー
ムデータとするンする動作を、該信号（２のレベルが０
０期間（ｔｏ）停止し、ｌで付加を行い第１図（４）（
荀′に示すフレーム同期パターン（４′を有するフレー
ムデータを整形する。を九、ｔｏの間に伝送路に送出さ
れる纂４図（３）に示すデータにはフレームパターンが
付加されていない。ζのため各子局２−１〜２−ｎは同
期はずれ状態となる。なおこのｔｏは伝送路上の各子局
が同期はずれとなるのに十分な時間であり、予め該回路
１３に設定されている。

前記フレームデータ（４）ｔ　（４Ｙは各子局２−１〜
２−ｎにて受信され、各子局は第４図（９）に示す同期
はずれより同期状態が確立され、ループは通常のデータ
ハイウェイとなる。

第５図の子局３′−」において、主局１′よ〕送出され
九前記フレームデータ（４）Ｉ（４γは第２図に示した
と同様手法で受信部４で受信され、第４図（８）に示す
フレーム同期検出回路ｌＯで検出された書き込み信号（
８）によってバッファメモリ８に書き込まれ、ＰＬＯ６
で整形されたクロックと比較され読み出し用の位相信号
Ｓ８が整形される〇該位相信号ＳＲは遅延回路１４で第
４図（１１）に下す所定の位相量−〇（遅延位相）遅延
され、該位相信号Ｓ鼠でバッファメモリ８より７レーム
データを読み出す。遅延位相ψ０はＰＬＯ６の定常位相
誤差、伝送路２のジッタ等を見込んだ値で以後の信号（
８）と（１１）はその位相差が最悪でも０（ゼロ）にな
ることがなく、その変動は／１１１７１全てバッファメ
モリ８に吸収され、データ信号の瞬断が起らない。

以上の如くして、読み出されたデータはデータ分岐挿入
回路９で分岐され、データ端末１５に入力される０また
データ端末１５のデータはデータ分岐挿入回路９に挿入
され伝送路２に送出される。

（η　発明の効果 以上本発明によれば、バッファメモリ読み出しのフレー
ム同期パターン管書き込位相より所定の位相ψ０を初期
時に遅延させることによりデータハイウェイにおけるデ
ータ信号の瞬断を無くすことが出来る◎

【図面の簡単な説明】

Claims (1)

1. 【特許請求の範囲】 主局）複数の子局がループ状に接続され、主局より送出
   されるフレームデータは該当の子局にてｂ’Ｌ４ｔｌ信
   号により書き込み、Ｉ！み出しが行われてなるデータハ
   イウェイにおいて、前記複数の子局の夫々にジッタ抑圧
   用のＰ　ＬＯｌ−有し、伝送路のクロックから該ＰＬＯ
   のクロックに乗り替えるバッファメモリを備えた位相設
   定方式において、前記、。 主局の初期フレーム同期バターｙ制御回路より所定の時
   間後、該初期フレーム同期パターンを該当の子局に送出
   し、該子局は該初期フレーム同期パターンを検出し、該
   検出信号は同期位相制御回路でＰＬＯのクロックと比較
   され、核制御回路より位相信号を出力し、該位相信号は
   遅延回路に入力され、該遅延回路より出力される位相信
   号でパックアメモリよりフレームデータを読み出すこと
   を特徴とした位相設定方式０