JPS58107729A - 位相ロツクル−プ - Google Patents
位相ロツクル−プInfo
- Publication number
- JPS58107729A JPS58107729A JP56207772A JP20777281A JPS58107729A JP S58107729 A JPS58107729 A JP S58107729A JP 56207772 A JP56207772 A JP 56207772A JP 20777281 A JP20777281 A JP 20777281A JP S58107729 A JPS58107729 A JP S58107729A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- signal
- oscillation
- voltage
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は位相ロックループに関し、特に、磁気ディスク
記憶装置のデータ読出し回路に用いられているような、
入力信号の周期に比べその周波数変化周期が遅い位相ロ
ックループの引き込み特性の改善に関する。
記憶装置のデータ読出し回路に用いられているような、
入力信号の周期に比べその周波数変化周期が遅い位相ロ
ックループの引き込み特性の改善に関する。
磁気ディスク記憶装置のデータ読出し回路等６二用いら
れる位相ロックループは、引き込み範囲が広く、かつ引
き込みが速やかに完了することが望まれる。このような
引き込み特性を実現するために、従来の位相ロックルー
プでは、外部からの入力信号が与えられて引き込みを開
始する時に、ＶＣＯ（電圧制御発振器）のコントロール
電圧をあるレベルに固定してコントロール電圧のオフセ
ットを吸収し、かつ引き込みが完了するまでの間、ルー
プゲイン及びループの周波数帯域を上げる方式を採用し
ている。しかし、この方式は次のような欠点をもつ。
れる位相ロックループは、引き込み範囲が広く、かつ引
き込みが速やかに完了することが望まれる。このような
引き込み特性を実現するために、従来の位相ロックルー
プでは、外部からの入力信号が与えられて引き込みを開
始する時に、ＶＣＯ（電圧制御発振器）のコントロール
電圧をあるレベルに固定してコントロール電圧のオフセ
ットを吸収し、かつ引き込みが完了するまでの間、ルー
プゲイン及びループの周波数帯域を上げる方式を採用し
ている。しかし、この方式は次のような欠点をもつ。
即ち、引き込みが完了した後で、出力のジッタを減らし
系の安定性を高めるために、ループゲイン及びループ周
波数帯域を下げなければならないが、その切り換えの時
に系が乱され、安定するまでにある時間を要し、引き込
み時にループゲインとループ周波数帯域を上げることに
よって引き込み時間を短くした効果も半減される。また
、引き込み時にループゲインを上げるととＣ二より高周
波ロック現象、つまり出力の周波数が入力周波数のｎ、
／ｍ（ｍ、ｎは共に整数）の周波数にロックしてしまう
現象を誘発しやすくなる。
系の安定性を高めるために、ループゲイン及びループ周
波数帯域を下げなければならないが、その切り換えの時
に系が乱され、安定するまでにある時間を要し、引き込
み時にループゲインとループ周波数帯域を上げることに
よって引き込み時間を短くした効果も半減される。また
、引き込み時にループゲインを上げるととＣ二より高周
波ロック現象、つまり出力の周波数が入力周波数のｎ、
／ｍ（ｍ、ｎは共に整数）の周波数にロックしてしまう
現象を誘発しやすくなる。
したがって本発明の目的は、上記のような欠点がなく、
かつ引き込み特性の優れた位相ロックループを提供する
ことにある。
かつ引き込み特性の優れた位相ロックループを提供する
ことにある。
本発明のもう１つの目的は、ループゲインおよびループ
周波数帯域を上げることなく、広い引き込み範囲と速や
かな引き込み完了を達成できる位相ロックループを提供
することにある。
周波数帯域を上げることなく、広い引き込み範囲と速や
かな引き込み完了を達成できる位相ロックループを提供
することにある。
しかして本発明による位相ロックループは、引き込みを
開始する直前（＝■ＣＯの発振周波数と、引き込むべき
外部入力信号の周波数とを比較してその差に応じたアナ
ログ電圧を作成し、引き込みを開始する時点でその電圧
をｖＣＯのコントロール電圧の初期値として与え、同時
にｖＣＯの発振を一旦停止させてから外部入力信号に同
期させてとするものである。
開始する直前（＝■ＣＯの発振周波数と、引き込むべき
外部入力信号の周波数とを比較してその差に応じたアナ
ログ電圧を作成し、引き込みを開始する時点でその電圧
をｖＣＯのコントロール電圧の初期値として与え、同時
にｖＣＯの発振を一旦停止させてから外部入力信号に同
期させてとするものである。
以下、添付図面を参照して本発明の一実施例を詳述する
。
。
同図において、位相比較器１１、ローパスフィルタ１２
および電圧制御発振器（ＶＣＯ）１３は位相ロックルー
プの基本回路を構成する要素である。位相比較器１１は
Ｖ Ｃ０１３の出力信号、つまり位相ロックループの出
力信号３３と、外部入力信号３０との位相差に比例した
直流信号を出力し、これはローパスフィルタ１２ヲ介し
てＶ ＣＯ１３にコントａ −ルミ圧として与えられる
。
および電圧制御発振器（ＶＣＯ）１３は位相ロックルー
プの基本回路を構成する要素である。位相比較器１１は
Ｖ Ｃ０１３の出力信号、つまり位相ロックループの出
力信号３３と、外部入力信号３０との位相差に比例した
直流信号を出力し、これはローパスフィルタ１２ヲ介し
てＶ ＣＯ１３にコントａ −ルミ圧として与えられる
。
１４〜２５は上記の基本回路の引き込み動作に関与する
要素であり、これらの作用および接続関係について以下
順を追って説明する。
要素であり、これらの作用および接続関係について以下
順を追って説明する。
引き込み開始指示信号３１が立上げられると、ＮＮＤ回
路１９が開かれ、同時Ｃニフリツブフロツプ（７ＦＦ）
２２．２５およびカウンタ１６がリセットされる。
路１９が開かれ、同時Ｃニフリツブフロツプ（７ＦＦ）
２２．２５およびカウンタ１６がリセットされる。
ＦＦ２２のリセットによりカウンタ加がリセットされ、
またＦＦ’２５のリセット：二よりＡＮＤ回路１４が開
かれる。したがって、カウンタ１６とカウンタ加が外部
入力信号３０と■ＣＯ出力信号３３とを同時にカウント
し始める。なお、ＦＦ１８はリセット状態、Ｆ Ｆ ２
４はセット状態である。
またＦＦ’２５のリセット：二よりＡＮＤ回路１４が開
かれる。したがって、カウンタ１６とカウンタ加が外部
入力信号３０と■ＣＯ出力信号３３とを同時にカウント
し始める。なお、ＦＦ１８はリセット状態、Ｆ Ｆ ２
４はセット状態である。
カウンタ２０が所定値までカウントアツプすると、カウ
ンタ頒から単安定マルチバイブレータ２１およびＩ”Ｆ
２．５をセットする信号が出る。Ｆ’Ｆ２５がセットす
ると、その出力（二よりＡＮＤ回路１４が閉じられカウ
ンタ１６のカウントが停止する。また単安定マルチバイ
ブレーク２１がセットして引き込み開始信号３２が立上
がるため、アナログゲート１５が開かれ、Ｄ−Ａ変換器
１７から出力されている直流電圧がＶ ＣＯ１３のコン
トロール電圧入力に印加される。
ンタ頒から単安定マルチバイブレータ２１およびＩ”Ｆ
２．５をセットする信号が出る。Ｆ’Ｆ２５がセットす
ると、その出力（二よりＡＮＤ回路１４が閉じられカウ
ンタ１６のカウントが停止する。また単安定マルチバイ
ブレーク２１がセットして引き込み開始信号３２が立上
がるため、アナログゲート１５が開かれ、Ｄ−Ａ変換器
１７から出力されている直流電圧がＶ ＣＯ１３のコン
トロール電圧入力に印加される。
この時点では、減算器２６からカウンタ１６．．２０の
カウント値の差、つまり外部入力信号ＩとｖＣＯ出力信
号３３の周波数差が［）−Ａ変換器１７：二人力されて
おり、したがって両信号３０ 、３３の周波数差に応じ
た直流電圧がアナログゲート５を介してＶＣ０１３に供
給されることになる。
カウント値の差、つまり外部入力信号ＩとｖＣＯ出力信
号３３の周波数差が［）−Ａ変換器１７：二人力されて
おり、したがって両信号３０ 、３３の周波数差に応じ
た直流電圧がアナログゲート５を介してＶＣ０１３に供
給されることになる。
また、引き込み開始信号３２の立上がりでＦＦ１８がセ
ットし、Ｖ ＣＯ１３のリセット入力が立上げられるた
め、Ｖ ＣＯ１３は発振を停止する。したがって、カウ
ンタ加も実質的に停止する。また、ＱＪＬ回路回路弁し
て単安定マルチバイブレーク２１の出力（引き込み開始
信号３２）を受けているＦＦ２４も同時にリセットする
ので、位相比較器１１のゲート入力が立下げられ、位相
比較器１１の出力がフローティング状態Ｃ二なる。した
がって、Ｖ Ｃ０１３のコントロール電圧はＤ−Ａ変換
器１７より与えられる電圧値（初期電圧値）に設定保持
されることになる。
ットし、Ｖ ＣＯ１３のリセット入力が立上げられるた
め、Ｖ ＣＯ１３は発振を停止する。したがって、カウ
ンタ加も実質的に停止する。また、ＱＪＬ回路回路弁し
て単安定マルチバイブレーク２１の出力（引き込み開始
信号３２）を受けているＦＦ２４も同時にリセットする
ので、位相比較器１１のゲート入力が立下げられ、位相
比較器１１の出力がフローティング状態Ｃ二なる。した
がって、Ｖ Ｃ０１３のコントロール電圧はＤ−Ａ変換
器１７より与えられる電圧値（初期電圧値）に設定保持
されることになる。
所定の時間を経過すると、単安定マルチバイブレータ２
１がリセットして引き込み開始信号３２が立下がり、ア
ナログゲート１５が閉じられる。しかし、ローパスフィ
ルタ１２およびＶ ＣＯ１３の入力回路の時定数効果に
より、コン）Ｃ７−ル電圧は初期設定値に保持されたま
まである。
１がリセットして引き込み開始信号３２が立下がり、ア
ナログゲート１５が閉じられる。しかし、ローパスフィ
ルタ１２およびＶ ＣＯ１３の入力回路の時定数効果に
より、コン）Ｃ７−ル電圧は初期設定値に保持されたま
まである。
引き込み開始信号３２が立下がると、その直後の外部入
力信号Ｉの立上がりでＦ Ｆ １８がリセットし、その
出力を受けたＦＦ２４がセットする。これ（二よリ、停
止していたＶ ＣＯ１３が外部入力信号（９）と同期し
て発振を再開する。また、位相比較器１１も位相エラー
信号の送出を開始する。これにより、位相ロックループ
の引き込みが始まるわけである。
力信号Ｉの立上がりでＦ Ｆ １８がリセットし、その
出力を受けたＦＦ２４がセットする。これ（二よリ、停
止していたＶ ＣＯ１３が外部入力信号（９）と同期し
て発振を再開する。また、位相比較器１１も位相エラー
信号の送出を開始する。これにより、位相ロックループ
の引き込みが始まるわけである。
しかして、この時点ではＶ Ｃ０１３のコントロール電
圧は初期設定値、つまり引き込みを開始する直前の外部
入力信号３０とＶＣＯ出力信号３３の周波数差に相当す
る電圧値であるため、外部入力信号間の周波数に極めて
接近した周波数でＶ Ｃ０１３が発振を開始する。した
がって、位相ロックループの引き込みは速やかに完了す
る。なお、Ｆ Ｆ ２２が引き込み開始信号の立下がり
でセットし、引き込み完了信号３４を立上げると、引き
込み開始指示信号３１は落とされてへＮＤ回路１９が閉
じる。したがって、位相ロックループは通常動作を継続
する。
圧は初期設定値、つまり引き込みを開始する直前の外部
入力信号３０とＶＣＯ出力信号３３の周波数差に相当す
る電圧値であるため、外部入力信号間の周波数に極めて
接近した周波数でＶ Ｃ０１３が発振を開始する。した
がって、位相ロックループの引き込みは速やかに完了す
る。なお、Ｆ Ｆ ２２が引き込み開始信号の立下がり
でセットし、引き込み完了信号３４を立上げると、引き
込み開始指示信号３１は落とされてへＮＤ回路１９が閉
じる。したがって、位相ロックループは通常動作を継続
する。
なお、本実施例ではカウンタ１６，２０によって外部入
力信号３０と■ＣＯ出力信号３３の周波数差を１１゜ 検出したが、その手段は任意Ｃ二変更できる。また、引
き込み時のＶ Ｃ０１３および位相比較器１１の制御等
を行なう回路も本実施例のものに限定されるものではな
い。
力信号３０と■ＣＯ出力信号３３の周波数差を１１゜ 検出したが、その手段は任意Ｃ二変更できる。また、引
き込み時のＶ Ｃ０１３および位相比較器１１の制御等
を行なう回路も本実施例のものに限定されるものではな
い。
本発明は以上に述べたように、引き込み開始直前の位相
ロックループの入、出力信号間の周波数差に応じた電圧
値にＶＣＯのコントロール電圧を設定した状態で、一旦
停止させたＶＣＯの発振を入力信号と同期させて再開す
るもので、ループゲインやループ周波数帯域を上げる方
式の従来の位相ロックループにおけるような諸問題が無
く、引き込み範囲が広くかつ引き込み時間の短い優れた
位相ロックループを実現できる。
ロックループの入、出力信号間の周波数差に応じた電圧
値にＶＣＯのコントロール電圧を設定した状態で、一旦
停止させたＶＣＯの発振を入力信号と同期させて再開す
るもので、ループゲインやループ周波数帯域を上げる方
式の従来の位相ロックループにおけるような諸問題が無
く、引き込み範囲が広くかつ引き込み時間の短い優れた
位相ロックループを実現できる。
図は本発明の一実施例を示す回路図である。
１１・・・位相比較器、１２・・・ローパスフィルタ、
１３・・・電圧制御発振器（ＶＣＯ）、１４．１９・
・・ＡＮＤ回路、１５・・・アナログゲート、１６．２
０・・・カウンタ、 １７・・・Ｄ−Ａ変換器、１８，
２２，２４．２５・・・フリップフロップ（ＦＦ）、２
１・・・単安定マルチバイブレータ、ｎ・・・ＯＲ回路
、Ｉ・・・外部入力信号（ループ入力信号）、３１・・
・引き込み開始指示信号、３２・・・引き込み開始信号
、３３・・・ｖＣＯ出力信号（ループ出力信号）、３４
・・・引き込み完了信号。
１３・・・電圧制御発振器（ＶＣＯ）、１４．１９・
・・ＡＮＤ回路、１５・・・アナログゲート、１６．２
０・・・カウンタ、 １７・・・Ｄ−Ａ変換器、１８，
２２，２４．２５・・・フリップフロップ（ＦＦ）、２
１・・・単安定マルチバイブレータ、ｎ・・・ＯＲ回路
、Ｉ・・・外部入力信号（ループ入力信号）、３１・・
・引き込み開始指示信号、３２・・・引き込み開始信号
、３３・・・ｖＣＯ出力信号（ループ出力信号）、３４
・・・引き込み完了信号。
Claims (1)
- １、 外部入力信号と電圧制御発振器（ＶＣＯ）の出力
信号との位相差に応じて該■ＣＯのコントロール電圧を
制御して、該ｖＣＯを該外部入力信号に位相ロックさせ
る位相ロックループにおいて、引き込みを開始する際Ｃ
二、その直前の該■ＣＯの出力信号と該外部入力信号と
の周波数差に応じた電圧値（初期値）に該ｖＣＯのコン
トロール電圧を一時的に設定する回路と、該ＶＣＯの発
振を一旦停止させ、該ｖＣＯのコントロール電圧が該初
期値に設定されている状態で該外部入力信号と同期させ
て該■ＣＯの発振を再開させる回路とを備えることを特
徴とする位相ロックループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207772A JPS58107729A (ja) | 1981-12-22 | 1981-12-22 | 位相ロツクル−プ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207772A JPS58107729A (ja) | 1981-12-22 | 1981-12-22 | 位相ロツクル−プ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107729A true JPS58107729A (ja) | 1983-06-27 |
Family
ID=16545267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207772A Pending JPS58107729A (ja) | 1981-12-22 | 1981-12-22 | 位相ロツクル−プ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107729A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3306747A1 (de) * | 1982-09-16 | 1984-03-22 | Hara, Hiromichi, Tottori | Verfahren und maschine zum schneiden mit einer automatischen bandsaege |
| WO1992002986A1 (en) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Phase synchronizing circuit |
| US7023285B2 (en) | 2003-07-15 | 2006-04-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Self-calibrating controllable oscillator |
-
1981
- 1981-12-22 JP JP56207772A patent/JPS58107729A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3306747A1 (de) * | 1982-09-16 | 1984-03-22 | Hara, Hiromichi, Tottori | Verfahren und maschine zum schneiden mit einer automatischen bandsaege |
| WO1992002986A1 (en) * | 1990-08-07 | 1992-02-20 | Seiko Epson Corporation | Phase synchronizing circuit |
| US7023285B2 (en) | 2003-07-15 | 2006-04-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Self-calibrating controllable oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3017247B2 (ja) | データ同期器内いウインドストローブを導入する新規な方法 | |
| US5525935A (en) | High-speed bit synchronizer with multi-stage control structure | |
| JPS6448267A (en) | Pll circuit for magnetic disk device | |
| US5436596A (en) | PLL with stable phase discriminator | |
| JPS58107729A (ja) | 位相ロツクル−プ | |
| JPH02202119A (ja) | 周波数追跡システム | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| EP0553748A2 (en) | Divider synchronization circuit | |
| JP2531614B2 (ja) | Ｐｌｌ装置 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JP2970843B2 (ja) | Ｐｌｌ回路 | |
| JPS58107728A (ja) | 位相ロツクル−プ | |
| JPS607417B2 (ja) | 位相同期回路 | |
| JPH1127143A (ja) | Ｐｌｌ発振回路 | |
| JPH04301926A (ja) | Ｐｌｌ回路 | |
| JPH033166A (ja) | 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段 | |
| JPS6037664B2 (ja) | 同期はずれ検出回路 | |
| JPS6327477Y2 (ja) | ||
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH01265721A (ja) | 位相同期回路 | |
| JPS58225731A (ja) | 同期回路 | |
| JPS6129219A (ja) | 位相同期回路 | |
| JPS6264125A (ja) | 位相同期回路 | |
| JPH0435416A (ja) | 位相同期回路 | |
| JPS5829662B2 (ja) | Ｐｌｌにおける位相検出器 |