JPS5810750B2

JPS5810750B2 - デイジタル電子時計

Info

Publication number: JPS5810750B2
Application number: JP50102420A
Authority: JP
Inventors: 靖夫楠元
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1975-08-22
Filing date: 1975-08-22
Publication date: 1983-02-26
Also published as: JPS5226254A

Description

【発明の詳細な説明】本発明は、犬の月は３１日、２月を除く小の月は３０日
、２月は２９日まで表示させるカレンダ機能を備えたデ
ィジタル電子時計に関するものである。

従来のディジタル電子時計には、カレンダ機能を持つも
のと、持たないものの２様がある。

カレンダ機能を持たない前者の形式のディジタル電子時
計では、日の計数を各月に関係なく３１日まで必ず計数
し、それを表示していた。

そのため、３゜５．７，１０，１２月の１日になっても
、日付の表示は前月の３１日（２月の場合は２９日ある
いは３０日）になっていて、使用者はその都度、表示の
修正を行わなければならなかった。

一方、カレンダ機能を持つ後者の形式のディジタル電子
時計では、犬の月は３１日、２月を除く小の月は３０日
、２月はうるう年を判定して２８日あるいは２９日まで
表示する万年カレンダ機能を持つものと、万年カレンダ
までは行かないが、うるう年であるか否かを使用者が判
断して、外部スイッチ等の指令によって、うるう年か否
かの選択を行うものとがある。

しかし、この場合、時間カウンタの年のカウンタがうる
う年かどうかを判断するために、どうしても゛年′の表
示を出すことになり、時計回路を構成するＩＣ内での論
理回路や表示セグメントが多くなり、コストアップの要
因になっていた。

本発明は、年のカウンタおよび表示の必要性をなくし、
時計回路を構成するＩＣの製造コスト並びに表示パネル
の製造コストの低減を図る一方、カレンダ切換のための
特別な外部スイッチを不要とし、しかも、日付の修正時
にカレンダ機能を停止させることにより月のカウンタの
計数内容に関係なく日付を修正できるようにしたカレン
ダ機能を備えたディジタル電子時計を提供するもので、
以下、図示した実施例に基づき、その詳細を説明する。

第１図は、本発明に従うディジタル電子時計の一実施例
を示すブロック・ダイヤグラムで、図中符号１は、時間
標準としての比較的高い周波数の信号を発振する水晶振
動子等を用いた発振回路である。

発振回路１の発振出力信号は、分周回路２によって時間
計測の基準となる周波数、例えば、ＩＨｚの基準信号に
分周される。

この基準信号は時間カウンタ３によって計数される。

時間カウンタ３は、６０進の秒カウンタ４と、６０進の
分カウンタ５と、２４進の時カウンタ６と、日カウンタ
７と、１２進の月カウンタ８とから構成されている。

上述した２４進の時カウンタ６ば、１２進のカウンタと
２進のカウンタの組み合せからなり、分カウンタ５のキ
ャリー信号が１２進のカウンタに、また、２進カウンタ
の出力が日カウンタ７に供給される。

時間カウンタ３を構成するカウンタのうち、分カウンタ
５、時カウンタ６の１２進カウンタ、日カウンタ７、月
カウンタ８の各計数内容はＢＣＤコードで出力され、そ
れぞれデコーダ９によって表示コードに変換される。

デコーダ９でコード変換された時間カウンタ３の計数内
容は、ドライバ１０を介して表示装置１１によりディジ
タル表示される。

符号１２は、時間カウンタ３の計数内容を修正するため
の修正回路である。

第２図以下の図面は、第１図に示された本発明に従うデ
ィジタル電子時計の機能を明確にするためのもので、先
ず、第１図における月カウンタ１２の詳細を第２図に示
した一具体例を参照して説明する。

第２図において、ＦＦ１．ＦＦ２．ＦＦ３．ＦＦ４はバ
イナリ接続のフリップフロップ回路で、ＦＦ、のＱ１出
力がＦＦ２のＴ入力端子に、ＦＦ２のｑ出力がＦＦ３の
Ｔ入力端子に、また、ＦＦ３のＱ３出力がＦＦ４のＴ入
力端子に接続されている。

ＦＦ１のＴ入力端子には、日カウンタ７から１ケ月に１
個の割合で出力される月パルスＭがクロックとして入力
される。

符号１３は、ＦＦ１〜ＦＦ４で１２進のカウンタを構成
するための制御回路で、ＦＦ３のｑ出力およびＦＦ４の
ｑ出力が入力されるＮＯＲゲ゛−１４と、反転月パルス
ＭとＦＦ１のＱ、出力が入力されるＮＯＲゲート１５と
、上記ＮＯＲゲート１４並びにＮＯＲゲート１５の出力
がそれぞれ入力される２つのＮＯＲゲート１６，１７で
構成されたセット・リセットフリップフロップ回路とか
ら成っている。

制御回路１３の出力は、ＮＯＲゲート１７の出力側から
得られ、ＦＦ１〜ＦＦ、の各リセット端子Ｒに印加され
る。

符号１８は、４月、６月、９月、１１月の小の月にＳＭ
倍信号出力する回路でＦＦ１の亘１出力およびＦＦ３の
Ｑ３出力が入力されるＮＡＮＤゲート１９と、ＦＦ、の
Ｑ１出力およびＦＦ４のＱ４出力が入力されるＮＡＮＤ
ゲート２０と、ＮＡＮＤゲート１９および２０の出力が
入力されるＮＡＮＤゲート２１とから構成され、ＳＭ倍
信号ＮＡＮＤゲート２１から出力される。

符号２２ば、２月に信号ＦＭを出力するＮＯＲゲートで
、ＦＦ１のＱ１出力と、ＦＦ２の点、出力と、ＦＦ３の
Ｑ３出力と、ＦＦ、のＱ４出力がそれぞれ４つの入力端
子に入力されている。

第３図は、第２図に示された月カウンタ８の動作を説明
するためのタイムチャートで、第２図に付した符号と同
一符号の波形は、対応する回路部の論理状態を示すもの
である。

ＦＦ１〜ＦＦ４のＱ１〜Ｑ４出力が全て論理「０」の状
態から月パルスＭが１２個入力されると、ＦＦ３のＱ３
出力およびＦＦ４のＱ４出力が共に論理「０」となって
、ＮＯＲゲート１４の出力が論理「０」から論理「１」
になり、ＮＯＲゲート１６゜１７で構成されたセット・
リセットフリップフロップ回路がセットされ、その出力
が論理「０」から論理「１」に変ることによって、ＦＦ
１〜ＦＦ、かリセットされる。

その後、ＮＯＲゲート１５に入力される反転月パルスＭ
およびＦＦ、のＱ１出力によって、０．５ケ月後にＮＯ
Ｒゲート１５の出力が論理「０」から論理「１」に変化
、前記セット・リセットフリップフロップ回路がリセッ
トされる。

すなわち、制御回路１３によって、ＦＦ、〜ＦＦ４て構
成されるカウンタは１２進のカウンタとなる。

ＮＡＮＤゲート１９に入力されるＦＦ１のＱ出力および
ＦＦ３のＱ３出力は、第３図から判るように、４月と６
月においてのみ両者が共に論理「０」になるため、ＮＡ
ＮＤゲート１９の出力は４月と６月だけ論理「１」から
論理「０」になる。

同様に、ＦＦ１のＱ１出力およびＦＦ４のＱ４出力が入
力されるＮＡＮＤゲート２０は、９月と１１月において
１のみ論理「１」から論理「０」になる。

従って、ＮＡＮＤゲート１９，２０の出力が入力に接続
されているＮＡＮＤゲート２１の出力は、４月、６月、
９月、１１月にのみ論理「０」か嵯理「１」になる。

これがＳＭ倍信号ある。２更に、ＦＦ１のＱ１出力、
ＦＦ２のＱ２出力、ＦＦ３のＱ３出力、ＦＦ、のＱ４出
力が入力されるＮＯＲゲート２２は、２月においてのみ
全入力信号が論理「０」になるため、２月に出力が論理
「０」から論理「１」になる。

これがＦＭ信号である。上記したように、回路１８およ
びＮＯＲゲート２２によって、小の月（４，６，９，１
１月）に相応するＳ、Ｍ信号と、２月に相応するＦＭ信
号が得られ、それ等は日カウンタ７に導かれる。

次に、日カウンタ７の詳細を第４図ないし第７図に示し
た一具体例を参照して説明する。

ＦＦ１１．ＦＦ１２ｔＦＦｔ３．ＦＦ１４ｔＦＦＩ５ｔ
ＦＦｔ６はバイナリ接続されたフリップ・フロップ回路
で、ＦＦ１のＴ入力端子には時カウンタ６から１田こ１
個の割合で出力される日パルスＤが入力されるＦＦ１□
のＱ１２出力およびＦＦ１４のＱ１４出力はＮＯＲゲー
ト２３に入力され、ＮＯＲゲート２３の出力は、ＮＯＲ
ゲート２４，２５によって構成されるセット・リセット
フリップ・フロップ回路のセット端子、すなわち、ＮＯ
Ｒゲート２４の入力端子に入力される。

ＮＯＲゲート２５の入力端子には日パルスＤが入力され
る。

ＮＯＲゲート２４の出力側から得られるセット・リセッ
トフリップ・フロップ回路の出力は、２人力のＮＡＮＤ
ゲート２６の一方の入力端子に入力さえる。

ＮＡＮＤゲート２６の出力はＦＦ１□、ＦＦ１３．ＦＦ
１４の各リセット端子Ｒに入力される。

ＮＯＲゲート２３に入力されるＦＦ１２の互１２出力お
よびＦＦ１．の亘１４出力は、日パルスＤがＦＦ１、に
１０個入力される都度、共に論理「０」きなるため、Ｎ
ＯＲゲート２３の出力が論理「１」になって、ＮＯＲゲ
ート２４の出力が論理「０」になると同時に、ＮＡＮＤ
ゲート２６の出力が論理［月になり、ＦＦ、２〜ＦＦ１
４がリセットされる。

従ってＦＦ１１〜ＦＦ、４で１０進のカウンタが構成さ
れ、ＦＦ１４からは１０日に１個の割合で１０日パルス
が出力され、それがＦＦ１５に入力される。

符号２７は２人力のＮＯＲゲートで、一方の入力端子に
は前述した信号ＳＭを反転した信号ＳＭが入力され、他
方の入力端子には第１図における修正回路１２から日付
修正時に出力される修正信号ＣＤが入力される。

ＮＯＲゲート２７の出力は一方の入力端子にＦＦ１□の
Ｑ１□出力が入力されるＮＯＲゲート２８の他方の入力
端子に入力され、また、一方の入力端子にＦＦ１１のＱ
１□出力が入力されるＮＯＲゲート３０の他方の入力端
子にインパーク２９を介して入力される。

ＮＯＲゲート２１３０の出力はそれぞれＮＯＲゲート３
１に入力される。

前記修正信号ＣＤおよび前述した信号Ｆ〜の反転された
信号式がそれぞれ入力されるＮＯＲゲート３２の出力は
、ＮＯＲゲート３１の出力と共にＮＯＲゲート３３に入
力される。

ＦＦ１．およびＦＦ、６のＱ１５出力、Ｑ１６出力が入
力されるＮＡＮＤゲートの出力は、前記ＮＯＲゲート３
３の出力にＮＯＲゲート３５に入力される。

ＮＯＲゲート３５の出力は、ＮＯＲゲート３６，３７で
構成されるセット・リセットフリップ・フロップ回路の
セット端子、すなわち、ＮＯＲゲート３７の入力端子に
入力される。

また、ＮＯＲゲート３６の入力端子には日パルスＣＤが
入力される。

ＮＯＲゲート３６の出力は、ＦＦ１１のセット端子Ｓに
入力されると共にＦＦ１５ｔＦＦｔａのリセット端子Ｒ
に入力され、また、ＮＯＲゲート３７の出力はＮＡＮＤ
ゲート２６の入力端子に入力される。

かかる構成をなした日カウンタ７の動作態様を第５図以
下に示したタイム・チャートを参照して説明する。

先ず、信号ＳＭ、ＦＮが論理「１」である犬の月におい
ては、ＮＯＲゲート２７，３０，３２の出力は論理「０
」に維持され、ＦＦ１□のＱ１□出力がＮＯＲゲート２
８，３１，３３を通過し、ＮＯＲゲート３３からはＱ１
□出力の反転された信号、すなわち、亘１□が出力され
る。

しかし、１日から２９日までの間はＦＦ１５．ＦＦ１６
のＱ１５出力、Ｑ＋ａ出力のいずれかが論理「０」であ
るため、ＮＡＮＤゲート３４の出力は論理「１」に維持
され、ＮＯＲゲート３３の出力はＮＯＲゲート３５を通
過せず、ＮＯＲゲート３５の出力は論理「０」である。

従って、ＮＯＲゲート３７の出力は論理「１」に、また
、ＮＯＲゲート３６の出力は論理「０」に維持されてい
る。

１０日、２０日、３０日になって、ＦＦ１□のＱ１□出
力が論理「１」に立上った瞬間、ＮＯＲゲート２３の出
力が論理「１」になってセット・リセットフリップ・フ
ロップ回路がセットされ、ＮＯＲゲート２４の出力が論
理「０」になると、ＮＡＮＤゲート２６の出力が論理「
１」になってＦＦ１□〜ＦＦ１４がリセットされる。

これと同時に、ＮＯＲゲート２３の出力は論理「０」に
なる。

ＦＦ１□〜ＦＦ１４がリセットされてから０．５日経過
して、日パルスＤが論理「１」になることに応答してセ
ット・リセットフリップ・フロップ回路がリセットされ
、ＮＯＲゲート２４の出力が論理「１」になり、同時に
ＮＡＮＤゲート２６の出力が論理「０」になって、ＦＦ
１□〜ＦＦ１４のリセットが解除される。

３０日になって、ＦＦ、５．ＦＦ、６のＱ出力が共に論
理「１」になることにより、ＮＡＮＤゲート３４の出力
が論理「０」になり、ＮＯＲゲート３５をＮＯＲゲート
３３の出力、すなわち頁１□出力が通過し、ＮＯＲゲー
ト３５の出力はＱ１□出力となる。

３０日、３１日においては、Ｑ１□出力は論理「０」で
あるが、３２日目になると、論理「１」になって、ＮＯ
Ｒゲート３６，３７からなるセット・リセットフリップ
・フロップ回路がセットされるとＮＯＲゲート３７の出
力が論理「０」になり、同時にＮＡＮＤゲート２６の出
力が論理「１」になってＦＦ１□〜ＦＦ１４がリセット
され、またＮＯＲゲート３６の出力が論理「１」になっ
てＦＦ１５゜ＦＦ１６がリセットされると共にＦＦ１１
がセットされる。

すなわち、３２日目になると、ＦＦ１．だけがセット状
態に、ＦＦ１２〜ＦＦ１６がリセット状態になり、第１
図における表示装置１１の日付の表示は、次の月の１日
になる。

１日になって０．５日が経過し、日パルスが論理「１」
に立上ると同時にＮＯＲゲート３６，３７からなるセッ
ト・リセットフリップ・フロップ回路がリセットされ、
ＦＦ、。

のセットおよびＦＦ１２〜ＦＦ１６のリセットが解除さ
れる。

犬の月において、日付修正のために修正信号ＣＤが論理
「１」になっても、信号層、西が論理「１」であるため
、ＮＯＲゲート２７，３２の出力は論理「０」に維持さ
れ、日カウンタ７は３１まで計数する。

次に、信号内が論理「０」、信号ＦＭが論理「１」であ
る小の月の動作を第６図に示したタイム・チャートを参
照して説明する。

信号ＳＭ、修正信号ＣＤが共に論理「０」である通常時
においては、ＮＯＲゲート２７の出力は論理「１」に、
またＮＯＲゲート２８の出力は論理「０」に維持される
。

また、信号内が論理「１」であるため、ＮＯＲゲート３
２の出力は論理「０」に維持され、ＦＦ、１のＱｌ、出
力がＮＯＲゲート３０，３１，３３を通過する。

しかし、１日から２９日までの間は、犬の月と同様、Ｎ
ＡＮＤゲート３４の出力が論理「１」に維持されている
ため、ＮＯＲゲート３３の出力はＮＯＲゲート３５を通
過できず、ＮＯＲゲート３５の出力は論理「０」に維持
される。

３０日になって、ＮＡＮＤゲート３４の出力が論理「０
」になると、ＮＯＲゲート３５はＮＯＲゲート３３の出
力通過を許容するが、この時、ＦＦ１１のＱｌｌ出力は
論理「０」であるため、それがＮＯＲゲニト３０，３１
，３３，３５を通過しても、ＮＯＲゲート３５の出力は
論理「０」のままである。

３１日目になって、ＦＦ１□のＱｌｌ出力が論理「１」
になると、同時にＮＯＲゲート３５の出力が論理「１」
になる。

これによって、ＮＯＲゲート３６．３７からなるセット
・リセットフリップ・フロップ回路がセットされ、ＮＯ
Ｒゲート３６の出力によってＦＦ１１がセットされると
同時に、ＦＦ、５．ＦＦ１．がリセットされ、また、Ｎ
ＯＲゲニト３６の出力によりＮＡＮＤゲート２６を介し
てＦＦ１□〜ＦＦ１４がリセットされる。

従って、日カウンク７は小の月においては３０日まで計
数し、３１日目になると、計数内容が次の月の１日に変
化する。

１日になって、０．５日が経過し、日パルスＤが論理「
１」に立上ると同時に、ＮＯＲゲート３６゜３７からな
るセット・リセットフリップ・フロップ回路がリセット
されると共に、ＦＦ１□のセット、ＦＦ１□〜ＦＦ１６
のリセットが解除される。

日付修正のために修正信号ＣＤが論理「１」になると、
ＮＯＲゲート２７の出力が論理「０」になって犬の月と
同じになり、日カウンク７は３１まで計数する。

最後に、信号内が論理「０」、信号層が論理「１」であ
る月の動作を第７図に示したタイム・チャートを参照し
て説明する。

信号ＳＭが論理「１」であるため、ＮＯＲゲート２７の
出力およびＮＯＲゲート３０の出力が論理「Ｏ」で、Ｆ
Ｆ１□のＱ１□出力は、Ｎｏａゲート２８゜３１を通過
する。

しかし、修正信号ＣＤが論理「０」である通常時におい
ては、信号内が論理「０」であることによって、ＮＯＲ
ゲート３２の出力が論理「１」に維持され、ＦＦ１□の
Ｑ１２出力はＮＯＲゲート３３を通過できず、ＮＯＲゲ
ート３３の出力は論理「０」に維持される。

１日から２９日までの動作は、前述した犬の月、および
小の月の動作と同じである。

３０日目になり、ＮＡＮＤゲート３４の出力が論理「０
」になると、ＮＯＲゲート３３の出力も論理「０」に維
持されているため、ＮＯＲゲート３５の出力が論理「１
」になって、ＮＯＲゲート３６，３７からなるセット・
リセットフリップ・フロップ回路がセットされ、ＮＯＲ
ゲート３６の出力によって、ＦＦ１１がセット、ＦＦ１
５．ＦＦ１６がリセットされ、また、ＮＯＲゲート３７
の出力によってＮＡＮＤゲート２６を介してＦＦ１２〜
ＦＦ、４がリセットされる。

従って、日カウンタＩは２月にのいては２９日まで計数
し、３０日１になると計数内容が次の月の１日になる。

１日になって０．５日が経過し、日パルスＤが論理「１
」に立上るとＮＯＲゲート３６゜３７のセット・リセッ
トフリップ・フロップ回路がリセットされ、ＦＦ１．の
セットＦＦ１□〜ＦＦ１６のリセットが解除される。

日付修正のために、修正信号が論理「１」になると、信
号ＦＭ、ＳＭに関係なくＮＯＲゲート２７゜３２の出力
が論理「Ｏ」になって、犬の月の動作と同様になり、日
カウンクγは３１日まで計数する。

上記したように、日カウンタ７は、犬の月には３１日、
２月を除く小の月には３０日、２月には２９日まで計数
し、日付を修正する場合には、月に関係なく必ず３１日
まで計数する。

以上、図示した実施例に基づき本発明に従うディジタル
電子時計の詳細を説明して来たが、本発明は図示の実施
例に限定されるものではなく、種種の変更、あるいは改
良がなされ得るものである。

上述したように本発明によれば、従来のカレンダ機能を
備えた電子時計のように、年のカウンタおよび表示を必
要としないため、時計回路のＩＣ製造コスト並びに表示
パネルの製造コストの低減を図ることができると共に、
カレンダ切換のための特別な外部スイッチ、うるう年判
定の論理回路が不要で、安価かつ有用なカレンダ機能を
備えたディジタル電子時計を提供することができ、同時
に、日付の修正時にカレンダ機能を殺すことによって、
月の計数内容に関係なく自由に日付を修正することがで
き、しかも、使用者の錯覚でカレンダ上有り得ない日、
例えば４月３１日とか２月３１日にセットしても、自動
的に翌月の１日に桁上げ修正がなされる、使用者にとっ
て便利なディジタル電子時計を提供することができる等
、充分に所期の目的を達成し得、実施上多大な効果を奏
する。

【図面の簡単な説明】

第１図は、本発明に従うディジクル電子時計の一実施例
を示すブロック・ダイヤグラム、第２図は、第１図にお
ける月カウンタの一具体例を示す回路図、第３図は、第
２図に示された月カウンタの動作を説明するためのタイ
ム・チャート、第４図は第１図における日カウンタの一
具体例を示す回路図、第５図は、第４図に示されたＨカ
ウンタの犬の月の動作を説明するためのタイム・チャー
ト、第６図は、同じく小の月の動作を説明するためのタ
イム・チャート、第７図は同じく２月の動作を説明する
ためのタイム・チャートである。１……発振回路、２……分周回路、３……時間カウンタ
、９……デコーダ、１０……ドライバ、１１……表示装
置、１３……制御回路、１８……小の月に信号を出力す
る回路、２２……２月に信号を出力するＮＯＲゲート、
Ｍ、Ｍ……月パルス、ＳＭ、ＳＭ…川小用月を表わす信
号、ＦＭ、ＦＭ……２月を表わす信号、Ｄ……日パルス
、ＣＤ……日付修日付修用付修正力修正信号。

Claims

【特許請求の範囲】

１時間計測の基準となる周波数の基準信号を計数する
時間カウンタと、その計数内容を表示コードに変換する
デコーダと、上記デコーダの出力に従って上記時間カウ
ンタの計数内容を表示する表示装置と、上記時間カウン
タの計数内容を必要に応じて修正する修正回路とを備え
、日付の循環サイクルを各月に応じて１月、３月、５月
、７月、８月、１０月、１２月の場合は上記表示装置に
３１日まで表示し、４月、６月、９月、１１月の場合は
３０日まで表示し、２月の場合は２９日まで表示するカ
レンダ機能を有するディジタル電子時計において、前記
修正回路によって表示装置に表示される日付を修正する
場合には、前記カレンダ機能を停止して、月の状態に関
係なく３１日まで計数表示することを特徴とするディジ
タル電子時計