JPS58106869A - 多結晶シリコン薄膜トランジスタ - Google Patents
多結晶シリコン薄膜トランジスタInfo
- Publication number
- JPS58106869A JPS58106869A JP20376081A JP20376081A JPS58106869A JP S58106869 A JPS58106869 A JP S58106869A JP 20376081 A JP20376081 A JP 20376081A JP 20376081 A JP20376081 A JP 20376081A JP S58106869 A JPS58106869 A JP S58106869A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- transistor
- thin film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 45
- 239000010408 film Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 239000011521 glass Substances 0.000 abstract description 5
- 238000001704 evaporation Methods 0.000 abstract description 3
- 230000008020 evaporation Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 240000000220 Panda oleosa Species 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多結晶シリコン薄膜トランジスタ、特に11形
多結墨シリコンを用いた薄膜トランジスタに関するもの
である。
多結墨シリコンを用いた薄膜トランジスタに関するもの
である。
薄膜トランジスタは、絶縁体基板上に蒸着等により、半
導体薄膜を被着形成して能動素子を作ったもので、通常
は電界幼果形であり、構造および動作ともにMOS−F
ETに類似している。しかしながらMOS −FITが
通常単結晶基板を用いて形成されるのに対してこの薄膜
トランジスタは絶縁体基板上に形成した半導体薄膜によ
って構成されるために大面積トランジスタアレイを製作
できるという利点を有している、このため、例えば、液
晶マトリックスディスプレイのクロストーク防止用スイ
ッチング素子として極めて好適である。すなわち液晶マ
トリックスディスプレイは近年ポケットテレビやコンピ
ュータ端末用機器として開発が進められ、画儂の一層の
精細化が求められているが、画素子数の増加に伴なうク
ロストークを防止するためには、各−素にスイッチイブ
素子を付設する手段が有効である。この場合、薄線トラ
ンジスタを用いればディスプレイパネルの一層の基板上
に形成で龜るので有利である。またこの場合、薄膜を構
成する半導体としては、Cd!11 、 Cd8・等の
化合物やアモルファスシリコン等も用いられるが、特性
の安定性や無公害の観点から多結晶シリコンが最もすぐ
れている。
導体薄膜を被着形成して能動素子を作ったもので、通常
は電界幼果形であり、構造および動作ともにMOS−F
ETに類似している。しかしながらMOS −FITが
通常単結晶基板を用いて形成されるのに対してこの薄膜
トランジスタは絶縁体基板上に形成した半導体薄膜によ
って構成されるために大面積トランジスタアレイを製作
できるという利点を有している、このため、例えば、液
晶マトリックスディスプレイのクロストーク防止用スイ
ッチング素子として極めて好適である。すなわち液晶マ
トリックスディスプレイは近年ポケットテレビやコンピ
ュータ端末用機器として開発が進められ、画儂の一層の
精細化が求められているが、画素子数の増加に伴なうク
ロストークを防止するためには、各−素にスイッチイブ
素子を付設する手段が有効である。この場合、薄線トラ
ンジスタを用いればディスプレイパネルの一層の基板上
に形成で龜るので有利である。またこの場合、薄膜を構
成する半導体としては、Cd!11 、 Cd8・等の
化合物やアモルファスシリコン等も用いられるが、特性
の安定性や無公害の観点から多結晶シリコンが最もすぐ
れている。
lll1図および第2図は、通常用いられているこの種
の薄膜トランジスタの一例を示す要部所maiである。
の薄膜トランジスタの一例を示す要部所maiである。
同図において、1はガラス等からなる絶縁体基板、2は
半導体膜、3は絶縁膜、4,5抹ソース、ドレイン電極
、6はゲーF電極である。
半導体膜、3は絶縁膜、4,5抹ソース、ドレイン電極
、6はゲーF電極である。
しかしながら、上記構成を有する薄膜トランジスタにお
いて、半導体膜2か多結晶シリコンの場合、膜厚か薄い
と結晶wkが不十分で良好な動作特性か得られず、喪好
な動作特性を得るためには膜厚は約2000ム以上、望
ましくは約5000A以上必要である。ところが、半導
体膜2の膜厚をこのように厚く量ると、第1図、第2図
の構造の場合、ゲートに電圧を印加してもソース電極4
.およびドレイン電極5近傍の半導体膜2にキャリアが
十分に励起されず、動作しにくくなるという欠点があつ
た。そこで半導体膜2とし知多結晶シリコンを用い為場
合Kd、キャリア励起上、有利な第3図。
いて、半導体膜2か多結晶シリコンの場合、膜厚か薄い
と結晶wkが不十分で良好な動作特性か得られず、喪好
な動作特性を得るためには膜厚は約2000ム以上、望
ましくは約5000A以上必要である。ところが、半導
体膜2の膜厚をこのように厚く量ると、第1図、第2図
の構造の場合、ゲートに電圧を印加してもソース電極4
.およびドレイン電極5近傍の半導体膜2にキャリアが
十分に励起されず、動作しにくくなるという欠点があつ
た。そこで半導体膜2とし知多結晶シリコンを用い為場
合Kd、キャリア励起上、有利な第3図。
第4図の構造が望ましいと考えられる。′&訃、第3図
、纂4図において、第1図、纂2図と同一部分には同一
符号を付しである。しかしながら、第3図の構造ではソ
ース電極4およびドレイン電極5を形成後、多結晶シリ
コンの半導体lI!2を形成することになるが、多結晶
シリコン膜を形成する丸めには基板温度を約500 t
ll’あるいはそれ以上に上げる必llIかあり、シリ
コン膜を形成する時点で電極材料かシリコン中に拡散、
あるいはシリコンと反応してしまい、実際上採用できな
いという欠点かあゐ。艙4kP導体属2として多結晶シ
リコンを用−る場合には第4図の構造をとらざるを得な
く1:Ia。
、纂4図において、第1図、纂2図と同一部分には同一
符号を付しである。しかしながら、第3図の構造ではソ
ース電極4およびドレイン電極5を形成後、多結晶シリ
コンの半導体lI!2を形成することになるが、多結晶
シリコン膜を形成する丸めには基板温度を約500 t
ll’あるいはそれ以上に上げる必llIかあり、シリ
コン膜を形成する時点で電極材料かシリコン中に拡散、
あるいはシリコンと反応してしまい、実際上採用できな
いという欠点かあゐ。艙4kP導体属2として多結晶シ
リコンを用−る場合には第4図の構造をとらざるを得な
く1:Ia。
第4−〇構造の場合、ソース電極4.ドレイン電極5の
形成線、マスク蒸着でも可能であるが、電極パターンの
精度が不十分であpl ノース電極4とドレイン電f1
5間のリークが起りやすいなどの欠点かある。これに対
してフォトエツチングでは容ToVC所定の電極パター
ンを形成することかで斡て望ましい結果を得ることがで
色る。また、電極材料としては多結晶シリコンと反応し
にくいこと、良好な電気的コンタク)がとれることなど
の条件を考直すると、はぼAノに限定される。結局多結
晶シリコン薄膜トランジスタのソース電極4゜ドレイン
電極5としてはフォトエツチングで^1のパターンを形
成したものが望ましいことになる。
形成線、マスク蒸着でも可能であるが、電極パターンの
精度が不十分であpl ノース電極4とドレイン電f1
5間のリークが起りやすいなどの欠点かある。これに対
してフォトエツチングでは容ToVC所定の電極パター
ンを形成することかで斡て望ましい結果を得ることがで
色る。また、電極材料としては多結晶シリコンと反応し
にくいこと、良好な電気的コンタク)がとれることなど
の条件を考直すると、はぼAノに限定される。結局多結
晶シリコン薄膜トランジスタのソース電極4゜ドレイン
電極5としてはフォトエツチングで^1のパターンを形
成したものが望ましいことになる。
このような多結晶シリコン薄膜トランジスタを製作した
ところ、亀好な4I性が得られた。しかしながら同時に
問題点のあることも明らかとなった。
ところ、亀好な4I性が得られた。しかしながら同時に
問題点のあることも明らかとなった。
すなわち、薄膜トランジスタを、例えば、液晶ディスプ
レイのスイッチング素子として用いる場合、オフ時にお
けるソース、ドレイン電極間の抵抗(以下オフ抵抗と称
する)はで色るだけ大匙いことが望ましiが、多結晶シ
リコンを用いたトランジスタでは、ある限界があって、
それ以上大会くすることは極めて困−である。
レイのスイッチング素子として用いる場合、オフ時にお
けるソース、ドレイン電極間の抵抗(以下オフ抵抗と称
する)はで色るだけ大匙いことが望ましiが、多結晶シ
リコンを用いたトランジスタでは、ある限界があって、
それ以上大会くすることは極めて困−である。
薄膜トランジスタのオフ抵抗は、用いる半導体の比抵抗
、それに半導体の膜厚およびソース、ドレイン電II!
5loi[離など幾何学的因子によって決定される6例
えば、Cd8・を用い九薄膜トランジスタの場合、Cd
8・は膜厚がかな9薄くても十分な結晶性を示す丸め、
Cd’sの膜厚を例えば、約100A程度に薄(できて
、その結果大きなオフ抵抗を得ることが可能である。こ
れに対して多結晶シリーンを用いた薄膜トランジスタの
場合、多結晶シリコンの膜厚か薄いと結晶性が不十分で
嵐好な動作特性が得られず、良好な動作特性を得るため
には膜厚は約2000A以上、望ましくは約5000A
以上必要で、膜厚を薄くすることによってオフ抵抗を大
会〈す為ことは実際上望めない、iた、ソース、ドレイ
ン電極間の距離を広げれば、はぼそれに比例してオフ抵
抗は大匙くなるが、同時にオン状箇での抵抗も大きくな
るために望ましくなく、さらには応答速度が遅くなると
いう別の問題が出てくる。結局多結晶シリコン薄膜トラ
ンジスタのオフ抵抗を、他に悪影響をおよぼすことなく
大会くする丸めには、これまで述ぺ九以外の方法を採用
する必11fIAあると判断される。
、それに半導体の膜厚およびソース、ドレイン電II!
5loi[離など幾何学的因子によって決定される6例
えば、Cd8・を用い九薄膜トランジスタの場合、Cd
8・は膜厚がかな9薄くても十分な結晶性を示す丸め、
Cd’sの膜厚を例えば、約100A程度に薄(できて
、その結果大きなオフ抵抗を得ることが可能である。こ
れに対して多結晶シリーンを用いた薄膜トランジスタの
場合、多結晶シリコンの膜厚か薄いと結晶性が不十分で
嵐好な動作特性が得られず、良好な動作特性を得るため
には膜厚は約2000A以上、望ましくは約5000A
以上必要で、膜厚を薄くすることによってオフ抵抗を大
会〈す為ことは実際上望めない、iた、ソース、ドレイ
ン電極間の距離を広げれば、はぼそれに比例してオフ抵
抗は大匙くなるが、同時にオン状箇での抵抗も大きくな
るために望ましくなく、さらには応答速度が遅くなると
いう別の問題が出てくる。結局多結晶シリコン薄膜トラ
ンジスタのオフ抵抗を、他に悪影響をおよぼすことなく
大会くする丸めには、これまで述ぺ九以外の方法を採用
する必11fIAあると判断される。
ところで、単結晶シリコンを用い九MOB−Fl’rの
場合には、実用上十分満逗すべ自オフ抵抗の値を得るこ
とか可能である。これはソース、ドレイン電極部に、p
−am合か形成されていゐ九めにオフ時においては、
その一方が逆バイアスされ丸状■罠なって極めてわずか
な電流しか流れないからである。し九がって多結晶シリ
コン薄膜トランジスタにおいて、ソース、ドレイン電極
部にp−n接合を形成すれば、大きなオフ抵抗を得るこ
とがで!為tのと期待される。
場合には、実用上十分満逗すべ自オフ抵抗の値を得るこ
とか可能である。これはソース、ドレイン電極部に、p
−am合か形成されていゐ九めにオフ時においては、
その一方が逆バイアスされ丸状■罠なって極めてわずか
な電流しか流れないからである。し九がって多結晶シリ
コン薄膜トランジスタにおいて、ソース、ドレイン電極
部にp−n接合を形成すれば、大きなオフ抵抗を得るこ
とがで!為tのと期待される。
単結晶シリコンMOIi −FIT Op −I W!
合U、pあるいは1形シリコンの基板に、シリコン中に
園濤す為ことによってシリコンを1あるーはνy#にす
る元素を熱拡散あるいはイオン打込みによってシリコン
中KII#させることによって形成される。
合U、pあるいは1形シリコンの基板に、シリコン中に
園濤す為ことによってシリコンを1あるーはνy#にす
る元素を熱拡散あるいはイオン打込みによってシリコン
中KII#させることによって形成される。
しかるに熱拡散によってp−11合を形成する場合には
約tooOcIi&の高温を必要とし、!喪、イオン打
込みによりてp−+an接合形成する場合も(rΔみに
よって生じえシリコンの損傷管回復させるOK打迅み後
1’c 1000 tl:近い高温でアニールすゐ必要
かある丸め、これを多結晶シリコン薄膜トランジスタに
適用しようとした場合には、基板に耐熱温度の高い石英
ある砂はアル建すなどを用いなければならなくなるが、
これらの基板は極めて高価である丸め、低価格という薄
膜トランジスタの特長は失われてしまう。したがって、
安価なガラスなどの基板の耐電温度以下の低温でp−n
接合を形成でちることか望會れる。
約tooOcIi&の高温を必要とし、!喪、イオン打
込みによりてp−+an接合形成する場合も(rΔみに
よって生じえシリコンの損傷管回復させるOK打迅み後
1’c 1000 tl:近い高温でアニールすゐ必要
かある丸め、これを多結晶シリコン薄膜トランジスタに
適用しようとした場合には、基板に耐熱温度の高い石英
ある砂はアル建すなどを用いなければならなくなるが、
これらの基板は極めて高価である丸め、低価格という薄
膜トランジスタの特長は失われてしまう。したがって、
安価なガラスなどの基板の耐電温度以下の低温でp−n
接合を形成でちることか望會れる。
した−って本発明は、このような点K1mみて考えられ
丸もので、その目的とするところは、安価なガラスなど
の耐熱温度の低い基板を用い、その耐電温度以下の低温
でp −+an接合形成して特性O嵐好な多結晶シリコ
ン薄膜トランジスタを提供す為ことにある。以下、WA
mを用いて本発明の実施内を詳細に説明する。
丸もので、その目的とするところは、安価なガラスなど
の耐熱温度の低い基板を用い、その耐電温度以下の低温
でp −+an接合形成して特性O嵐好な多結晶シリコ
ン薄膜トランジスタを提供す為ことにある。以下、WA
mを用いて本発明の実施内を詳細に説明する。
まず、第4■において、半導体膜2として態形の多結晶
シダラン膜を用いる。こO場合、このn形多−晶シリコ
ン膜は多結晶シリコン膜を蒸着するとIIK添加して%
曳いし、蒸着(先立って基板1上にシ1mンを!l形に
する尤率を付着させておいても嵐い。を九、ソース、ド
レイン電極4,5としてム1を用いる。この場合、態形
多結晶シリコン属2上のソース、ドレイン電1i4 、
%形成面上にはム1がドープされてpllとなり、p
−ml!会か形成される。このような多結晶シリコント
ランジスタを完成し九後にs N2 + 104H2雰
囲気中で約3800で約30分間加熱処理をした。比較
として何も添加しない多結晶シリコン属を用い、完成後
の加熱電場温度を約350Cとした以外は全く同じ方法
によった多結晶シリコン薄膜トランジスタを裏作した。
シダラン膜を用いる。こO場合、このn形多−晶シリコ
ン膜は多結晶シリコン膜を蒸着するとIIK添加して%
曳いし、蒸着(先立って基板1上にシ1mンを!l形に
する尤率を付着させておいても嵐い。を九、ソース、ド
レイン電極4,5としてム1を用いる。この場合、態形
多結晶シリコン属2上のソース、ドレイン電1i4 、
%形成面上にはム1がドープされてpllとなり、p
−ml!会か形成される。このような多結晶シリコント
ランジスタを完成し九後にs N2 + 104H2雰
囲気中で約3800で約30分間加熱処理をした。比較
として何も添加しない多結晶シリコン属を用い、完成後
の加熱電場温度を約350Cとした以外は全く同じ方法
によった多結晶シリコン薄膜トランジスタを裏作した。
そして、両者のオフ抵抗を比較し九ところ、前者の値は
後者の値の4倍以上であつ九。なお、第4図の構造によ
る多結晶シリコントランジスタは、オフ抵抗癖完成後、
時rso#74遍とともに低下する場合があるが、ゲー
ト電極6の絶縁膜3t−形成する前に多結晶シリコン膜
20表面を酸素プラズマにさらし、酸化処理膜を形成す
るととによって完食に抑止することか可能であり、多結
晶シリコン膜2の表面の酸素プラズマ処理は特性の安定
化に極めて有効である。また、この多結晶シリコン膜2
を水素プラズマ中で処理し、水素プクズマ旭塩膜を形成
すると、オフ抵抗は水素プラズマ処理しなかつ九ものと
比較して約50%橿度向上し、しかも相互コンダクタン
スも向上するなど、多結晶シリコン薄膜トランジスタの
特性向上に効果があった。ただし、従来方式の多結晶シ
リプン薄膜トランジスタの場合、オフ抵抗拡水素プラズ
マIA1場によって低下する傾向か認められ友。
後者の値の4倍以上であつ九。なお、第4図の構造によ
る多結晶シリコントランジスタは、オフ抵抗癖完成後、
時rso#74遍とともに低下する場合があるが、ゲー
ト電極6の絶縁膜3t−形成する前に多結晶シリコン膜
20表面を酸素プラズマにさらし、酸化処理膜を形成す
るととによって完食に抑止することか可能であり、多結
晶シリコン膜2の表面の酸素プラズマ処理は特性の安定
化に極めて有効である。また、この多結晶シリコン膜2
を水素プラズマ中で処理し、水素プクズマ旭塩膜を形成
すると、オフ抵抗は水素プラズマ処理しなかつ九ものと
比較して約50%橿度向上し、しかも相互コンダクタン
スも向上するなど、多結晶シリコン薄膜トランジスタの
特性向上に効果があった。ただし、従来方式の多結晶シ
リプン薄膜トランジスタの場合、オフ抵抗拡水素プラズ
マIA1場によって低下する傾向か認められ友。
以上説明し丸ように本発QliKよる多結晶シリコン薄
膜トランジスタは、比較的低い温度でp−n接合を形成
で色る九め、耐熱温度の低い安価なガラスなどを基板に
用いて低温度でオフ抵抗の大傘な薄膜トランジスタを製
作することか可能とな)、大面積平面ディスプレイのス
イッチング素子を低価格で提供で−るという極めて優れ
九効果が得られる。
膜トランジスタは、比較的低い温度でp−n接合を形成
で色る九め、耐熱温度の低い安価なガラスなどを基板に
用いて低温度でオフ抵抗の大傘な薄膜トランジスタを製
作することか可能とな)、大面積平面ディスプレイのス
イッチング素子を低価格で提供で−るという極めて優れ
九効果が得られる。
ai*o簡単な説明
第1図1に一シ第3図は従来の多結晶シリコン薄膜トラ
ンジスタの要郁断*ll、 lE4図は本発明による多
結晶シリコン薄膜トランジスタの一例ヲ説明するための
要部断面図である。
ンジスタの要郁断*ll、 lE4図は本発明による多
結晶シリコン薄膜トランジスタの一例ヲ説明するための
要部断面図である。
1働・・・絶縁体基板、2・・・・牛導体属(多結晶シ
リコン膜)、3・・・・絶縁膜、4・・・Φソース電m
、s・・・・ドレイン電極、6・・・・ゲート電極。
リコン膜)、3・・・・絶縁膜、4・・・Φソース電m
、s・・・・ドレイン電極、6・・・・ゲート電極。
Claims (1)
- 【特許請求の範囲】 1、絶縁体基板上に多結晶シリコン膜および少なくとも
ソース、ドレイン電極力 7リコン薄膜トランジスタにおいて、前記多結晶シリコ
ン膜がn形多結晶シリコン膜からなりかつ前記ソース、
ドレイン電極力jAjもしくはA1合金からなることを
特徴とした多結晶シリコン薄膜トランジスタ。 2、前記多結晶シリコン膜の表面に薄膜状の酸素プラズ
マ処理膜を設けたことを特徴とする特Ff晴求の範囲第
1項記載の多結晶シリコン薄膜トランジスタ。 3、前記多結晶シリコン膜の表面に薄膜状の水素プラズ
マ処理膜を設けたことを特徴とする特許請求の範囲第1
項記載の多結晶シリコン薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20376081A JPS58106869A (ja) | 1981-12-18 | 1981-12-18 | 多結晶シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20376081A JPS58106869A (ja) | 1981-12-18 | 1981-12-18 | 多結晶シリコン薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58106869A true JPS58106869A (ja) | 1983-06-25 |
Family
ID=16479374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20376081A Pending JPS58106869A (ja) | 1981-12-18 | 1981-12-18 | 多結晶シリコン薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58106869A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01128572A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
-
1981
- 1981-12-18 JP JP20376081A patent/JPS58106869A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01128572A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100470274B1 (ko) | 덮개층을 이용한 비정질 물질의 상 변화 방법 | |
JPS58114458A (ja) | 絶縁基板上の薄膜トランジスタの製造方法 | |
CN100481466C (zh) | 半导体器件 | |
JPH05304171A (ja) | 薄膜トランジスタ | |
JPS6357944B2 (ja) | ||
JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
JPS58106869A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPS59181064A (ja) | 半導体装置 | |
JPS63177472A (ja) | 薄膜トランジスタ | |
US11309401B2 (en) | Method for manufacturing thin film transistor and thin film transistor | |
JPS61105870A (ja) | 薄膜トランジスタの製造方法 | |
JPH043469A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR20050031249A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
JPS59193062A (ja) | 多結晶シリコン薄膜トランジスタ | |
CN108231869A (zh) | 晶体管、显示基板、显示装置及其制造方法 | |
JPH04122072A (ja) | 薄膜トランジスタの製造方法 | |
JPS58118152A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH0691257B2 (ja) | アモルファスシリコン薄膜トランジスタ | |
KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 | |
JPH0330296B2 (ja) | ||
JPH0265138A (ja) | 薄膜トランジスタの製造方法 | |
JPH055186B2 (ja) | ||
JPS58169977A (ja) | 薄膜トランジスタの製造方法 | |
JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JPH06209011A (ja) | 薄膜トランジスターの製造方法 |