JPH1197429A - 半導体装置の金属パターン形成方法 - Google Patents
半導体装置の金属パターン形成方法Info
- Publication number
- JPH1197429A JPH1197429A JP10136447A JP13644798A JPH1197429A JP H1197429 A JPH1197429 A JP H1197429A JP 10136447 A JP10136447 A JP 10136447A JP 13644798 A JP13644798 A JP 13644798A JP H1197429 A JPH1197429 A JP H1197429A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- aluminum
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 48
- 239000002184 metal Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は半導体基板上に相互連結配線として
金属パターンを形成する半導体装置の金属パターン形成
方法を提供する。 【解決手段】 本発明は、特定下部構造物が形成された
半導体基板上に金属膜を形成する段階、金属膜上に絶縁
膜を形成する段階、絶縁膜上に所定のフォトレジストパ
ターンを形成する段階、フォトレジストパターンをエッ
チンダマスクとして使用して前記絶縁膜及び金属膜をエ
ッチングする段階及び前記フォトレジストパターンを除
去する段階を備えてなるし、望ましくは前記金属膜と絶
縁膜の間にキャッピング膜をさらに形成させることもで
きる。従って、前記絶縁膜をさらに形成させることで、
金属パターンの形成のための写真エッチング工程時現像
液と金属膜が接触して金属膜が酸化され酸化物を形成す
ることでエッチング工程の不良を誘発し、これによって
後続工程によって完成された半導体装置を作動させる
時、ショート（Ｓｈｏｒｔ）が発生することを防止する
ことができる効果がある。
金属パターンを形成する半導体装置の金属パターン形成
方法を提供する。 【解決手段】 本発明は、特定下部構造物が形成された
半導体基板上に金属膜を形成する段階、金属膜上に絶縁
膜を形成する段階、絶縁膜上に所定のフォトレジストパ
ターンを形成する段階、フォトレジストパターンをエッ
チンダマスクとして使用して前記絶縁膜及び金属膜をエ
ッチングする段階及び前記フォトレジストパターンを除
去する段階を備えてなるし、望ましくは前記金属膜と絶
縁膜の間にキャッピング膜をさらに形成させることもで
きる。従って、前記絶縁膜をさらに形成させることで、
金属パターンの形成のための写真エッチング工程時現像
液と金属膜が接触して金属膜が酸化され酸化物を形成す
ることでエッチング工程の不良を誘発し、これによって
後続工程によって完成された半導体装置を作動させる
時、ショート（Ｓｈｏｒｔ）が発生することを防止する
ことができる効果がある。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の金属パ
ターン形成方法に関するもので、より詳細には特定下部
構造物が形成されたウェーハ上に相互連結配線として金
属パターンを形成する半導体装置の金属パターン形成方
法に関するものである。
ターン形成方法に関するもので、より詳細には特定下部
構造物が形成されたウェーハ上に相互連結配線として金
属パターンを形成する半導体装置の金属パターン形成方
法に関するものである。
【０００２】
【従来の技術】通常、半導体装置の製造はシリコーンで
なる半導体基板を利用して写真工程、エッチング工程、
不純物注入工程及び金属工程等を遂行して素子の特性に
よる特定パターン（Ｐａｔｔｅｒｎ）を形成させること
でなる。ここで、金属工程は半導体装置の製造工程の中
で最後の段階で行われる工程として素子の電気的な接
触、素子の電気的な連結または外部との電気的な連結等
の機能を行う金属パターンを形成させ、前記金属パター
ンは主にアルミニウム（Ａｌ）系列でなる。そして、最
近では金属膜を形成した後、前記金属パターンを形成す
るために通常の写真エッチング工程を進行する時、走査
された光が乱反射することによってナッチング（Ｎｏｔ
ｃｈｉｇ）現象が発生することを防止するために前記ア
ルミニウム膜上部にキャッピング膜（Ｃａｐｐｉｎｇ
Ｌａｙｅｒ）でチタンナイトライド（ＴｉＮ）膜を形成
している。図１を参照すると先ず、一連の半導体装置製
造工程の遂行によってトランジスター等の下部構造物１
２が形成された半導体基板１０上にアルミニウム膜１４
を形成する。前記アルミニウム１４は一般的にスパッタ
リング（Ｓｐｕｔｔｅｒｉｎｇ）等のＰＶＤ（Ｐｈｙｓ
ｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）方法によ
って形成される。続いて、図２に図示されたように前記
アルミニウム膜１４上にキャッピング膜として作用する
チタンナイトライド膜１６を形成した後、図３に図示さ
れたようにフォトレジスト１８を前記チタンナイトライ
ド膜１６上に塗布する。製作者によって前記キャッピン
グ膜としてのチタンナイトライド膜１８を形成しない場
合もある。次は、図４に図示されたように所定の回路が
設計されたレティクル（Ｒｅｔｉｃｌｅ）等のマスクを
使用して前記フォトレジスト１８の所定領域に光を走査
する露光工程を進行する。続いて、露光工程が進行され
た前記半導体基板１０を現像液が入ったタンクの内部に
所定時間投入して現像することで図４に図示されたよう
なフォトレジストパターン２０を形成する。次に、反応
ガスを利用した乾式エッチング工程を進行することでフ
ォトレジストパターン２０によってマスキングされない
チタンナイトライド膜１６及びアルミニウム膜１４の所
定領域をエッチングする。これによって、図５に図示さ
れたようにチタンナイトライドパターン２４及びアルミ
ニウムパターン２２が形成される。最後に、前記チタン
ナイトライドパターン２４上に存在するフォトレジスト
パターン２０を除去することで図６に図示されたように
チタンナイトライドパターン２４及びアルミニウムパタ
ーン２２からなる金属パターンが形成される。しかし、
図４に図示されたようなフォトレジストパターン２０を
形成するために露光工程が進行された半導体基板１０を
現像する時、現像液がチタンナイトライド膜１６のグレ
ーンバウンダリー（Ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を
通過してアルミニウム膜１４と接触することでアルミニ
ウム膜１４をエッチングし、現像液の酸素（０2）成分
とアルミニウム膜１４が化学反応して酸化アルミニウム
（Ａｌ2０3）を形成させた。これによって、後続する乾
式エッチング工程を進行させる時、前記酸化アルミニウ
ムは反応ガスの障壁（Ｂａｒｒｉｅｒ）として作用して
エッチング領域上のアルミニウムを完全にエッチングさ
せなくしてしまい、残留アルミニウムを残した。従っ
て、エッチング領域上に残留する残留アルミニウムは後
続工程によって完成された半導体装置を作動させる時、
アルミニウムパターンとアルミニウムパターンを連結さ
せるブリッジ（Ｂｒｉｄｇｅ）の役割を遂行することに
よってショート（Ｓｈｏｒｔ）を発生する問題点があっ
た。
なる半導体基板を利用して写真工程、エッチング工程、
不純物注入工程及び金属工程等を遂行して素子の特性に
よる特定パターン（Ｐａｔｔｅｒｎ）を形成させること
でなる。ここで、金属工程は半導体装置の製造工程の中
で最後の段階で行われる工程として素子の電気的な接
触、素子の電気的な連結または外部との電気的な連結等
の機能を行う金属パターンを形成させ、前記金属パター
ンは主にアルミニウム（Ａｌ）系列でなる。そして、最
近では金属膜を形成した後、前記金属パターンを形成す
るために通常の写真エッチング工程を進行する時、走査
された光が乱反射することによってナッチング（Ｎｏｔ
ｃｈｉｇ）現象が発生することを防止するために前記ア
ルミニウム膜上部にキャッピング膜（Ｃａｐｐｉｎｇ
Ｌａｙｅｒ）でチタンナイトライド（ＴｉＮ）膜を形成
している。図１を参照すると先ず、一連の半導体装置製
造工程の遂行によってトランジスター等の下部構造物１
２が形成された半導体基板１０上にアルミニウム膜１４
を形成する。前記アルミニウム１４は一般的にスパッタ
リング（Ｓｐｕｔｔｅｒｉｎｇ）等のＰＶＤ（Ｐｈｙｓ
ｉｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）方法によ
って形成される。続いて、図２に図示されたように前記
アルミニウム膜１４上にキャッピング膜として作用する
チタンナイトライド膜１６を形成した後、図３に図示さ
れたようにフォトレジスト１８を前記チタンナイトライ
ド膜１６上に塗布する。製作者によって前記キャッピン
グ膜としてのチタンナイトライド膜１８を形成しない場
合もある。次は、図４に図示されたように所定の回路が
設計されたレティクル（Ｒｅｔｉｃｌｅ）等のマスクを
使用して前記フォトレジスト１８の所定領域に光を走査
する露光工程を進行する。続いて、露光工程が進行され
た前記半導体基板１０を現像液が入ったタンクの内部に
所定時間投入して現像することで図４に図示されたよう
なフォトレジストパターン２０を形成する。次に、反応
ガスを利用した乾式エッチング工程を進行することでフ
ォトレジストパターン２０によってマスキングされない
チタンナイトライド膜１６及びアルミニウム膜１４の所
定領域をエッチングする。これによって、図５に図示さ
れたようにチタンナイトライドパターン２４及びアルミ
ニウムパターン２２が形成される。最後に、前記チタン
ナイトライドパターン２４上に存在するフォトレジスト
パターン２０を除去することで図６に図示されたように
チタンナイトライドパターン２４及びアルミニウムパタ
ーン２２からなる金属パターンが形成される。しかし、
図４に図示されたようなフォトレジストパターン２０を
形成するために露光工程が進行された半導体基板１０を
現像する時、現像液がチタンナイトライド膜１６のグレ
ーンバウンダリー（Ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を
通過してアルミニウム膜１４と接触することでアルミニ
ウム膜１４をエッチングし、現像液の酸素（０2）成分
とアルミニウム膜１４が化学反応して酸化アルミニウム
（Ａｌ2０3）を形成させた。これによって、後続する乾
式エッチング工程を進行させる時、前記酸化アルミニウ
ムは反応ガスの障壁（Ｂａｒｒｉｅｒ）として作用して
エッチング領域上のアルミニウムを完全にエッチングさ
せなくしてしまい、残留アルミニウムを残した。従っ
て、エッチング領域上に残留する残留アルミニウムは後
続工程によって完成された半導体装置を作動させる時、
アルミニウムパターンとアルミニウムパターンを連結さ
せるブリッジ（Ｂｒｉｄｇｅ）の役割を遂行することに
よってショート（Ｓｈｏｒｔ）を発生する問題点があっ
た。
【０００３】
【発明が解決しようとする課題】本発明の目的は、金属
パターン形成のための写真エッチング工程時現像液と金
属膜が接触することにより金属膜が酸化され、エッチン
グ工程の不良を誘発して、これによって後続工程によっ
て完成された半導体装置を作動させる時、ショートが発
生されることを防止する半導体装置の金属パターン形成
方法を提供することにある。
パターン形成のための写真エッチング工程時現像液と金
属膜が接触することにより金属膜が酸化され、エッチン
グ工程の不良を誘発して、これによって後続工程によっ
て完成された半導体装置を作動させる時、ショートが発
生されることを防止する半導体装置の金属パターン形成
方法を提供することにある。
【０００４】
【課題を解決するための手段】前記目的を達成するため
の本発明による半導体装置の金属パターン形成方法は、
特定下部構造物が形成された半導体基板上に金属膜を形
成する段階、前記金属膜上に絶縁膜を形成する段階、前
記絶縁膜上に所定のフォトレジストパターンを形成する
段階、前記フォトレジストパターンをエッチンダマスク
として使用して前記絶縁膜及び金属膜をエッチングする
段階及び前記フォトレジストパターンを除去する段階を
備えてなることを特徴とする。前記金属膜を形成した
後、前記絶縁膜を形成する以前に前記金属膜上にナッチ
ング現象が発生することを防止するためにキャッピング
膜をさらに形成することができる。そして、前記金属膜
としてアルミニウム系列の膜を使用して、前記絶縁膜と
して酸化膜を使用することができる。また、前記酸化膜
は５０Å以上の厚さで形成されることが望ましい。そし
て、前記キャッピング膜はチタンナイトライド膜が使用
することができる。また、前記アルミニウムと下部構造
物の間にチタン膜またはチタンナイトライド膜をさらに
形成させることができる。
の本発明による半導体装置の金属パターン形成方法は、
特定下部構造物が形成された半導体基板上に金属膜を形
成する段階、前記金属膜上に絶縁膜を形成する段階、前
記絶縁膜上に所定のフォトレジストパターンを形成する
段階、前記フォトレジストパターンをエッチンダマスク
として使用して前記絶縁膜及び金属膜をエッチングする
段階及び前記フォトレジストパターンを除去する段階を
備えてなることを特徴とする。前記金属膜を形成した
後、前記絶縁膜を形成する以前に前記金属膜上にナッチ
ング現象が発生することを防止するためにキャッピング
膜をさらに形成することができる。そして、前記金属膜
としてアルミニウム系列の膜を使用して、前記絶縁膜と
して酸化膜を使用することができる。また、前記酸化膜
は５０Å以上の厚さで形成されることが望ましい。そし
て、前記キャッピング膜はチタンナイトライド膜が使用
することができる。また、前記アルミニウムと下部構造
物の間にチタン膜またはチタンナイトライド膜をさらに
形成させることができる。
【０００５】そして、前記絶縁膜、キャッピング膜及び
金属膜は乾式エッチングによってエッチングすることが
できる。
金属膜は乾式エッチングによってエッチングすることが
できる。
【０００６】
【発明の実施の形態】以下本発明の具体的な実施例を添
付した図面を参照して詳細に説明する。先ず、図７を参
照すると、トランジスター等の下部構造物３２が形成さ
れた半導体基板３０上にスパッタリング等の物理的な蒸
着法を利用してアルミニウム系列のアルミニウム膜３４
を形成する。前記下部構造物３２とアルミニウム膜３４
の間には、図面には図示されてないが障壁として作用す
るチタン（Ｔｉ）膜またはチタンナイトライド（Ｔｉ
Ｎ）膜をさらに形成させることができる。そして、図８
に図示されたように、前記アルミニウム膜３４上にキャ
ッピング膜として作用するチタンナイトライド膜３６を
形成する。製作者によって前記チタンナイトライド膜３
６を形成しない場合もある。続いて、図９に図示された
ように高温酸化法を利用してチタンナイトライド膜３６
上に酸化膜３８を形成する。前記酸化膜３８は５０Å以
上の厚さを有するように形成する。続いて、図１０に図
示されたようにフォトレジスト４０を前記酸化膜３８上
に前面塗布する。続いて、前記フォトレジスト４０上部
に所定の回路が設計されたレティクル等のマスクを位置
させた後、特定の波長の光を走査してマスクによってマ
スキングされないフォトレジスト４０を露光させる。次
に、前記露光された半導体基板３０を現像液が入ったタ
ンクに所定時間投入することで現像する。これによっ
て、図１１に図示されたように酸化膜３８上にはフォト
レジストパターン４２が形成される。次に、反応ガスを
利用する乾式エッチング工程を、前記フォトレジストパ
ターン４２が形成された半導体基板３０上に遂行するこ
とで図１２に図示されたようにフォトレジストパターン
４２によってマスキングされない酸化膜３８、チタンナ
イトライド膜３６及びアルミニウム膜３４がエッチング
されることによって酸化膜パターン４８、チタンナイト
ライド膜パターン４６及びアルミニウムパターン４４が
形成される。最後に、図１３に図示されたようにフォト
レジストパターン４２を除去し、図面には図示されない
が酸化膜パターン４８を除去することで金属パターンが
形成される。従って、本発明によると一連の半導体装置
製造工程が進行されることによって下部構造物が形成さ
れた半導体基板上にアルミニウム膜等の金属膜を形成し
て、前記金属膜上にチタンナイトライド膜等のキャッピ
ング用絶縁膜を形成した後、写真エッチング工程の現像
工程を進行する時、現像液と前記金属膜が接触して酸化
物を形成することを防止することができる。
付した図面を参照して詳細に説明する。先ず、図７を参
照すると、トランジスター等の下部構造物３２が形成さ
れた半導体基板３０上にスパッタリング等の物理的な蒸
着法を利用してアルミニウム系列のアルミニウム膜３４
を形成する。前記下部構造物３２とアルミニウム膜３４
の間には、図面には図示されてないが障壁として作用す
るチタン（Ｔｉ）膜またはチタンナイトライド（Ｔｉ
Ｎ）膜をさらに形成させることができる。そして、図８
に図示されたように、前記アルミニウム膜３４上にキャ
ッピング膜として作用するチタンナイトライド膜３６を
形成する。製作者によって前記チタンナイトライド膜３
６を形成しない場合もある。続いて、図９に図示された
ように高温酸化法を利用してチタンナイトライド膜３６
上に酸化膜３８を形成する。前記酸化膜３８は５０Å以
上の厚さを有するように形成する。続いて、図１０に図
示されたようにフォトレジスト４０を前記酸化膜３８上
に前面塗布する。続いて、前記フォトレジスト４０上部
に所定の回路が設計されたレティクル等のマスクを位置
させた後、特定の波長の光を走査してマスクによってマ
スキングされないフォトレジスト４０を露光させる。次
に、前記露光された半導体基板３０を現像液が入ったタ
ンクに所定時間投入することで現像する。これによっ
て、図１１に図示されたように酸化膜３８上にはフォト
レジストパターン４２が形成される。次に、反応ガスを
利用する乾式エッチング工程を、前記フォトレジストパ
ターン４２が形成された半導体基板３０上に遂行するこ
とで図１２に図示されたようにフォトレジストパターン
４２によってマスキングされない酸化膜３８、チタンナ
イトライド膜３６及びアルミニウム膜３４がエッチング
されることによって酸化膜パターン４８、チタンナイト
ライド膜パターン４６及びアルミニウムパターン４４が
形成される。最後に、図１３に図示されたようにフォト
レジストパターン４２を除去し、図面には図示されない
が酸化膜パターン４８を除去することで金属パターンが
形成される。従って、本発明によると一連の半導体装置
製造工程が進行されることによって下部構造物が形成さ
れた半導体基板上にアルミニウム膜等の金属膜を形成し
て、前記金属膜上にチタンナイトライド膜等のキャッピ
ング用絶縁膜を形成した後、写真エッチング工程の現像
工程を進行する時、現像液と前記金属膜が接触して酸化
物を形成することを防止することができる。
【０００７】
【発明の効果】これによって、前記酸化物が後続される
エッチング工程時障壁として作用してエッチング工程の
不良を引き起こし、後続工程によって完成された半導体
装置を作動させる時、ショートが発生することを防止す
る効果がある。以上で本発明は記載された具体例につい
てのみ詳細に説明されたが、本発明の技術思想範囲内で
多様な変形及び修正が可能であることは当業者にとって
明白なことであり、このような変形及び修正が添付され
た特許請求の範囲に属することは当然なことである。
エッチング工程時障壁として作用してエッチング工程の
不良を引き起こし、後続工程によって完成された半導体
装置を作動させる時、ショートが発生することを防止す
る効果がある。以上で本発明は記載された具体例につい
てのみ詳細に説明されたが、本発明の技術思想範囲内で
多様な変形及び修正が可能であることは当業者にとって
明白なことであり、このような変形及び修正が添付され
た特許請求の範囲に属することは当然なことである。
【図１】従来の半導体装置の金属パターン形成方法を説
明するための断面図。
明するための断面図。
【図２】従来の半導体装置の金属パターン形成方法を説
明するための断面図。
明するための断面図。
【図３】従来の半導体装置の金属パターン形成方法を説
明するための断面図。
明するための断面図。
【図４】従来の半導体装置の金属パターン形成方法を説
明するための断面図。
明するための断面図。
【図５】従来の半導体装置の金属パターン形成方法を説
明するための断面図。
明するための断面図。
【図６】従来の半導体装置の金属パターン形成方法を説
明するための断面図。
明するための断面図。
【図７】本発明による半導体装置の金属パターン形成方
法の一実施例を説明するための断面図。
法の一実施例を説明するための断面図。
【図８】本発明による半導体装置の金属パターン形成方
法の一実施例を説明するための断面図。
法の一実施例を説明するための断面図。
【図９】本発明による半導体装置の金属パターン形成方
法の一実施例を説明するための断面図。
法の一実施例を説明するための断面図。
【図１０】本発明による半導体装置の金属パターン形成
方法の一実施例を説明するための断面図。
方法の一実施例を説明するための断面図。
【図１１】本発明による半導体装置の金属パターン形成
方法の一実施例を説明するための断面図。
方法の一実施例を説明するための断面図。
【図１２】本発明による半導体装置の金属パターン形成
方法の一実施例を説明するための断面図。
方法の一実施例を説明するための断面図。
【図１３】本発明による半導体装置の金属パターン形成
方法の一実施例を説明するための断面図。
方法の一実施例を説明するための断面図。
１０、３０…半導体基板 １２、３２…下部構造物 １４、３４…アルミニウム膜 １６、３６…チタンナイトライド膜 １８、４０…フォトレジスト ２０、４２…フォトレジストパターン ２２、４４…アルミニウムパターン ２４、４６…チタンナイトライド膜パターン ３８…酸化膜 ４８…酸化膜パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セオン−ホーン リー 大韓民国，キュングキ−ド，スオン市，パ ルダル−グ，マエタン ３−ドング，シン マエタン アパートメント 130−204 (72)発明者 イェオン−ヒェイ リー 大韓民国，キュンキ−ド，スオン市，パル ダル−グ，マエタン−ドング 196−45
Claims (10)
- 【請求項１】 特定の下部構造物が形成された半導体基
板上に金属膜を形成する段階；前記金属膜上に絶縁膜を
形成する段階；前記絶縁膜上に所定のフォトレジストパ
ターンを形成する段階；前記フォトレジストパターンを
エッチングマスクとして使用して前記絶縁膜及び金属膜
をエッチングする段階；及び前記フォトレジストパター
ンを除去する段階；を備えてなることを特徴とする半導
体装置の金属パターン形成方法。 - 【請求項２】 前記金属膜を形成した後、前記絶縁膜を
形成する以前に前記金属膜上にキャッピング膜をさらに
形成させることを特徴とする請求項１記載の前記半導体
装置の金属パターン形成方法。 - 【請求項３】 前記金属膜はアルミニウム系列の膜であ
ることを特徴とする請求項１または２記載の前記半導体
装置の金属パターン形成方法。 - 【請求項４】 前記絶縁膜は酸化膜でなることを特徴と
する請求項１または２記載の前記半導体装置の金属パタ
ーン形成方法。 - 【請求項５】 前記酸化膜は高温酸化法によって形成さ
れることを特徴とする請求項４記載の前記半導体装置の
金属パターン形成方法。 - 【請求項６】 前記酸化膜は５０Å以上の厚さで形成さ
れることを特徴とする請求項４記載の前記半導体装置の
金属パターン形成方法。 - 【請求項７】 前記キャッピング膜はチタンナイトライ
ド膜であることを特徴とする請求項２記載の前記半導体
装置の金属パターン形成方法。 - 【請求項８】 前記アルミニウムと下部構造物の間にチ
タン膜をさらに形成させることを特徴とする請求項３記
載の前記半導体装置の金属パターン形成方法。 - 【請求項９】 前記アルミニウム膜と下部構造物の間に
チタンナイトライド膜をさらに形成させることを特徴と
する請求項３記載の前記半導体装置の金属パターン形成
方法。 - 【請求項１０】 前記絶縁膜、キャッピング膜及び金属
膜は乾式エッチングによってエッチングされることを特
徴とする請求項１または２記載の前記半導体装置の金属
パターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR97-46632 | 1997-09-10 | ||
| KR1019970046632A KR19990025128A (ko) | 1997-09-10 | 1997-09-10 | 반도체장치의 금속패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197429A true JPH1197429A (ja) | 1999-04-09 |
Family
ID=19521123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10136447A Pending JPH1197429A (ja) | 1997-09-10 | 1998-05-19 | 半導体装置の金属パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1197429A (ja) |
| KR (1) | KR19990025128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426750A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
-
1997
- 1997-09-10 KR KR1019970046632A patent/KR19990025128A/ko not_active Application Discontinuation
-
1998
- 1998-05-19 JP JP10136447A patent/JPH1197429A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426750A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990025128A (ko) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| JP4004014B2 (ja) | レジストパターンの形成方法 | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| JP2003282550A (ja) | 半導体素子の製造方法 | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| JP2008066587A (ja) | パターン形成方法 | |
| JPH1197429A (ja) | 半導体装置の金属パターン形成方法 | |
| US20080001295A1 (en) | Method for reducing defects after a metal etching in semiconductor devices | |
| JP5532201B2 (ja) | 半導体装置の製造方法 | |
| US6200886B1 (en) | Fabricating process for polysilicon gate | |
| TW200421440A (en) | Method for increasing adhesion of rework photoresist on oxynitride film | |
| JP2785752B2 (ja) | 半導体装置の製造方法 | |
| KR100475136B1 (ko) | 반도체 소자의 콘택 영역 형성 방법 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| JP2001194805A (ja) | 半導体工程におけるパターン形成方法 | |
| TW419721B (en) | Method of reducing line width of pattern by resist silylation process | |
| KR100596793B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100827489B1 (ko) | 반도체 소자의 제조방법 | |
| KR100370121B1 (ko) | 반도체소자의 공정단순화 방법 | |
| JP2003318126A (ja) | 半導体装置の製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JP2003100711A (ja) | 半導体装置の製造方法 | |
| KR20060017974A (ko) | 반도체소자의 게이트 형성방법 | |
| JPH08153785A (ja) | 半導体装置の製造方法 | |
| KR20080061445A (ko) | 반도체 소자의 금속배선 형성방법 |