KR19990025128A - 반도체장치의 금속패턴 형성방법 - Google Patents
반도체장치의 금속패턴 형성방법 Download PDFInfo
- Publication number
- KR19990025128A KR19990025128A KR1019970046632A KR19970046632A KR19990025128A KR 19990025128 A KR19990025128 A KR 19990025128A KR 1019970046632 A KR1019970046632 A KR 1019970046632A KR 19970046632 A KR19970046632 A KR 19970046632A KR 19990025128 A KR19990025128 A KR 19990025128A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- metal
- pattern
- aluminum
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000007261 regionalization Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 30
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 30
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체기판 상에 상호연결 배선으로서의 금속패턴을 형성하는 반도체장치의 금속패턴 형성방법에 관한 것이다.
본 발명은, 특정 하부구조물이 형성된 반도체기판 상에 금속막을 형성하는 단계, 금속막 상에 절연막을 형성하는 단계, 절연막상에 소정의 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막 및 금속막을 식각하는 단계 및 상기 포토레지스트 패턴을 제거하는 단계를 구비하여 이루어지며, 바람직하게는 상기 금속막과 절연막 사이에 캡핑막을 더 형성시킬 수 있다.
따라서, 상기 절연막을 더 형성시켜줌으로써, 금속패턴 형성을 위한 사진식각공정시 현상액과 금속막이 접촉하여 금속막이 산화되어 산화물을 형성함으로서 식각공정의 불량을 유발하고, 이에 따라 후속공정에 의해서 완성된 반도체장치를 동작시킬 때 쇼트(Short)가 발생되는 것을 방지할 수 있는 효과가 있다.
Description
본 발명은 반도체장치의 금속패턴 형성방법에 관한 것으로서, 보다 상세하게는 특정 하부구조물이 형성된 웨이퍼 상에 상호연결 배선으로서의 금속패턴을 형성하는 반도체장치의 금속패턴 형성방법 에 관한 것이다.
통상, 반도체장치의 제조는 주로 실리콘으로 이루어지는 반도체기판을 이용하여 사진공정, 식각공정, 불순물주입공정 및 금속공정 등을 수행하여 소자의 특성에 따른 패턴(Pattern)을 형성시킴으로써 이루어진다.
여기서, 금속공정은 반도체장치의 제조공정 중 마지막 단계에서 이루어지는 공정으로써 소자들의 전기적인 접촉, 소자들의 전기적인 연결 또는 외부와의 전기적인 연결 등의 기능을 수행하는 금속막을 형성시키며, 상기 금속막은 주로 알루미늄(Al)계열로 이루어진다.
그리고, 최근에는 상기 금속막을 형성한 후, 통상의 사진식각공정을 진행할 때, 주사된 빛이 난반사됨에 따라 나칭( Notching)현상이 발생하는 것을 방지하기 위하여 상기 알루미늄막 상부에 캡핑막(Capping Layer)으로서 티타늄나이트라이드(TiN)막을 형성하고 있다.
도1을 참조하면, 먼저, 일련의 반도체장치 제조공정의 수행에 의해서 트랜지스터 등의 하부구조물(12)이 형성된 반도체기판(10) 상에 알루미늄막(14)을 형성한다. 상기 알루미늄막(14)은 일반적으로 스퍼터링(Sputtering) 등의 PVD(Physical Vapor Deposition)방법에 의해서 형성된다.
이어서, 도2에 도시된 바와 같이 상기 알루미늄막(14) 상에 캡핑막으로 작용하는 티타늄나이트라이드막(16)을 형성한 후, 도3에 도시된 바와 같이 포토레지스트(18)를 상기 티타늄나이트라이드막(16) 상에 도포한다. 제작자에 따라 상기 캡핑막으로서의 티타늄나이트라이드막(18)을 형성하지 않을 수도 있다.
다음으로, 도4에 도시된 바와 같이 소정의 회로가 설계된 레티클(Reticle) 등의 마스크를 사용하여 상기 포토레지스트(18)의 소정영역에 빛을 주사하는 노광공정을 진행한다. 이어서, 노광공정이 진행된 상기 반도체기판(10)을 현상액이 담긴 탱크 내부에 소정시간 투입하여 현상함으로서 도4에 도시된 바와 같은 포토레지스트 패턴(20)을 형성한다. 다음으로, 반응가스를 이용한 건식식각공정을 진행함으로서 포토레지스트 패턴(20)에 의해서 마스킹되지 않은 티나늄나이트라이드막(16) 및 알루미늄막(14)의 소정영역을 식각한다.
이에 따라, 도5에 도시된 바와 같이 티타늄나이트라이드 패턴(24) 및 알루미늄 패턴(22)이 형성된다.
마지막으로, 상기 티타늄나이트라이드 패턴(24) 상에 존재하는 포토레지스트 패턴(20)을 제거함으로서 도6에 도시된 바와 같이 티타늄나이트라이드 패턴(24) 및 알루미늄 패턴(22)으로 이루어지는 금속패턴이 형성된다.
그런데, 도4에 도시된 바와 같은 포토레지스트 패턴(20)을 형성하기 위하여 노광공정이 진행된 반도체기판(10)을 현상할 때, 현상액이 티타늄나이트라이드막(16)의 그레인 바운더리(Grain boundary)를 통과하여 알루미늄막(14)과 접촉함으로서 알루미늄막(14)을 식각하고, 현상액의 산소(O2)성분과 알루미늄막(14)이 화학반응하여 산화알루미늄(Al2O3)을 형성시켰다.
이에 따라, 후속되는 건식식각공정을 진행할 때, 상기 산화알루미늄은 반응가스의 장벽(Barrier)으로 작용하여 식각영역 상의 알루미늄을 완전히 식각하지 못하여 잔류 알루미늄을 남겼다.
따라서, 식각영영 상에 잔류하는 잔류 알루미늄은 후속공정에 의해서 완성된 반도체장치를 동작시킬 때, 알루미늄 패턴과 알루미늄 패턴을 연결시키는 브리지(Bridge) 역할을 수행함에 따라 쇼트(Short)를 발생시키는 문제점이 있었다.
본 발명의 목적은, 금속패턴 형성을 위한 사진식각공정시 현상액과 금속막이 접촉함에 따라 금속막이 산화되어 식각공정의 불량을 유발하고, 이에 따라 후속공정에 의해서 완성된 반도체장치를 동작시킬 때 쇼트가 발생되는 것을 방지하는 반도체장치의 금속패턴 형성방법을 제공하는 데 있다.
도1 내지 도8은 종래의 반도체장치의 금속패턴 형성방법을 설명하기 위한 단면도들이다.
도7 내지 도13은 본 발명에 따른 반도체장치의 금속패턴 형성방법의 일 실시예를 설명하기 위한 단면도들이다.
※도면의 주요부분에 대한 부호의 설명
10, 30 : 반도체기판 12, 32 : 하부구조물
14, 34 : 알루미늄막 16, 36 : 티타늄나이트라이드막
18, 40 : 포토레지스트 20, 42 : 포토레지스트 패턴
22, 44 : 알루미늄 패턴 24, 46 : 티타늄나이트라이드 패턴
38 : 산화막 48 : 산화막 패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속패턴 형성방법은, 특정 하부구조물이 형성된 반도체기판상에 금속막을 형성하는 단계, 상기 금속막 상에 절연막을 형성하는 단계, 상기 절연막상에 소정의 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막 및 금속막을 식각하는 단계 및 상기 포토레지스트 패턴을 제거하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 금속막을 형성한 후 상기 절연막을 형성하기 이전에 상기 금속막상에 나칭현상이 발생하는 것을 방지하기 위하여 캡핑막을 더 형성시킬 수 있다.
그리고, 상기 금속막으로 알루미늄계열막을 사용하고, 상기 절연막으로 산화막을 사용할 수 있다.
또한, 상기 산화막은 50 Å 이상의 두께로 형성됨이 바람직하다.
그리고, 상기 캡핑막은 티타늄나이트라이드막이 사용될 수 있다.
또한, 상기 알루미늄과 하부구조물 사이에 티타늄막 또는 티타늄나이트라이드막을 더 형성시킬 수 있다.
그리고, 상기 절연막, 캡핑막 및 금속막은 건식식각에 의해서 식각될 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
먼저, 도7을 참조하면, 트랜지스터 등의 하부구조물(32)이 형성된 반도체기판(30) 상에 스퍼터링 등의 물리적인 증착법을 이용하여 알루미늄계열의 알루미늄막(34)을 형성한다. 상기 하부구조물(32)과 알루미늄막(34) 사이에는 도면에는 도시되지 않았으나 장벽으로 작용하는 티타늄(Ti)막 또는 티타늄나이트라이드(TiN)막이 더 형성될 수 있다.
그리고, 도8에 도시된 바와 같이, 상기 알루미늄막(34) 상에 캡핑막으로 작용하는 티타늄나이트라이드막(36)을 형성한다. 제작자에 따라 상기 티타늄나이트라이드막(36)을 형성하지 않을 수도 있다.
이어서, 도9에 도시된 바와 같이 고온산화법을 이용하여 티타늄나이트라이드막(36) 상에 산화막(38)을 형성한다. 상기 산화막(38)은 50 Å 이상의 두께를 가지도록 형성한다.
이어서, 도10에 도시된 바와 같이 포토레지스트(40)를 상기 산화막(38) 상에 전면 도포한다, 이어서, 상기 포토레지스트(40) 상부에 소정의 회로가 설계된 레티클 등의 마스크를 위치시킨 후, 특정 파장의 빛을 주사하여 마스크에 의해서 마스킹되지 않은 포토레지스트(40)을 노광시킨다. 다음으로, 상기 노광된 반도체기판(30)을 현상액이 담긴 탱크에 소정시간 투입함으로서 현상한다. 이에 따라, 도11에 도시된 바와 산화막(38) 상에는 포토레지스트 패턴(42)이 형성된다.
다음으로, 반응가스를 이용하는 건식식각공정을 상기 포토레지스트 패턴(42)이 형성된 반도체기판(30) 상에 수행함으로써 도12에 도시된 바와 같이 포토레지스트 패턴(42)에 의해서 마스킹되지 않은 산화막(38), 티타늄나이트라이드막(36) 및 알루미늄막(34)이 식각됨에 따라 산화막 패턴(48), 티타늄나이트라이드 패턴(46) 및 알루미늄 패턴(44)이 형성된다.
마지막으로, 도13에 도시된 바와 같이 포토레지스트 패턴(42)을 제거하고, 도면에는 도시되지 않았으나 산화막 패턴(48)을 제거함으로서 금속패턴이 형성된다.
따라서, 본 발명에 의하면 일련의 반도체장치 제조공정이 진행됨에 따라 하부구조물이 형성된 반도체기판 상에 알루미늄막 등의 금속막을 형성하고, 상기 금속막 상에 티타늄나이트라이드막 등의 캡핑용 절연막을 형성한 후, 사진식각공정의 현상공정을 진행할 때, 현상액과 상기 금속막이 접촉하여 산화물을 형성하는 것을 방지할 수 있다.
이에 따라, 상기 산화물이 후속되는 식각공정시 장벽으로 작용하여 식각공정의 불량을 야기하여 후속공정에 의해서 완성된 반도체장치를 동작시킬 때, 쇼트가 발생하는 것을 방지할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (10)
- 특정 하부구조물이 형성된 반도체기판상에 금속막을 형성하는 단계;상기 금속막 상에 절연막을 형성하는 단계;상기 절연막상에 소정의 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 절연막 및 금속막을 식각하는 단계; 및상기 포토레지스트 패턴을 제거하는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 금속패턴 형성방법 .
- 제 1 항에 있어서,상기 금속막을 형성한 후 상기 절연막을 형성하기 이전에 상기 금속막상에 캡핑막을 더 형성시키는 것을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 금속막은 알루미늄계열막임을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 절연막은 산화막으로 이루어짐을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
- 제 4 항에 있어서,상기 산화막은 고온산화법에 의해서 형성됨을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
- 제 4 항에 있어서,상기 산화막은 50 Å 이상의 두께로 형성되는 것을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
- 제 2 항에 있어서,상기 캡핑막은 티타늄나이트라이드막인 것을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
- 제 3 항에 있어서,상기 알루미늄과 하부구조물 사이에 티타늄막을 더 형성시키는 것을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
- 제 3 항에 있어서,상기 알루미늄막과 하부구조물 사이에 티타늄나이트라이드막을 더 형성시키는 것을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
- 제 1 항 또는 제 2 항에 있어서,상기 절연막, 캡핑막 및 금속막은 건식식각에 의해서 식각됨을 특징으로 하는 상기 반도체장치의 금속패턴 형성방법 .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046632A KR19990025128A (ko) | 1997-09-10 | 1997-09-10 | 반도체장치의 금속패턴 형성방법 |
| JP10136447A JPH1197429A (ja) | 1997-09-10 | 1998-05-19 | 半導体装置の金属パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046632A KR19990025128A (ko) | 1997-09-10 | 1997-09-10 | 반도체장치의 금속패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990025128A true KR19990025128A (ko) | 1999-04-06 |
Family
ID=19521123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970046632A KR19990025128A (ko) | 1997-09-10 | 1997-09-10 | 반도체장치의 금속패턴 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1197429A (ko) |
| KR (1) | KR19990025128A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426750B (zh) * | 2012-05-24 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 一种无金属线切口问题的金属湿法蚀刻方法 |
-
1997
- 1997-09-10 KR KR1019970046632A patent/KR19990025128A/ko not_active Application Discontinuation
-
1998
- 1998-05-19 JP JP10136447A patent/JPH1197429A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197429A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720256B1 (en) | Method of dual damascene patterning | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| KR19990013545A (ko) | 배선 형성 방법 | |
| JP2008066587A (ja) | パターン形成方法 | |
| JPH11340117A (ja) | 半導体装置の製造プロセスにおけるパターニング方法 | |
| KR19990025128A (ko) | 반도체장치의 금속패턴 형성방법 | |
| US6800558B1 (en) | Photoresist scum for copper dual damascene process | |
| JPH11330077A (ja) | デュアル・ダマスク技術 | |
| KR19990060922A (ko) | 반도체 소자의 제조 방법 | |
| KR100391001B1 (ko) | 금속 배선 형성 방법 | |
| KR100621813B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| US6169035B1 (en) | Method of local oxidation using etchant and oxidizer | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| KR20060054681A (ko) | 포토레지스트 패턴 및 박막 패턴 형성방법 | |
| KR100827489B1 (ko) | 반도체 소자의 제조방법 | |
| KR100440523B1 (ko) | 반도체장치의 평탄화방법 | |
| JP2000294642A (ja) | 半導体装置及びその製造方法 | |
| KR100342874B1 (ko) | 이종 감광막을 이용한 콘택 형성방법 | |
| KR0166028B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100370121B1 (ko) | 반도체소자의 공정단순화 방법 | |
| JPH10189410A (ja) | 半導体装置の製造方法 | |
| KR19980026563A (ko) | 감광막 제거방법 | |
| KR100235959B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| KR0179229B1 (ko) | 패턴 인식용 얼라인 키의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |