JPH118246A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 新たな配線材料やバリアメタル等を使用する
ことなく、通常使用されるアルミニウム又はアルミニウ
ム合金等の配線材料で電気的接続を行うことができる半
導体装置の製造方法を提供すること。 【解決手段】 (i) ポリシリコン膜の少なくとも一部に
砒素イオンを２×１０¹⁶／ｃｍ²以上のドーズ量でイオ
ン注入して熱処理を行い、(ii)得られたポリシリコン膜
上にアルミニウム又はアルミニウム合金層からなる配線
層を形成し、３５０℃〜５００℃の温度範囲で熱処理を
行うことからなる半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には半導体装置に使用されるイオン
注入されたポリシリコン膜と配線層との接続工程を含む
半導体装置の製造方法に関する。

【０００２】

【従来の技術】一般に、ポリシリコン膜は、バイポーラ
集積回路において、トランジスタのエミッタ形成におけ
る拡散源、電極又は抵抗として用いることにより、回路
特性の向上に寄与する。例えば、従来から採用されてい
るｎｐｎトランジスタについて、図５に基づいて説明す
る。

【０００３】図５は、コレクタ埋め込み層２、ベース層
７及びエミッタ層１１からなるｎｐｎトランジスタを示
しており、ここで、ポリシリコン膜９は、ｎｐｎトラン
ジスタのエミッタ層（ｎ⁺ ）１１形成の際の拡散源及び
エミッタ取り出し電極として使用されている。このよう
な構造により、浅いエミッタ・ベースジャンクション形
成が可能となり、トランジスタの高周波特性を向上させ
ている。

【０００４】また、図６に、従来から採用されているポ
リシリコン抵抗を示す。このポリシリコン抵抗は、表面
に酸化膜２２が形成されたシリコン基板２１上に抵抗部
となるポリシリコン膜２４が形成されており、このポリ
シリコン膜２４に電極取り出し部となるポリシリコン２
５、バリアメタル２８を介して配線層２７が接続されて
構成されている。

【０００５】このようなポリシリコン抵抗は、通常のシ
リコン基板中に形成する拡散抵抗に比べ、寄生容量を低
減させることができるとともに、基板バイアスによる抵
抗値変動を減少させることができ、回路特性の高速化及
び高精度化に貢献する。

【０００６】

【発明が解決しようとする問題点】ところが、上述した
ようにポリシリコン膜でエミッタ電極や抵抗を形成し、
一般的なアルミニウム又はアルミニウム合金層で配線層
を形成し、３５０℃〜５００℃の熱処理を行う場合、配
線層のアルミニウムがポリシリコン膜中に拡散する。こ
のようなアルミニウムのポリシリコン膜への拡散は、
（１）トランジスタのエミッタ部及びコレクタ部のコン
タクト抵抗のバラツキによるトランジスタ特性の精度の
劣化を招き、（２）特に、アルミニウムの侵入がエミッ
タ・ベースジャンクションにまで到達した場合、エミッ
タ・ベースの短絡による特性の異常をきたし、（３）ポ
リシリコン膜を抵抗として用いた場合、配線層との接触
抵抗のバラツキを招き、抵抗精度の劣化をもたらすこと
となり、例えば、１．２μｍ角のコンタクトホールの接
触抵抗は通常１００Ω以下であるが、アルミニウムがポ
リシリコン膜中に拡散した場合には、接触抵抗が数百Ω
まで上昇するという問題を引き起こし、回路特性及び装
置の信頼性に重大な影響を及ぼすこととなる。

【０００７】そこで、従来から、イオン注入されたポリ
シリコン膜とアルミニウムとの直接の接触を避けるた
め、例えばチタン・タングステン（ＴｉＷ）膜等の所謂
バリアメタルをアルミニウム層の下に形成し、上記現象
の回避を行っている。しかし、バリアメタルを採用した
場合、アルミニウムとポリシリコン膜との反応は起こら
ないが、その一方で製造コストの上昇をもたらすという
問題がある。つまり、異なる配線材料を用いることによ
る配線材料のコストの上昇、アルミニウム配線層のパタ
ーニングに加えて、バリアメタルのパターニング工程の
増加に伴う製造装置、製造技術等を含んだ製造コストの
上昇をもたらす。例えばドライエッチングの場合、アル
ミニウムエッチング用のガスを用いたエッチングと、バ
リアメタル用のエッチングガスを用いたエッチングとの
別工程が必要となり、製造工程の増加に伴って、新たな
製造装置、製造技術等が要求される等である。

【０００８】このような問題点を改善するために、例え
ば、特開昭６２−２４９４８１号公報に、ポリシリコン
膜上に白金とアルミニウムとの金属化合物層を形成し、
アルミニウム配線層とポリシリコン層の反応を回避する
方法が記載されている。しかし、この方法においても、
新たに白金・アルミニウム合金層が必要となり、コスト
上昇及びパターニング時の複雑さにおいては改善されて
いない。

【０００９】本発明は上記課題に鑑みなされたものであ
り、新たな配線材料やバリアメタル等を使用することな
く、通常使用されるアルミニウム又はアルミニウム合金
等の配線材料で電気的接続を行うことができる半導体装
置の製造方法を提供することを目的とする。

【００１０】

【問題を解決するための手段】本発明によれば、(i) ポ
リシリコン膜の少なくとも一部に砒素イオンを２×１０
¹⁶／ｃｍ²以上のドーズ量でイオン注入して熱処理を行
い、(ii)得られたポリシリコン膜上にアルミニウム又は
アルミニウム合金層からなる配線層を形成し、３５０℃
〜５００℃の温度範囲で熱処理を行うことからなる半導
体装置の製造方法が提供される。

【００１１】

【発明の実施の形態】本発明の半導体装置の製造方法の
工程(i) においては、まず、ポリシリコン膜を形成す
る。この際のポリシリコン膜は、例えばシリコン等の半
導体基板、ＧａＡｓ、ＩｎＧａＡｓ等の化合物半導体基
板、ガラス基板又は樹脂基板等の透明基板、セラミック
基板等の上に形成することができる。なかでも、シリコ
ン基板が好ましい。また、これら基板上にポリシリコン
膜が直接形成されていてもよいが、基板上に絶縁膜、配
線層、トランジスタ又はキャパシタ等の所望の素子、又
はこれらが組み合わされて形成され、これらの上にポリ
シリコン膜を形成してもよい。

【００１２】ポリシリコン膜は、シラン系ガス等を用い
た減圧、常圧ＣＶＤ法、プラズマＣＶＤ法等、公知の方
法により形成することができる。この場合の膜厚は、使
用される用途、所望の特性等により適宜調整することが
でき、例えば５０ｎｍ〜８００ｎｍ程度、好ましくは３
００〜５００ｎｍ程度で形成することができる。形成さ
れたポリシリコン膜には、少なくとも一部又は全部にイ
オン注入により砒素イオン（Ａｓ⁺ ）を２×１０¹⁶／ｃ
ｍ² 以上、好ましくは２×１０¹⁶〜４×１０¹⁶／ｃｍ²
程度のドーズ量で注入する。この際の加速エネルギー
は、ポリシリコン膜の膜質、膜厚等により適宜調整する
ことができ、例えば２０〜１００ｋｅＶ程度が挙げられ
る。ポリシリコン膜の一部に行うイオン注入は、イオン
注入を行う領域に開口を有するレジスト等からなるマス
クパターンを用い、公知の方法により行うことができ
る。

【００１３】本発明の半導体装置の製造方法において
は、砒素イオンを２×１０¹⁶／ｃｍ²以上のドーズ量で
イオン注入する点が重要な特徴のひとつである。これに
ついて、本発明者らは、ポリシリコン膜に後述の実施の
形態１と同様の方法によりアルミニウムを接続した場合
の、ポリシリコン膜とアルミニウムとの反応性につい
て、種々の条件を変化させて試験を行い、表１に示すよ
うなポリシリコン膜表面のＳＥＭによる観察結果を得
た。

【００１４】

【表１】

【００１５】なお、表１中の「％」はアルミニウムとポ
シリリコン膜との接触面積に対する反応面積の割合を示
している。また、ポリシリコン膜表面のＳＥＭによる観
察は、アルミニウム配線層を形成し、熱処理した後に、
アルミニウム配線層の下に存在する絶縁膜を剥離し、ア
ルミニウム配線層をリン酸によるウェットエッチングに
より除去することにより行った。

【００１６】表１から、以下のことが明らかとなった。 従来使用されてきたポリシリコン膜の不純物（砒素）
のドーズ量である１×１０¹⁶／ｃｍ² 程度では、配線層
（アルミニウム）形成後の熱処理の温度に依存して、ポ
リシリコン膜と配線層との反応性が変化する（試験例５
及び６、試験例７及び８）。 従来使用されてきたポリシリコン膜の不純物（砒素）
のドーズ量である１×１０¹⁶／ｃｍ² 程度では、ポリシ
リコン膜と配線層とのコンタクトサイズに依存してポリ
シリコン膜と配線層との反応性が変化する（試験例５及
び７）。 一方、本発明におけるように、砒素イオンのドーズ量
を２×１０¹⁶／ｃｍ² 以上とした場合には、配線層形成
後の熱処理の温度、ポリシリコン膜と配線層とのコンタ
クトサイズに関係なく、ポリシリコン膜と配線層との反
応性が抑制できる（試験例１及び２）。つまり、ポリシ
リコン膜とアルミニウムとの反応性は、単にポリシリコ
ン膜中の砒素イオンの濃度に依存するのではなく、ポリ
シリコン膜への砒素イオンのドーズ量に依存するもので
あることがわかる（試験例１及び５、試験例２及び６に
おいて、ポリシリコン膜厚に対する砒素イオンのドーズ
量、砒素イオン注入後の熱処理時間等から、ポリシリコ
ン膜中の砒素濃度は、ほぼ５×１０²⁰／ｃｍ³ と同程度
であると考えられるが、ポリシリコン膜とアルミニウム
との反応率が異なっていることからも明らかである）。
この作用については未だ明らかではないが、例えば、砒
素イオンをポリシリコン膜表面に過剰に注入することに
よるポリシリコン膜表面（グレインサイズ等）の変化、
あるいは表面での砒素そのものによるバリア効果等種々
の要因が考えられる。

【００１７】次いで、イオン注入されたポリシリコン膜
の不純物（砒素）を活性化するために熱処理を行う。こ
の際の熱処理は、特に限定されるものではなく、例えば
７００〜１０００℃程度の温度範囲で２０〜２００分間
程度、大気雰囲気下又は不活性ガス雰囲気下等で行うこ
とができる。熱処理の方法は、炉アニール、ランプアニ
ール等の公知の方法で行うことができる。

【００１８】なお、上記ポリシリコン膜は、例えばバイ
ポーラトランジスタのエミッタ電極、コレクタ電極又は
ベース電極、あるいはこれら電極の電極取り出し層、電
極パッド、抵抗等、種々機能し得る素子の一部等に用い
ることができる。また、このような素子の一部等として
機能させながら、半導体基板、活性層又は電極層等への
不純物の拡散源としても使用することもできる。

【００１９】本発明の半導体装置の製造方法の工程(ii)
において、まず、得られたポリシリコン膜上にアルミニ
ウム又はアルミニウム合金層からなる配線層を形成す
る。この際のアルミニウム又はアルミニウム合金層は、
ポリシリコン膜上に直接形成してもよいが、好ましく
は、ポリシリコン膜を絶縁膜で被覆した後、この絶縁膜
に所望のコンタクトサイズを有するコンタクトホールを
形成し、このコンタクトホールを含む絶縁膜上に形成す
ることが好ましい。これにより、コンタクトホールを経
由してポリシリコン膜とアルミニウム又はアルミニウム
合金層とを接続させることができる。なお、ポリシリコ
ン膜とアルミニウム又はアルミニウム合金層からなる配
線層との間には、１層の絶縁膜のみならず、２層以上の
絶縁膜の積層膜、これら絶縁膜に所望の素子や配線層等
が介在していてもよい。また、ポリシリコン膜とアルミ
ニウム又はアルミニウム合金層とのコンタクトサイズ
は、接触抵抗等を考慮して適宜調整することができる。

【００２０】アルミニウム又はアルミニウム合金層は、
例えば０．４〜２．５μｍ程度の膜厚で、スパッタ法、
蒸着法等により形成することができ、また、フォトリソ
グラフィ及びエッチング工程等の公知の方法により、所
望の形状にパターニングすることができる。なお、アル
ミニウム合金層としては、通常配線層として使用するこ
とができるもの、例えばＡｌＳｉ、ＡｌＳｉＣｕ等を挙
げることができる。

【００２１】次いで、ポリシリコン膜とアルミニウム又
はアルミニウム合金層との接続を行った後、３５０℃〜
５００℃の温度範囲で熱処理を行う。この際の熱処理
は、上述した公知の方法により、例えば大気雰囲気下又
は不活性ガス雰囲気下等で、１０〜６０分間程度行うこ
とができる。なお、上記工程は、通常の半導体装置の製
造工程、絶縁膜の形成、所望の素子の形成、電極層又は
配線層の形成又はパターニング、層間絶縁膜の形成、熱
処理等の種々の工程と組み合わせることにより、バイポ
ーラトランジスタ、ポリシリコン抵抗、ＭＯＳトランジ
スタ等、種々の半導体装置として形成することができ
る。

【００２２】このような半導体装置の製造方法により、
ポリシリコン膜は、アルミニウム又はアルミニウム合金
層と反応しないため、所謂バリアメタル等の新規の材料
導入による製造コストの上昇、製造工程の増加等の問題
なく、従来から使用されていた通常のアルミニウム又は
アルミニウム合金層の配線で良好な接続を得ることがで
きる。

【００２３】本発明の半導体装置の製造方法を図面に基
づいて説明する。実施の形態１ （ｎｐｎトランジスタの製造方法） まず、図１（ａ）に示したように、シリコン基板１表面
にｎｐｎトランジスタのコレクタ埋め込み領域２として
Ｎ⁺ 領域を形成するとともに、分離形成用埋め込み領域
３としてＰ⁺ 領域を形成し、その後、ｎ型のエピタキシ
ャル層４をシリコン基板１上全面に成長させる。

【００２４】続いて、分離形成用埋め込み領域３に達す
るように上部から分離形成用Ｐ⁺ 領域５を、またコレク
タ埋め込み領域２に達するようにコレクタ補償拡散Ｎ⁺
領域６をそれぞれ形成する。次いで、トランジスタのベ
ース形成領域にイオン注入等によりボロンイオンを選択
的に拡散させてＰ型ベース領域７を形成した後、エピタ
キシャル層４上全面に酸化膜８をＣＶＤ法等により堆積
する。そして、ベース領域７上の酸化膜８に、フォトエ
ッチング技術を用いて、エミッタ拡散用窓を開口する。

【００２５】その後、図１（ｂ）に示したように、開口
を含む酸化膜８上全面にポリシリコン膜９を、膜厚４０
０ｎｍ程度で形成し、このポリシリコン膜９に砒素イオ
ンをエネルギー８０ｋｅＶ程度、ドーズ量２．０×１０
¹⁶／ｃｍ²程度の条件でイオン注入する。次いで、図１
（ｃ）に示したように、ポリシリコン膜９を、フォト及
びドライエッチング技術を用いて所定の領域にのみ残る
ようにパターニングする。続いてポリシリコン膜９を含
む酸化膜８上全面に、ＣＶＤ法により酸化膜１０を形成
した後、９００℃〜１０００℃程度の温度範囲で熱処理
を行い、基板１内に導入された不純物の活性化を行うと
ともに、Ａｓが注入されたポリシリコン膜９から基板１
中にＡｓを拡散させて、Ｎ⁺ エミッタ領域１１を形成す
る。なお、この熱処理においてトランジスタのｈＦＥ等
の特性が決定される。

【００２６】続いて、図１（ｄ）に示したように、コレ
クタ補償拡散Ｎ⁺ 領域６、ベース領域７及びポリシリコ
ン膜９上の酸化膜１０に、フォト・エッチング技術によ
りコンタクトホールの開口を行い、このコンタクトホー
ルを含む酸化膜１０上全面にアルミニウムとシリコンと
の合金層（ＡｌＳｉ）をスパッタリング法により形成し
た後、所定の形状にエッチングして、電気的配線層１２
を形成する。

【００２７】続いて、半導体基板と配線層との良好な電
気的接合を得るために、３５０℃〜５００℃の熱処理を
行い、このｎｐｎトランジスタの基本的な製造を完了す
る。上記したように、ポリシリコン膜９に砒素を２．０
×１０¹⁶／ｃｍ²のドーズ量でイオン注入した後、上記
と同様の工程で９２０℃程度で熱処理し、さらに配線層
１２としてＡｌＳｉ（Ｓｉ含有率１％）からなる配線層
を形成した後、４５０℃で熱処理を行い、配線層を除去
したサンプルを作製した。このサンプルにおけるポリシ
リコン膜９の表面をＳＥＭにて観察した写真を図２
（ｂ）に示す。

【００２８】また、比較例として、ポリシリコン膜に
１．０×１０¹⁶／ｃｍ²のドーズ量でイオン注入した以
外、上記と同様に作製したサンプルにおいても、ポリシ
リコン膜の表面をＳＥＭにて観察した。その写真を図２
（ａ）に示す。図２（ａ）及び（ｂ）から明らかなよう
に、砒素のドーズ量が２．０×１０¹⁶／ｃｍ²のサンプ
ルでは、ポリシリコン膜と配線層との反応が生じておら
ず、配線層形成後の熱処理後においても良好な表面状態
であることがわかる。一方、砒素のドーズ量が１．０×
１０¹⁶／ｃｍ²のサンプルでは配線層とポリシリコン膜
とが反応したため配線層の除去を行った際にポリシリコ
ン膜の一部が消失している。

【００２９】また、図３にポリシリコン膜とＡｌＳｉ層
の接触抵抗のＡｓドーズ量依存性を示す。砒素のドーズ
量の増加に伴い、接触抵抗値及びバラツキが低くなって
おり、特にドーズ量を２．０×１０¹⁶／ｃｍ²以上とす
ることにより、実用面で良好である安定した電気的特性
を得ることができることがわかった。このように、砒素
を２．０×１０¹⁶／ｃｍ²以上のドーズ量でイオン注入
し、熱処理したポリシリコン膜を用いた場合には、配線
層であるアルミニウム又はアルミニウム合金層との反応
が生じないため、所謂バリアメタル等の新規な材料の導
入によるコストアップ、工程の追加等の問題点なしに通
常のアルミニウム又はアルミニウム合金層の配線層を用
いることができるとともに、アルミニウム又はアルミニ
ウム合金層の配線層への侵入も防止することができ、信
頼性が高く、良好な特性のｎｐｎトランジスタを製造す
ることが可能となる。

【００３０】実施の形態２（ポリシリコン抵抗の製造方
法） まず、図４（ａ）に示したように、シリコン基板２１表
面に熱酸化法により酸化膜２２を形成し、続いて、酸化
膜２２上全面に、ポリシリコン膜２３を１００〜６００
ｎｍ堆積し、所望の形状にパターニングする。

【００３１】次いで、図４（ｂ）に示したように、ポリ
シリコン膜２３のうち抵抗となるべき部分（２４）にイ
オン注入により、砒素等の不純物を選択的に導入してポ
リシリコン膜２３のドーピングを行う。続いて、ポリシ
リコン膜２３の電極取り出し部２５に、砒素をエネルギ
ー５０ｋｅＶ程度、ドーズ量２．２×１０¹⁶／ｃｍ²程
度の条件でイオン注入する。その後、ポリシリコン膜２
３を含む酸化膜２２上全面にＣＶＤ酸化膜２６を堆積
し、９００℃〜１０００℃の熱処理を行い、ポリシリコ
ン膜中の不純物の活性化を行う。

【００３２】次いで、図４（ｃ）に示したように、電極
取り出し部２５上のＣＶＤ酸化膜２６にコンタクトホー
ルをフォト・エッチング技術により開口し、コンタクト
ホールを含むＣＶＤ酸化膜２６上全面にアルミニウムと
シリコンとの合金層（ＡｌＳｉ）をスパッタリング技術
により形成し、所定の形状のエッチングして、電気的配
線層２７を形成する。

【００３３】続いて、半導体基板２１と配線層２７との
良好な電気的接続を得るために、３５０℃〜５００℃で
熱処理を行い、このポリシリコン抵抗の基本的な製造を
完了する。上記方法によれば、特に新規の材料、工程の
追加なしに、ポリシリコン抵抗の形成が可能となり、特
に、ポリシリコン膜への砒素のドーズ量を２．２×１０
¹⁶／ｃｍ²としているため、砒素のアルミニウムへの侵
入も防止され、バラツキの少ない高精度のポリシリコン
抵抗を形成することができる。

【００３４】

【発明の効果】本発明によれば、ポリシリコン膜に注入
する砒素を２．０×１０¹⁶／ｃｍ²以上のドーズ量でイ
オン注入する場合には、後にポリシリコン膜上に形成す
る配線層であるアルミニウム又はアルミニウム合金層と
の反応が生じないため、所謂バリアメタル等の新規な材
料の導入によるコストアップ、工程の追加等の問題点な
しに通常のアルミニウム又はアルミニウム合金層の配線
層を用いることができるとともに、砒素のアルミニウム
又はアルミニウム合金層の配線層への侵入も防止するこ
とができ、安定した配線接続を得ることができ、信頼性
が高く、良好な特性の半導体装置を製造することが可能
となる。

【００３５】従って、従来に比較して大幅に簡易な方法
で、信頼性が高く、かつ特性バラツキの少ない半導体装
置の製造を実現できる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の一実施例であ
るｎｐｎトランジスタの製造を示す要部の概略断面図で
ある。

【図２】本発明の半導体装置の製造方法によりポリシリ
コン膜と配線層とを接続した場合及び比較例のポリシリ
コン膜の表面状態を示すＳＥＭ写真である。

【図３】ポリシリコン膜とＡｌＳｉとの接触抵抗のＡｓ
ドーズ量依存性を示すグラフである。

【図４】本発明の半導体装置の製造方法の別の実施例で
あるポリシリコン抵抗の製造を示す要部の概略断面図で
ある。

【図５】従来の半導体装置の製造方法の一実施例を説明
するためのｎｐｎトランジスタの要部の概略断面図であ
る。

【図６】従来の半導体装置の製造方法の別の実施例を説
明するためのポリシリコン抵抗の要部の概略断面図であ
る。

【符号の説明】

１、２１ シリコン基板 ２ コレクタ埋め込み領域 ３ 分離形成用埋め込み領域 ４ エピタキシャル層 ５ 分離形成用Ｐ⁺ 領域 ６ コレクタ補償拡散Ｎ⁺ 領域 ７ ベース領域 ８、１０、２２、２６ 酸化膜 ９、２３ ポリシリコン膜 １１ Ｎ⁺ エミッタ領域 １２、２７ 配線層 ２４ 抵抗部 ２５ 電極取り出し部

Claims (4)

【特許請求の範囲】
1. 【請求項１】(i) ポリシリコン膜の少なくとも一部に砒
   素イオンを２×１０¹⁶／ｃｍ²以上のドーズ量でイオン
   注入して熱処理を行い、(ii)得られたポリシリコン膜上
   にアルミニウム又はアルミニウム合金層からなる配線層
   を形成し、３５０℃〜５００℃の温度範囲で熱処理を行
   うことからなる半導体装置の製造方法。
2. 【請求項２】 アルミニウム合金層が、ＡｌＳｉ又はＡ
   ｌＳｉＣｕである請求項１記載の半導体装置の製造方
   法。
3. 【請求項３】 ポリシリコン膜が、バイポーラトランジ
   スタのエミッタ電極、コレクタ電極又はベース電極のい
   ずれかとして用いられる請求項１又は２記載の半導体装
   置の製造方法。
4. 【請求項４】 ポリシリコン膜が、抵抗として用いられ
   る請求項１又は２記載の半導体装置の製造方法。