JPH1174456A - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JPH1174456A
JPH1174456A JP9232945A JP23294597A JPH1174456A JP H1174456 A JPH1174456 A JP H1174456A JP 9232945 A JP9232945 A JP 9232945A JP 23294597 A JP23294597 A JP 23294597A JP H1174456 A JPH1174456 A JP H1174456A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact type
igbt
type semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9232945A
Other languages
English (en)
Other versions
JP3533317B2 (ja
Inventor
Masaru Ando
勝 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23294597A priority Critical patent/JP3533317B2/ja
Priority to US09/140,538 priority patent/US6285076B1/en
Publication of JPH1174456A publication Critical patent/JPH1174456A/ja
Application granted granted Critical
Publication of JP3533317B2 publication Critical patent/JP3533317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 電気的諸特性に優れ、特に温度サイクルやパ
ワーサイクルに対する信頼性が向上された電力用の半導
体装置を提供する。 【解決手段】 本発明の圧接型半導体装置では、4個の
IGBT11aと4個のFRD11bとが同一平面上で
並列に配置・接続された半導体ユニット13の2組が、
共通電極板14を挟んで直列に配置・接続されており、
これらの両側に陽極板15および陰極板16がそれぞれ
並置され、皿ばね17の押圧付勢力により、モリブデン
ディスク12を介してIGBT11aおよびFRD11
bの対向する主面に圧接されている。また、皿ばね17
嵌着部の外側には、セラミック薄層19を介して放熱フ
ィン20がそれぞれ配置されており、さらにこれら全体
が、中央の挿通孔に挿通された通しボルト21とナット
22とにより締付け結合されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、圧接型半導体装置
に係り、特に温度サイクル試験やパワーサイクル試験に
対する信頼性が向上された電力用の圧接型半導体装置に
関する。
【0002】
【従来の技術】従来から、電気自動車やエアコンディシ
ョナー、各種工作機械等において、駆動モーターの回転
数を制御するインバータとして、大電力用の半導体装置
が使用されている。
【0003】従来から使用されている電力用半導体装置
の構造を、図8に示す。
【0004】この図において、符号1は、窒化アルミニ
ウムやアルミナのようなセラミック基板の両面に、それ
ぞれ銅箔により配線1aが形成された配線基板を示し、
この配線基板1の主面上の所定の位置に、IGBT(イ
ンシュレイティッドゲートバイポーラトランジスタ)と
FRD(フリーホィールダイオード)との、いずれも矩
形を有する2種類の半導体ペレット2が、それぞれはん
だ付けされている。また、このような半導体ペレット2
がマウントされた配線基板1が、銅製の放熱板3上には
んだ付けされており、さらにこれらが、陽極部材4と陰
極部材5と共通電極部材6および複数の信号端子7がそ
れぞれ取付けられた絶縁樹脂製のケース8内に、それぞ
れ収容されている。そして、半導体ペレット2の電極パ
ッドと配線基板1の所要の配線1a、およびこれらの配
線1aとケース8に取付けられた電極部材等とが、Al
線9によりワイヤーボンディングされている。なお、図
示を省略したが、ワイヤーボンディング部の上部には、
絶縁樹脂の被覆・封止層が形成され、さらにその上に蓋
が被せられた構造になっている。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置においては、温度サイクルやパワーサイ
クルが加えられたとき、異種材料間の熱膨脹係数の違い
によって生ずる熱応力のために、はんだ接合部分やボン
ディングワイヤーの接合部分が疲労を起こすおそれがあ
った。
【0006】すなわち、従来の半導体装置では、セラミ
ックを絶縁基材とする配線基板1と半導体ペレット2と
が、Sn/Pb系のはんだで接合されるとともに、半導
体ペレット2の電極パッドと配線基板1の配線1aおよ
びこれらの配線1aと電極部材等とが、ワイヤーボンデ
ィングにより接続されているため、半導体ペレット2の
動作時に発生する熱により、装置全体の温度が上昇・下
降を繰り返したとき、はんだ接合部分またはAl線9の
接合部分が疲労を起こし、最終的に装置が破壊してしま
うおそれがあった。
【0007】本発明は、このような問題を解決するため
になされたもので、電気的諸特性に優れ、特に温度サイ
クルやパワーサイクルに対する信頼性が向上された、電
力用の半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の圧接型半導体装
置は、両主面にそれぞれ電極端子を有する矩形の半導体
素子の複数個を、並列に接続されるように同一平面上に
配置してなる半導体素子ユニットと、該半導体素子ユニ
ットを前記両主面側からそれぞれ挟持し、各半導体素子
の電極端子にそれぞれ熱緩衝板を介して接触する複数枚
の電極板と、これらの電極板を前記半導体素子の主面に
対して垂直な方向に押圧付勢するばね部材と、前記半導
体素子ユニットおよび電極板をそれぞれ貫通する通しボ
ルトとナットとから成り、前記ばね部材の押圧付勢力を
調整する機構とを備え、前記半導体素子ユニットにおい
て、各半導体素子が前記通しボルトを取り囲むように配
置されていることを特徴とする。
【0009】本発明では、IGBTやFRD等の半導体
素子の複数個が同一平面上に配置された半導体素子ユニ
ットの1組または複数組が、複数枚の電極板により両主
面側からそれぞれ挟持されて、直列に配置されている。
そして、これらの電極板は、ばね部材により半導体素子
の主面に対して垂直な方向に押圧付勢され、各半導体素
子の電極端子に熱緩衝板を介してそれぞれ圧接されてい
る。
【0010】このように本発明の半導体装置において
は、電極板を介して、各半導体素子ユニットを構成する
半導体素子はそれぞれ並列に接続されるとともに、半導
体素子ユニットは互いに直列に接続されており、はんだ
付けやワイヤーボンディングによることなく、所要の電
気的接続が行なわれている。したがって、半導体素子の
動作時の発熱や冷却の温度サイクルが繰り返されても、
部材間の熱膨脹係数の差に起因する疲労が生じることが
なく、接続部の信頼性が大幅に向上する。
【0011】また、各電極板が半導体素子を挟んで隣り
合わせに配置され、電極間の距離が短くなっているた
め、インダクタンスが小さくなっている。そのうえ、電
極間が近いため、半導体素子の動作時に相互インダクタ
ンスが働き、素子の合計インダクタンスも従来に比べて
大幅に低減される。
【0012】さらに、ばね部材により、各電極板を半導
体素子の主面に対して垂直な方向に押圧付勢しているう
えに、ばね部材の押圧付勢力が調整されるように構成さ
れているので、押圧力が分散することがなく電極板の各
部に均一にかかり、必要かつ十分な力で電極板を半導体
素子に圧接することができる。
【0013】
【発明の実施の形態】以下、本発明の実施例を図面に基
いて説明する。
【0014】図1は、本発明の圧接型半導体装置の一実
施例を示す正面図であり、図2は、同実施例の中心軸方
向の縦断面図である。また、図3は同実施例の圧接型半
導体装置の構成の概略(ゲート電極の引出し構造を除
く。)を示す分解斜視図である。
【0015】これらの図において、符号10は、複数個
(例えば8個)の矩形の透窓部10aを有し、中央に圧
接用通しボルトの挿通孔10bが設けられた絶縁樹脂製
のペレットガイドを示し、このペレットガイド10の透
窓部10aに、いずれも矩形を有する複数個(例えば4
個)のIGBT11aと複数個(例えば4個)のFRD
11bとが、それぞれ嵌め込まれており、これらの半導
体ペレット11の両主面には、それぞれ熱緩衝板である
モリブデンディスク12が重ねて配置されている。ここ
で、各半導体ペレット11の配設位置は、IGBT11
aとFRD11bとがボルトの挿通孔10bの周りに交
互に並び、かつIGBT11aが4つのコーナー部に位
置するように配置されている。また、各IGBT11a
においては、引き出される配線長ができるだけ短くなる
ように、また引出し構造の製作容易性を考慮して、ゲー
ト電極Gは、引出し方向である上方向の周囲に近い隅位
置にそれぞれ配置されている。
【0016】このようにペレットガイド10により位置
決めされて同一平面上に配置された半導体ユニット13
の2組が、上部に外部接続用端子14aが突設され、中
央に通しボルトの挿通孔14bが穿設された銅製の共通
電極板14を挟んで立設されている。
【0017】また、このように立設された半導体ユニッ
ト13の外側面には、共通電極板と同様に外部接続用端
子15a、16aと通しボルトの挿通孔15b、16b
とがそれぞれ設けられた、一対の銅製の電極板(陽極板
15および陰極板16)が、それぞれ並べて配置されて
いる。さらに、これら陽極板15および陰極板16の外
側面において、ボルト挿通孔15b、16bの周りに
は、それぞれ陥凹部15c、16cが形成されており、
これらの陥凹部15c、16cにはそれぞれ皿ばね17
が嵌着されている。そして、これら全体が、ポリフェニ
レンサルファイド、ポリブチレンテレフタレートのよう
な絶縁樹脂製で、上部ケース18aと下部ケース18b
とから成る箱形外囲器18により覆われており、箱形外
囲器18と電極板等との間は、接着剤(図示を省略。)
により接着がなされ、気密封止が図られている。
【0018】さらに、陽極板15および陰極板16の皿
ばね17嵌着部の外側には、窒化アルミニウムやアルミ
ナのようなセラミックの薄層19を介して、上部にフィ
ン部20aが形成されたアルミニウム製の放熱フィン2
0がそれぞれ配置されている。また、これらの放熱フィ
ン20と各電極板(陽極板15と陰極板16および共通
電極板14)およびペレットガイド10の各ボルト挿通
孔を順に繋いで、通しボルト21が挿通され、この通し
ボルト21とそのねじ部に螺合されたナット22とによ
り締付け結合がなされている。そして、ナット22の締
付け力を調節することで、通しボルト21の挿通方向に
作用する皿ばね17の押圧付勢力を調整し、この押圧付
勢力により、各電極板を半導体ペレット11の主面にモ
リブデンディスク12を介して圧接するようになってい
る。
【0019】またさらに、各IGBT11aのゲート電
極Gには、以下に示す電極引出し構造23が設けられて
いる。
【0020】すなわち、図4および図5にそれぞれ示す
ように、中央に配置された共通電極板14および一方の
電極板(例えば陰極板16)において、IGBT11a
のゲート電極Gに対向する面側の両側面部に、段差状の
切削部24が形成されるとともに、この段差状切削部2
4に連接して、IGBT11aのゲート電極Gに対応す
る位置にそれぞれ凹溝が設けられている。また、これら
の凹溝に、樹脂製の円筒状ガイド管25がそれぞれ配設
され、これらのガイド管25内に、後端部にコイルばね
26が固着されたプローブピン27が同心的に挿嵌され
ている。そして、このプローブピン27の先端が、モリ
ブデンディスク12の所定の位置に設けられた透孔を同
心的に(孔の内壁面に接触することなく)挿通して、I
GBT11aのゲート電極Gに当接されている。さら
に、共通電極板14および陰極板16の段差状切削部2
3には、銅張積層板(ガラスエポキシ積層板)を用いて
コの字形に作製され、一方の主面に所定の配線が形成さ
れた枠形の配線板28が嵌め込まれている。そして、こ
の枠形配線板28の銅配線に、コイルスばね26を覆う
導電性の鞘体29の基端部が当接され、この導電性鞘体
29を介して、プローブピン27が配線に接続されてい
る。
【0021】このような実施例の半導体装置における電
気的接続を、図6の等価回路図に示す。
【0022】この図に示すように、実施例の装置では、
互いに並列に接続された4個のIGBT11aと4個の
FRD11bとにより半導体ユニット13が構成され、
このような半導体ユニット13の2組が、中間に接続さ
れた共通電極により直列に接続されるとともに、両端部
(エミッタ側およびコレクタ側)が陽極および陰極にそ
れぞれ接続された回路が形成されている。また、各IG
BT11aのゲート電極Gが、引出し構造によりそれぞ
れ外部に引き出されている。
【0023】このように構成される実施例の半導体装置
においては、4個のIGBT11aと4個のFRD11
bとが同一平面上で並列に配置・接続された半導体ユニ
ット13の2組が、共通電極板14を挟んで直列に配置
・接続されており、これらの両側に陽極板15および陰
極板16がそれぞれ並置され、これらの電極板が皿ばね
17の押圧付勢力により、モリブデンディスク12を介
して半導体ペレット11の主面に圧接されている。この
ように、半導体ペレット11と電極板との所要の接続
が、はんだ接合やワイヤーボンディングによることな
く、圧接によりなされているので、動作時の発熱、冷却
による熱膨脹係数差に起因する疲労が生じることがな
く、温度サイクルやパワーサイクルに対する信頼性が大
幅に向上する。例えば、温度サイクル試験の結果は、従
来の非圧接型の半導体装置では、 300サイクルであった
のに対して、実施例の半導体装置では、1000サイクル以
上を示す。また、パワーサイクル試験の結果は、従来の
半導体装置が 10000サイクルであったのに対して、実施
例の半導体装置では、100000サイクル以上と飛躍的に向
上している。
【0024】さらに、実施例の半導体装置では、各電極
板が薄い半導体ペレット11を挟んで隣り合わせに配置
され、電極間の距離が短くなっているので、インダクタ
ンスが減少しているうえに、電極間の距離が短く、半導
体ペレット11の動作時に相互インダクタンスが働くた
め、素子の合計インダクタンスも従来の 1/3以下と大幅
に低減される。
【0025】またさらに、皿ばね17により電極板を両
側から挟むように押圧付勢するとともに、電極板および
半導体ユニット13等の中央部を貫通して設けられた通
しボルト21とナット22とからなる圧接用ねじ部材の
締付けにより、各電極板が半導体ペレット11の対向す
る主面に圧接されているので、押圧力が分散することな
く電極板の各部に均一にかかり、電極板が各半導体ペレ
ット11に確実に圧接される。さらに、ナット22の締
付け力を調節することで、皿ばね17の押圧付勢力を調
整することが可能であり、必要かつ十分な力で電極板を
半導体ペレット11に圧接することができる。そして、
半導体ペレット11を3次元的に高密度で実装すること
ができ、従来の半導体装置に比べて、設置スペースを約
1/2に節減することができる。
【0026】次に、本発明の別の実施例を、図7(a)
および(b)にそれぞれ示す。これらの図において、図
1および図2と同一の部分には、同一の符号を付して説
明を省略する。
【0027】この実施例の半導体装置では、前記実施例
と同じ構造を有する3つの半導体装置30a、30b、
30cが、通しボルト21の挿通方向に対して垂直な方
向に、圧接用ねじ部材等による圧接方向が平行になるよ
うに、並べて配置されている。そして、各半導体装置に
おいて、共通電極板14はそれぞれ個別に設けられてい
るが、陽極板および陰極板としては、3つの半導体装置
に共通する一括型陽極板31および一括型陰極板32が
それぞれ配設されており、これらの一括型電極板を介し
て各半導体装置が並列に接続されている。そして、一方
の端部の半導体装置30aにおいて、一括型陽極板31
および一括型陰極板32の上部に、それぞれ外部接続用
端子部31a、32aが突出して形成され、共通電極板
14と同様に上方に引き出されている。
【0028】このように構成される実施例の半導体装置
においては、前記実施例と同様に、半導体ペレット11
と電極板等との所要の接続が、圧接により確実になされ
ているので、温度サイクルやパワーサイクルに対する信
頼性が大幅に向上する。また、多数の半導体ペレット1
1がより高密度で実装されているうえに、3つの半導体
装置30a、30b、30cに共通する一括型の陽極板
31と陰極板32がそれぞれ設けられ、これらの一括型
電極板が共通電極板14と同様に上方に引き出されてい
るので、ブスバーのような外部端子との接続が容易で、
接続構造が簡易化されるという利点を有している。
【0029】なお、以上の実施例では、皿ばね17を嵌
着した陽極板15および陰極板16の外側に、ヒートシ
ンクとしてアルミニウム製の放熱フィン20を設けた
が、ヒートシンクとしては、冷却水を流す管を設置して
水冷することも可能である。また、セラミック材料によ
りヒートシンクを形成することもできる。すなわち、ア
ルミニウム製の放熱フィン20に代わり、ヒートシンク
としての機能を有するセラミック製の支持部材により、
電極板および半導体ユニット13を両側から挟み込んだ
構造としても良い。
【0030】さらに、陽極板15および陰極板16の外
部接続用端子15a、16aは、必ずしも曲げる必要は
ないが、ブスバー等に連結する場合には、上部を屈曲す
ることが望ましい。またさらに、電極板を押圧付勢して
半導体ペレット11の主面に圧接するためのばね部材と
して、実施例ではばね鋼製の皿ばね17を使用したが、
これに限定されず、各種の材料から成る種々の形状のば
ねを使用することができ、樹脂製のばねも使用可能であ
る。
【0031】さらに、半導体ペレット11としてダイオ
ードのみを使用することも可能である。その場合には、
ゲート電極の引出し構造を設ける必要がないので、半導
体ペレット11と各電極板とを圧接した装置全体の構造
を、より簡易化することができる。
【0032】
【発明の効果】以上の説明から明らかなように、本発明
によれば、電気的諸特性に優れ、特に温度サイクルやパ
ワーサイクルに対する信頼性が向上された、圧接型の半
導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の圧接型半導体装置の一実施例で、通し
ボルトを取り除いた状態を示す一部切欠正面図。
【図2】同実施例の中心軸方向の縦断面図。
【図3】同実施例の概略構成を示す分解斜視図。
【図4】実施例の圧接型半導体装置において、ゲート電
極引出し部の構造を示す正面図。
【図5】同実施例において、ゲート電極引出し部の構造
を拡大して示す一部断面図。
【図6】実施例の半導体装置の等価回路図。
【図7】本発明の圧接型半導体装置の別の実施例を示
し、(a)は上面図、(b)は一部切欠正面図。
【図8】従来から使用されている電力用半導体装置の構
造を示す断面図。
【符号の説明】
10………ペレットガイド 11………半導体ペレット 12………モリブデンディスク 13………半導体ユニット 14………共通電極板 15………陽極板 16………陰極板 17………皿ばね 18………箱形外囲器 19………セラミック薄層 20………放熱フィン 21………通しボルト 22………ナット 25………円筒状ガイド管 26………コイルばね 27………プローブピン 28………枠形配線板 29………導電性の鞘体 30………半導体装置 31………一括型陽極板 32………一括型陰極板

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 両主面にそれぞれ電極端子を有する矩形
    の半導体素子の複数個を、並列に接続されるように同一
    平面上に配置してなる半導体素子ユニットと、該半導体
    素子ユニットを前記両主面側からそれぞれ挟持し、各半
    導体素子の電極端子にそれぞれ熱緩衝板を介して接触す
    る複数枚の電極板と、これらの電極板を前記半導体素子
    の主面に対して垂直な方向に押圧付勢するばね部材と、
    前記半導体素子ユニットおよび電極板をそれぞれ貫通す
    る通しボルトとナットとから成り、前記ばね部材の押圧
    付勢力を調整する機構とを備え、前記半導体素子ユニッ
    トにおいて、各半導体素子が前記通しボルトを取り囲む
    ように配置されていることを特徴とする圧接型半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置の3個を、前
    記通しボルトの挿通方向に対して垂直な方向に並置し、
    かつ各半導体装置の電極板を全て同一の方向に引き出し
    たことを特徴とする圧接型半導体装置。
  3. 【請求項3】 前記ばね部材の外側に、ヒートシングが
    配設されていることを特徴とする請求項1または2記載
    の圧接型半導体装置。
  4. 【請求項4】 前記ヒートシングが、セラミックからな
    る支持部材であることを特徴とする請求項3記載の圧接
    型半導体装置。
  5. 【請求項5】 前記ヒートシングが、フィン部を有する
    銅製の支持部材であることを特徴とする請求項4記載の
    圧接型半導体装置。
  6. 【請求項6】 前記半導体素子ユニットが、インシュレ
    イティッドゲートバイポーラトランジスタ(IGBT)
    の複数個とダイオードの複数個とにより構成されている
    ことを特徴とする請求項1または2記載の圧接型半導体
    装置。
  7. 【請求項7】 前記IGBTのゲート電極に、プローブ
    ピンとその後端部に固着されたばね部材、および主面に
    所要の配線が形成された配線板から成る引出し機構が接
    続され、この引出し機構により、前記ゲート電極が外部
    に引き出されていることを特徴とする請求項6記載の圧
    接型半導体装置。
  8. 【請求項8】 前記IGBTとダイオードとが、前記通
    しボルトの周りに交互に並びかつ前記IGBTがコーナ
    ーに位置するように、それぞれ配置され、かつ各IGB
    Tにおいて、ゲート電極が前記引出し方向に近い隅位置
    に配置されていることを特徴とする請求項7記載の圧接
    型半導体装置。
JP23294597A 1997-08-28 1997-08-28 圧接型半導体装置 Expired - Fee Related JP3533317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23294597A JP3533317B2 (ja) 1997-08-28 1997-08-28 圧接型半導体装置
US09/140,538 US6285076B1 (en) 1997-08-28 1998-08-26 Press-connection semiconductor device and press-connection semiconductor assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23294597A JP3533317B2 (ja) 1997-08-28 1997-08-28 圧接型半導体装置

Publications (2)

Publication Number Publication Date
JPH1174456A true JPH1174456A (ja) 1999-03-16
JP3533317B2 JP3533317B2 (ja) 2004-05-31

Family

ID=16947324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23294597A Expired - Fee Related JP3533317B2 (ja) 1997-08-28 1997-08-28 圧接型半導体装置

Country Status (2)

Country Link
US (1) US6285076B1 (ja)
JP (1) JP3533317B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172850A2 (en) * 2000-07-11 2002-01-16 Kabushiki Kaisha Toshiba Semiconductor device having at least three power terminals superposed on each other
EP1263041A2 (en) * 2001-05-30 2002-12-04 Hitachi, Ltd. Semiconductor Module
JP2007103603A (ja) * 2005-10-03 2007-04-19 Nissan Motor Co Ltd 電力変換装置
WO2007080922A1 (ja) * 2006-01-16 2007-07-19 Nissan Motor Co., Ltd. 半導体電力変換装置
US7473990B2 (en) 2005-10-28 2009-01-06 Nec Electronics Corporation Semiconductor device featuring electrode terminals forming superior heat-radiation system
WO2010004609A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 電力用半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1324391B1 (en) * 2001-12-24 2007-06-27 Abb Research Ltd. Module housing and power semiconductor module
US6900719B2 (en) * 2002-04-25 2005-05-31 Roseman Engineering Ltd. Method, device and system for providing anti-theft protection for electrical devices, particularly controllers in vehicle refueling systems
CN100414690C (zh) * 2003-08-21 2008-08-27 株洲时代集团公司 一种大功率器件及其散热器件的压装方法
DE102006014145C5 (de) * 2006-03-28 2015-12-17 Semikron Elektronik Gmbh & Co. Kg Druck kontaktierte Anordnung mit einem Leistungsbauelement, einem Metallformkörper und einer Verbindungseinrichtung
EP1860696A1 (en) * 2006-05-26 2007-11-28 Abb Research Ltd. Semiconductor module
DE102006034964B3 (de) * 2006-07-28 2007-09-06 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einer Kontakteinrichtung
WO2016062426A1 (en) * 2014-10-24 2016-04-28 Abb Technology Ag Semiconductor module and stack arrangement of semiconductor modules
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
CN108387831B (zh) * 2018-06-04 2024-01-26 华北电力大学 一种3000a半导体器件的功率循环试验系统
CN109671686B (zh) * 2019-01-29 2024-05-10 华北电力大学 一种压接型igbt的封装结构
CN110148574A (zh) * 2019-05-21 2019-08-20 全球能源互联网研究院有限公司 一种芯片压接结构及半导体封装结构
US20210305123A1 (en) * 2020-03-27 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and Method for Manufacturing the Same
CN113505900B (zh) * 2021-07-11 2023-12-01 中国国家铁路集团有限公司 动车组辅助变流模块数字化维修平台及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544038A (en) * 1992-09-21 1996-08-06 General Electric Company Synchronous rectifier package for high-efficiency operation
US5483103A (en) * 1994-02-24 1996-01-09 Harris Corporation Means for clamping a semi-conductor to a support
JP3256636B2 (ja) * 1994-09-15 2002-02-12 株式会社東芝 圧接型半導体装置
US5956231A (en) * 1994-10-07 1999-09-21 Hitachi, Ltd. Semiconductor device having power semiconductor elements

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172850A2 (en) * 2000-07-11 2002-01-16 Kabushiki Kaisha Toshiba Semiconductor device having at least three power terminals superposed on each other
EP1172850A3 (en) * 2000-07-11 2006-04-26 Kabushiki Kaisha Toshiba Semiconductor device having at least three power terminals superposed on each other
EP1263041A2 (en) * 2001-05-30 2002-12-04 Hitachi, Ltd. Semiconductor Module
JP2007103603A (ja) * 2005-10-03 2007-04-19 Nissan Motor Co Ltd 電力変換装置
US7473990B2 (en) 2005-10-28 2009-01-06 Nec Electronics Corporation Semiconductor device featuring electrode terminals forming superior heat-radiation system
WO2007080922A1 (ja) * 2006-01-16 2007-07-19 Nissan Motor Co., Ltd. 半導体電力変換装置
WO2010004609A1 (ja) * 2008-07-07 2010-01-14 三菱電機株式会社 電力用半導体装置
JPWO2010004609A1 (ja) * 2008-07-07 2011-12-22 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JP3533317B2 (ja) 2004-05-31
US6285076B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
JP3533317B2 (ja) 圧接型半導体装置
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
US6542365B2 (en) Coolant cooled type semiconductor device
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7605456B2 (en) Inverter unit
JP3596388B2 (ja) 半導体装置
JP2000164800A (ja) 半導体モジュール
JP5158102B2 (ja) 半導体装置
JP2000124398A (ja) パワー半導体モジュール
JP2000174180A (ja) 半導体装置
JP3129020B2 (ja) 半導体装置
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
US20030090915A1 (en) Inverter apparatus and method of manufacturing the same
JP2001036002A (ja) 半導体装置
US5874774A (en) Flat package semiconductor device
JP2000156439A (ja) パワー半導体モジュール
JP2993286B2 (ja) 半導体装置
JP3651333B2 (ja) 半導体素子の実装構造
JP2003133514A (ja) パワーモジュール
JPH11220074A (ja) 半導体装置
JPH098224A (ja) 半導体モジュールと電力変換装置
CN210467819U (zh) 一种芯片封装件
US20230245948A1 (en) Semiconductor device and manufacturing method thereof
JP2005033123A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees