JPH1173441A - コンパクション方法 - Google Patents
コンパクション方法Info
- Publication number
- JPH1173441A JPH1173441A JP9233045A JP23304597A JPH1173441A JP H1173441 A JPH1173441 A JP H1173441A JP 9233045 A JP9233045 A JP 9233045A JP 23304597 A JP23304597 A JP 23304597A JP H1173441 A JPH1173441 A JP H1173441A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- compaction
- cells
- violation
- determined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レイアウトサイズの増大を招くことなく、不
必要な最小間隔を低減させ、レイアウト設計の効率を向
上することができるコンパクション方法を提供すること
である。 【解決手段】 半導体集積回路のコンパクション方法で
あって、レイアウトサイズに影響を及ぼす箇所だけセル
間隔を最小離反距離とし、それ以外のセル間隔は余裕を
もって配置する。従って、レイアウト全体としてはスペ
ース的に余裕のあるものとなり、コンパクション後に新
たな素子の追加等が容易となる。また、コンパクション
後のレイアウト形状がほぼ四角形に近いものとなるの
で、その後の配置を効率よく行うことが可能となる。
必要な最小間隔を低減させ、レイアウト設計の効率を向
上することができるコンパクション方法を提供すること
である。 【解決手段】 半導体集積回路のコンパクション方法で
あって、レイアウトサイズに影響を及ぼす箇所だけセル
間隔を最小離反距離とし、それ以外のセル間隔は余裕を
もって配置する。従って、レイアウト全体としてはスペ
ース的に余裕のあるものとなり、コンパクション後に新
たな素子の追加等が容易となる。また、コンパクション
後のレイアウト形状がほぼ四角形に近いものとなるの
で、その後の配置を効率よく行うことが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
コンパクション方法に関し、特に、バイポーラデバイス
で構成される半導体集積回路のコンパクション方法に関
する。
コンパクション方法に関し、特に、バイポーラデバイス
で構成される半導体集積回路のコンパクション方法に関
する。
【０００２】
【従来の技術】半導体集積回路を設計する際の設計基準
は、各レイヤの最小離反距離を定めた基準（以下、「デ
ザインルール」と呼ぶ）からなるが、一般に、設計者は
このデザインルールに基づきできるだけチップ面積が小
さくなるように集積回路のレイアウトを作成する。
は、各レイヤの最小離反距離を定めた基準（以下、「デ
ザインルール」と呼ぶ）からなるが、一般に、設計者は
このデザインルールに基づきできるだけチップ面積が小
さくなるように集積回路のレイアウトを作成する。
【０００３】従って、このように作成された集積回路の
レイアウトには、最小離反距離の箇所が多数現れること
になる。
レイアウトには、最小離反距離の箇所が多数現れること
になる。
【０００４】例えば、集積回路のレイアウトを作成する
技術であるコンパクションにおいても、上記最小離反距
離が非常に多く現れることになる。図９（ａ）はコンパ
クションする前のレイアウトを示す図である。ここで、
各正方形（以下、セルと呼ぶ）１０１〜１０７はバイポ
ーラトランジスタプロセスで作製される各種の素子を意
味しており、例えば、ｐｎｐトランジスタ、ｎｐｎトラ
ンジスタ、ダイオード、抵抗のことである。図９（ａ）
において、各セルは余裕をもって配置されており、各セ
ル間の最小離反距離はすべて同一とする。
技術であるコンパクションにおいても、上記最小離反距
離が非常に多く現れることになる。図９（ａ）はコンパ
クションする前のレイアウトを示す図である。ここで、
各正方形（以下、セルと呼ぶ）１０１〜１０７はバイポ
ーラトランジスタプロセスで作製される各種の素子を意
味しており、例えば、ｐｎｐトランジスタ、ｎｐｎトラ
ンジスタ、ダイオード、抵抗のことである。図９（ａ）
において、各セルは余裕をもって配置されており、各セ
ル間の最小離反距離はすべて同一とする。
【０００５】このレイアウトに対して図中矢印で示す方
向についてのコンパクションを実施する。図９（ｂ）は
コンパクションをした後のレイアウトを示す図である。
同図に示すように、各セル間の間隔はすべて最小離反距
離となってしまう。また、図９（ｂ）から明らかなよう
に、コンパクション方向でのこのレイアウトの大きさは
セル１０５、セル１０６及びセル１０７の幅とそれらの
間隔で決まってしまい、セル１０１とセル１０２、セル
１０３とセル１０４は最小離反距離で配置する必要はな
く、もっと余裕をもって配置することが実際には可能で
ある。
向についてのコンパクションを実施する。図９（ｂ）は
コンパクションをした後のレイアウトを示す図である。
同図に示すように、各セル間の間隔はすべて最小離反距
離となってしまう。また、図９（ｂ）から明らかなよう
に、コンパクション方向でのこのレイアウトの大きさは
セル１０５、セル１０６及びセル１０７の幅とそれらの
間隔で決まってしまい、セル１０１とセル１０２、セル
１０３とセル１０４は最小離反距離で配置する必要はな
く、もっと余裕をもって配置することが実際には可能で
ある。
【０００６】このため、コンパクション結果を修正しよ
うとする場合、例えば、新たな素子、配線等を挿入する
場合、各セル間の間隔がすべて最小離反距離となってい
るために、設計者による修正は容易なものではない。
うとする場合、例えば、新たな素子、配線等を挿入する
場合、各セル間の間隔がすべて最小離反距離となってい
るために、設計者による修正は容易なものではない。
【０００７】また、通常、集積回路の設計においては、
全体の回路をいくつかのブロックに分割し、各ブロック
ごとにまず設計を行い、その後、それら複数のブロック
を組み合わせて配置し、一つの集積回路のレイアウトを
作成する。従って、各ブロックの形状は四角形に近い形
状であることが望ましい。しかしながら、図９（ｂ）に
示すコンパクション後のレイアウトは、明らかに四角形
からはほど遠い形状となっており、他のブロックとは組
み合わせが困難である。
全体の回路をいくつかのブロックに分割し、各ブロック
ごとにまず設計を行い、その後、それら複数のブロック
を組み合わせて配置し、一つの集積回路のレイアウトを
作成する。従って、各ブロックの形状は四角形に近い形
状であることが望ましい。しかしながら、図９（ｂ）に
示すコンパクション後のレイアウトは、明らかに四角形
からはほど遠い形状となっており、他のブロックとは組
み合わせが困難である。
【０００８】
【発明が解決しようとする課題】以上説明したように、
従来のコンパクション方法においては、各セル間、つま
り各素子及び配線の間隔がすべて最小化されるので、コ
ンパクション結果に新たに素子、配線、サブ抜き等を挿
入することは困難であった。
従来のコンパクション方法においては、各セル間、つま
り各素子及び配線の間隔がすべて最小化されるので、コ
ンパクション結果に新たに素子、配線、サブ抜き等を挿
入することは困難であった。
【０００９】また、コンパクション結果が四角形に近い
形となりにくく、チップレイアウト設計において複数の
ブロックを組み合わせることが容易ではなかった。
形となりにくく、チップレイアウト設計において複数の
ブロックを組み合わせることが容易ではなかった。
【００１０】本発明は上記事情に鑑みて成されたもので
あり、その目的は、レイアウトサイズの増大を招くこと
なく、不必要な最小間隔を低減させ、レイアウト設計の
効率を向上することができるコンパクション方法を提供
することにある。
あり、その目的は、レイアウトサイズの増大を招くこと
なく、不必要な最小間隔を低減させ、レイアウト設計の
効率を向上することができるコンパクション方法を提供
することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、複数のセルが配置されたレイアウトをデ
ザインルールを満たしながら圧縮するコンパクション方
法において、コンパクション方向に対して定められた基
準から最も遠いセルを選択する第１の工程と、選択され
たセルを所定の距離だけコンパクション方向に移動する
第２の工程と、セルの移動によりそのセルと他のセルと
の間にデザインルール違反が発生するか否かを判断し、
発生すると判断した場合には該他のセルをコンパクショ
ン方向に所定の距離だけ移動し、デザインルール違反を
除去する工程をデザインルール違反が発生しなくなるま
で繰り返す第３の工程と、移動後のセルがコンパクショ
ン方向に対して定められた基準を越えていないか否かを
判断し、越えていると判断されるまで前記第１の工程、
第２の工程及び第３の工程を繰り返す第４の工程と、前
記第４の工程で越えていると判断された場合には、最後
に移動したセルから順にコンパクション方向とは逆に所
定の距離だけ移動し、デザインルール違反がなく、すべ
てのセルがコンパクション方向に対して定められた基準
を越えていない状態になった時点で処理を終了する第５
の工程とを具備することを特徴とする。
めに本発明は、複数のセルが配置されたレイアウトをデ
ザインルールを満たしながら圧縮するコンパクション方
法において、コンパクション方向に対して定められた基
準から最も遠いセルを選択する第１の工程と、選択され
たセルを所定の距離だけコンパクション方向に移動する
第２の工程と、セルの移動によりそのセルと他のセルと
の間にデザインルール違反が発生するか否かを判断し、
発生すると判断した場合には該他のセルをコンパクショ
ン方向に所定の距離だけ移動し、デザインルール違反を
除去する工程をデザインルール違反が発生しなくなるま
で繰り返す第３の工程と、移動後のセルがコンパクショ
ン方向に対して定められた基準を越えていないか否かを
判断し、越えていると判断されるまで前記第１の工程、
第２の工程及び第３の工程を繰り返す第４の工程と、前
記第４の工程で越えていると判断された場合には、最後
に移動したセルから順にコンパクション方向とは逆に所
定の距離だけ移動し、デザインルール違反がなく、すべ
てのセルがコンパクション方向に対して定められた基準
を越えていない状態になった時点で処理を終了する第５
の工程とを具備することを特徴とする。
【００１２】上記構成によれば、与えられたレイアウト
に対してコンパクションを施す際に、各セル間の間隔す
べてが最小離反距離となることはなくなる。すなわち、
レイアウトサイズに影響を及ぼす箇所だけ最小離反距離
で各セルを配置し、それ以外の部分は余裕をもって配置
する。従って、コンパクション後のレイアウトはスペー
ス的には余裕のある配置となり、後から素子等の追加を
容易に行うことができる。
に対してコンパクションを施す際に、各セル間の間隔す
べてが最小離反距離となることはなくなる。すなわち、
レイアウトサイズに影響を及ぼす箇所だけ最小離反距離
で各セルを配置し、それ以外の部分は余裕をもって配置
する。従って、コンパクション後のレイアウトはスペー
ス的には余裕のある配置となり、後から素子等の追加を
容易に行うことができる。
【００１３】また、コンパクション後のレイアウト形状
はほぼ四角形に近いものとなるので、全体の回路を複数
のブロックに分割し、各ブロックをごとに設計した後、
それらを配置して回路を作成するレイアウト設計におい
ては、それらブロックの配置が容易なものとなり、従っ
て設計効率を向上させることが可能となる。
はほぼ四角形に近いものとなるので、全体の回路を複数
のブロックに分割し、各ブロックをごとに設計した後、
それらを配置して回路を作成するレイアウト設計におい
ては、それらブロックの配置が容易なものとなり、従っ
て設計効率を向上させることが可能となる。
【００１４】ここで、本発明は、半導体集積回路の設計
全般に適用することとが可能であるが、あまりセル数が
多いと逆に設計時間の増大を招く恐れがある。そのた
め、全体のセル数が１００〜５００個で、それらを分割
したセルの数が３０〜５０個程度となるバイポーラデバ
イスで構成される集積回路若しくは全体のセル数が１０
０〜５００個で、それらを分割したブロックを構成する
セル数が３０〜５０個程度となるバイポーラデバイスで
構成される集積回路に適用すれば顕著な効果を得ること
ができる。
全般に適用することとが可能であるが、あまりセル数が
多いと逆に設計時間の増大を招く恐れがある。そのた
め、全体のセル数が１００〜５００個で、それらを分割
したセルの数が３０〜５０個程度となるバイポーラデバ
イスで構成される集積回路若しくは全体のセル数が１０
０〜５００個で、それらを分割したブロックを構成する
セル数が３０〜５０個程度となるバイポーラデバイスで
構成される集積回路に適用すれば顕著な効果を得ること
ができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。
て図面を用いて説明する。
【００１６】図１は本発明の実施の形態に係るコンパク
ション方法の処理手順を示すフローチャートである。
ション方法の処理手順を示すフローチャートである。
【００１７】このコンパクション方法は、通常の計算機
により実行され、例えば、図２は図１に示す処理フロー
を実行するハードウェアの一構成例であり、本体装置１
と、補助記憶装置２と、グラフィックス・ディスプレイ
装置３と、キボード等の入力装置４とを備えたものであ
る。コンパクションを行う機構及びユーザ・インターフ
ェイスはこの計算機で動作するソフトウェアにて実現す
る。
により実行され、例えば、図２は図１に示す処理フロー
を実行するハードウェアの一構成例であり、本体装置１
と、補助記憶装置２と、グラフィックス・ディスプレイ
装置３と、キボード等の入力装置４とを備えたものであ
る。コンパクションを行う機構及びユーザ・インターフ
ェイスはこの計算機で動作するソフトウェアにて実現す
る。
【００１８】また、図３は計算機ファイルに記述される
デザインルールの一情報を示す図である。この計算機フ
ァイルは、図２に示す補助記憶装置２に格納されてい
る。ここで、例えば、２つのトランジスタ間では、その
デザインルールはそれぞれを表すセルの外形間の距離で
決定される。図３中規則ｄ１は、図４（ａ）に示すよう
に、ｎｐｎトランジスタ５のレイヤＬ１とｎｐｎトラン
ジスタ６のレイヤＬ１との最小離反距離であり、これが
２つのｎｐｎトランジスタ間のデザインルールとなる。
一方、トランジスタと抵抗の間では、そのデザインルー
ルはその外形間の距離だけでは決定されない。図３中規
則ｄ２〜ｄ７は、図４（ｂ）に示すように、ｎｐｎトラ
ンジスタ７と抵抗８の各レイヤ間の最小離反距離であ
り、これらすべてがｎｐｎトランジスタと抵抗とのデザ
インルールとなる。なお、図４中、Ｌ１がｎｐｎトラン
ジスタの外形、Ｌ２がｎｐｎトランジスタのコレクタ、
Ｌ３がｎｐｎトランジスタのベース、Ｌ４がｎｐｎトラ
ンジスタのエミッタ、Ｌ５が抵抗のコンタクト、Ｌ６が
抵抗体のレイヤをそれぞれ表しているものとする。
デザインルールの一情報を示す図である。この計算機フ
ァイルは、図２に示す補助記憶装置２に格納されてい
る。ここで、例えば、２つのトランジスタ間では、その
デザインルールはそれぞれを表すセルの外形間の距離で
決定される。図３中規則ｄ１は、図４（ａ）に示すよう
に、ｎｐｎトランジスタ５のレイヤＬ１とｎｐｎトラン
ジスタ６のレイヤＬ１との最小離反距離であり、これが
２つのｎｐｎトランジスタ間のデザインルールとなる。
一方、トランジスタと抵抗の間では、そのデザインルー
ルはその外形間の距離だけでは決定されない。図３中規
則ｄ２〜ｄ７は、図４（ｂ）に示すように、ｎｐｎトラ
ンジスタ７と抵抗８の各レイヤ間の最小離反距離であ
り、これらすべてがｎｐｎトランジスタと抵抗とのデザ
インルールとなる。なお、図４中、Ｌ１がｎｐｎトラン
ジスタの外形、Ｌ２がｎｐｎトランジスタのコレクタ、
Ｌ３がｎｐｎトランジスタのベース、Ｌ４がｎｐｎトラ
ンジスタのエミッタ、Ｌ５が抵抗のコンタクト、Ｌ６が
抵抗体のレイヤをそれぞれ表しているものとする。
【００１９】次に、図１を参照して本発明の実施の形態
に係るコンパクション方法の処理手順について説明す
る。なお、予め与えられたセルの配置は、回路図対応の
配置であり、各セル間の距離は十分大きいものとする。
に係るコンパクション方法の処理手順について説明す
る。なお、予め与えられたセルの配置は、回路図対応の
配置であり、各セル間の距離は十分大きいものとする。
【００２０】まず、与えられたセルの配置に対してコン
パクションする方向に移動可能領域の基準を設定する。
そして、この基準から最も遠くに配置されているセルを
選択する（ステップ１）。
パクションする方向に移動可能領域の基準を設定する。
そして、この基準から最も遠くに配置されているセルを
選択する（ステップ１）。
【００２１】次に、ステップ１において選択されたセル
を予め定められた距離だけコンパクション方向に移動す
る（ステップ２）。
を予め定められた距離だけコンパクション方向に移動す
る（ステップ２）。
【００２２】次に、ステップ２で選択されたセルが移動
した結果、そのセルと他のセルとの間に上述したデザイ
ンルール（以下、単に「ＤＲ」と記す）違反が発生する
か否かを判断する（ステップ３）。
した結果、そのセルと他のセルとの間に上述したデザイ
ンルール（以下、単に「ＤＲ」と記す）違反が発生する
か否かを判断する（ステップ３）。
【００２３】次に、ステップ３でＤＲ違反が発生したと
判断された場合には、他のセルをコンパクション方向に
さらに移動し、上記ＤＲ違反を除去する（ステップ
４）。
判断された場合には、他のセルをコンパクション方向に
さらに移動し、上記ＤＲ違反を除去する（ステップ
４）。
【００２４】次に、再びステップ３に戻り、ＤＲ違反が
発生しなくなるまでステップ３、ステップ４を繰り返
す。
発生しなくなるまでステップ３、ステップ４を繰り返
す。
【００２５】次に、ステップ３でＤＲ違反が発生しない
と判断された場合には、上記ステップ３、ステップ４に
おいて最後に移動したセルが移動可能領域内に存在する
か否かを判断する（ステップ５）。すなわち、コンパク
ション方向にセルが移動した結果、ステップ１で定めた
移動可能領域の基準を越えていないかが判断される。
と判断された場合には、上記ステップ３、ステップ４に
おいて最後に移動したセルが移動可能領域内に存在する
か否かを判断する（ステップ５）。すなわち、コンパク
ション方向にセルが移動した結果、ステップ１で定めた
移動可能領域の基準を越えていないかが判断される。
【００２６】次に、ステップ５で移動可能領域内に存在
すると判断された場合には、ステップ１に戻り、ステッ
プ１〜ステップ５を繰り返す。
すると判断された場合には、ステップ１に戻り、ステッ
プ１〜ステップ５を繰り返す。
【００２７】次に、ステップ５で移動可能領域内に存在
しないと判断された場合には、これまで実行してきた各
セルの移動を一つ一つ逆に戻し、ＤＲ違反が存在せず、
すべてのセルが移動可能領域内に存在するようになった
時点で終了する（ステップ６）。
しないと判断された場合には、これまで実行してきた各
セルの移動を一つ一つ逆に戻し、ＤＲ違反が存在せず、
すべてのセルが移動可能領域内に存在するようになった
時点で終了する（ステップ６）。
【００２８】次に、具体的なレイアウトに基づいて本実
施の形態に係るコンパクション方法の処理手順について
説明する。図５（ａ）は予め与えられたレイアウトであ
り、ここでは、図中矢印で示す方向にコンパクションを
行うものとする。また、このレイアウトは、従来技術の
説明で用いた図９（ａ）に示すコンパクション前のレイ
アウトと同一のものである。
施の形態に係るコンパクション方法の処理手順について
説明する。図５（ａ）は予め与えられたレイアウトであ
り、ここでは、図中矢印で示す方向にコンパクションを
行うものとする。また、このレイアウトは、従来技術の
説明で用いた図９（ａ）に示すコンパクション前のレイ
アウトと同一のものである。
【００２９】まず、図５（ａ）に示すように、ステップ
１において、コンパクション方向に移動可能領域の基準
を設定する（図中点線）。そして、この基準から最も遠
くに配置されているセルであるセル１５を選択する。
１において、コンパクション方向に移動可能領域の基準
を設定する（図中点線）。そして、この基準から最も遠
くに配置されているセルであるセル１５を選択する。
【００３０】そして、図５（ｂ）に示すように、ステッ
プ２において、セル１５を予め定められている距離だけ
コンパクション方向に移動する。移動後、ステップ３に
おいて、ＤＲ違反が発生するか否かが判断されるが、同
図に示すように、セル１４とセル１５との距離はまで十
分離れており、ＤＲ違反は発生していない。
プ２において、セル１５を予め定められている距離だけ
コンパクション方向に移動する。移動後、ステップ３に
おいて、ＤＲ違反が発生するか否かが判断されるが、同
図に示すように、セル１４とセル１５との距離はまで十
分離れており、ＤＲ違反は発生していない。
【００３１】そして、ステップ５において、移動後のセ
ルが移動可能領域内に存在するか否かが判断されるが、
同図に示すように、移動可能領域の基準を越えているセ
ルは存在していないので、移動可能領域内に存在すると
判断され、再びステップ１に戻る。ステップ１では再び
最も遠くに配置されているセルとしてセル１５が選択さ
れ、ステップ２においてコンパクション方向に一定距離
だけ移動する。
ルが移動可能領域内に存在するか否かが判断されるが、
同図に示すように、移動可能領域の基準を越えているセ
ルは存在していないので、移動可能領域内に存在すると
判断され、再びステップ１に戻る。ステップ１では再び
最も遠くに配置されているセルとしてセル１５が選択さ
れ、ステップ２においてコンパクション方向に一定距離
だけ移動する。
【００３２】上述したようにセル１５を何度か移動させ
ると、図５（ｃ）に示すように、セル１４とセル１５と
の間にＤＲ違反が発生することになる。すると、ステッ
プ３でＤＲ違反が存在すると判断され、図６（ｄ）に示
すように、ステップ４においてセル１４を移動し、ＤＲ
違反が除去される。そして、ステップ３でＤＲ違反は存
在しないと判断され、ステップ４で移動後のセルは移動
可能領域内に存在すると判断され、再びステップ１に戻
る。
ると、図５（ｃ）に示すように、セル１４とセル１５と
の間にＤＲ違反が発生することになる。すると、ステッ
プ３でＤＲ違反が存在すると判断され、図６（ｄ）に示
すように、ステップ４においてセル１４を移動し、ＤＲ
違反が除去される。そして、ステップ３でＤＲ違反は存
在しないと判断され、ステップ４で移動後のセルは移動
可能領域内に存在すると判断され、再びステップ１に戻
る。
【００３３】そして、図６（ｅ）に示すように、ステッ
プ１において、再び最も遠くに配置されたセル１５が選
択される。選択されたセル１５は、図６（ｆ）に示すよ
うに、ステップ２において、一定距離だけコンパクショ
ン方向に移動する。移動後、セル１４とセル１５との間
にＤＲ違反が発生しているので、ステップ３においてＤ
Ｒ違反が存在すると判断され、図７（ｇ）に示すよう
に、ステップ４においてセル１４が移動し、ＤＲ違反が
除去される。そして、再びステップ３においてＤＲ違反
は存在しないと判断され、ステップ４で移動後のセルは
移動可能領域内に存在すると判断され、再びステップ１
に戻る。
プ１において、再び最も遠くに配置されたセル１５が選
択される。選択されたセル１５は、図６（ｆ）に示すよ
うに、ステップ２において、一定距離だけコンパクショ
ン方向に移動する。移動後、セル１４とセル１５との間
にＤＲ違反が発生しているので、ステップ３においてＤ
Ｒ違反が存在すると判断され、図７（ｇ）に示すよう
に、ステップ４においてセル１４が移動し、ＤＲ違反が
除去される。そして、再びステップ３においてＤＲ違反
は存在しないと判断され、ステップ４で移動後のセルは
移動可能領域内に存在すると判断され、再びステップ１
に戻る。
【００３４】そして、図７（ｈ）に示すように、ステッ
プ１においてセル１５が移動可能領域の基準から最も遠
いセルとして選択される。選択されたセル１５は、図７
（ｉ）に示すように、ステップ２において一定距離だけ
コンパクション方向に移動する。移動後、セル１４とセ
ル１５との間にはＤＲ違反が発生しているので、ステッ
プ３においてＤＲ違反が存在していると判断され、図８
（ｊ）に示すように、ステップ４においてセル１４が移
動し、セル１４とセル１５との間のＤＲ違反が除去され
る。そして、ステップ３においてＤＲ違反が発生するか
否かが判断される。図８（ｊ）に示すように、セル１４
とセル１５との間のＤＲ違反が除去された代わりにセル
１４とセル１３との間にＤＲ違反が発生しているので、
さらに、ステップ４において、図８（ｋ）に示すよう
に、セル１３がさらにコンパクション方向に一定距離だ
け移動する。そして、ステップ３においてＤＲ違反は発
生しないと判断され、ステップ５において移動後のセル
が移動可能領域内に存在するか否かが判断される。図８
（ｋ）に示すように、セル１３が移動可能領域の基準を
越えている、すなわち移動可能領域内に存在していない
ので、ステップ６において、ＤＲ違反が存在せず、すべ
てのセルが移動可能領域内に存在する状態に戻す。すな
わち、図８（ｌ）に示すように、セル１３を一つ前に戻
し、それにともないセル１４を一つ戻し、さらにセル１
５を一つ戻して終了する。
プ１においてセル１５が移動可能領域の基準から最も遠
いセルとして選択される。選択されたセル１５は、図７
（ｉ）に示すように、ステップ２において一定距離だけ
コンパクション方向に移動する。移動後、セル１４とセ
ル１５との間にはＤＲ違反が発生しているので、ステッ
プ３においてＤＲ違反が存在していると判断され、図８
（ｊ）に示すように、ステップ４においてセル１４が移
動し、セル１４とセル１５との間のＤＲ違反が除去され
る。そして、ステップ３においてＤＲ違反が発生するか
否かが判断される。図８（ｊ）に示すように、セル１４
とセル１５との間のＤＲ違反が除去された代わりにセル
１４とセル１３との間にＤＲ違反が発生しているので、
さらに、ステップ４において、図８（ｋ）に示すよう
に、セル１３がさらにコンパクション方向に一定距離だ
け移動する。そして、ステップ３においてＤＲ違反は発
生しないと判断され、ステップ５において移動後のセル
が移動可能領域内に存在するか否かが判断される。図８
（ｋ）に示すように、セル１３が移動可能領域の基準を
越えている、すなわち移動可能領域内に存在していない
ので、ステップ６において、ＤＲ違反が存在せず、すべ
てのセルが移動可能領域内に存在する状態に戻す。すな
わち、図８（ｌ）に示すように、セル１３を一つ前に戻
し、それにともないセル１４を一つ戻し、さらにセル１
５を一つ戻して終了する。
【００３５】従来のコンパクション方法では、図９
（ｂ）に示すように、すべてのセルの間隔が最小離反距
離となっており、レイアウト全体の形状も四角形にほど
遠い形状であった。しかしながら、上述したように、本
実施の形態によれば、全体のレイアウトサイズはほとん
ど増加させることなく、不必要な最小離反距離が低減さ
れ、かつ、レイアウト全体の形状もほぼ四角形とするこ
とが可能となる。
（ｂ）に示すように、すべてのセルの間隔が最小離反距
離となっており、レイアウト全体の形状も四角形にほど
遠い形状であった。しかしながら、上述したように、本
実施の形態によれば、全体のレイアウトサイズはほとん
ど増加させることなく、不必要な最小離反距離が低減さ
れ、かつ、レイアウト全体の形状もほぼ四角形とするこ
とが可能となる。
【００３６】なお、一度の移動でセルが移動する距離
は、任意に設定可能であるが、あまり短すぎると逆に目
的とするレイアウトを実現するまでに長時間が必要とな
る。従って、デザインルールとして与えられている各レ
イヤ間の最小離反距離のうち最も小さいものと同程度の
距離であれば望ましいと考える。
は、任意に設定可能であるが、あまり短すぎると逆に目
的とするレイアウトを実現するまでに長時間が必要とな
る。従って、デザインルールとして与えられている各レ
イヤ間の最小離反距離のうち最も小さいものと同程度の
距離であれば望ましいと考える。
【００３７】
【発明の効果】以上説明したように本発明によれば、最
小離反距離を不必要に用いることが少なくなるので、コ
ンパクション後に新たに素子・配線等を挿入することが
容易となる。さらに、コンパクション後のレイアウトの
形状を、レイアウトサイズの増大をほとんど招くことな
く、ほぼ四角形の形状とすることが可能となる。また、
最小離反距離を避けるに際し、レイアウトサイズが変更
されない、変更されるとしても許容範囲の増加であるの
で、コストアップ等の問題点を抑制することができる。
小離反距離を不必要に用いることが少なくなるので、コ
ンパクション後に新たに素子・配線等を挿入することが
容易となる。さらに、コンパクション後のレイアウトの
形状を、レイアウトサイズの増大をほとんど招くことな
く、ほぼ四角形の形状とすることが可能となる。また、
最小離反距離を避けるに際し、レイアウトサイズが変更
されない、変更されるとしても許容範囲の増加であるの
で、コストアップ等の問題点を抑制することができる。
【００３８】従って、本発明によればコンパクション後
のレイアウトをブロックとして並べるレイアウト設計を
効率よく実行することができ、それにより設計時間は短
縮され、最終的なコストを大幅に削減することができ
る。
のレイアウトをブロックとして並べるレイアウト設計を
効率よく実行することができ、それにより設計時間は短
縮され、最終的なコストを大幅に削減することができ
る。
【図１】本発明の実施の形態に係るコンパクション方法
の処理手順を示すフローチャートである。
の処理手順を示すフローチャートである。
【図２】図１に示す処理フローを実行するハードウェア
の一構成例を示す図である。
の一構成例を示す図である。
【図３】計算機ファイルに記述されるデザインルールの
一情報を示す図である。
一情報を示す図である。
【図４】図３に示すデザインルールを説明するための図
である。
である。
【図５】本実施の形態に係るコンパクション方法の処理
手順を説明するための図である（その１）。
手順を説明するための図である（その１）。
【図６】本実施の形態に係るコンパクション方法の処理
手順を説明するための図である（その２）。
手順を説明するための図である（その２）。
【図７】本実施の形態に係るコンパクション方法の処理
手順を説明するための図である（その３）。
手順を説明するための図である（その３）。
【図８】本実施の形態に係るコンパクション方法の処理
手順を説明するための図である（その４）。
手順を説明するための図である（その４）。
【図９】従来のコンパクション方法の処理手順を説明す
るための図である。
るための図である。
１ 本体装置 ２ 補助記憶装置 ３ グラフィックス・ディスプレイ ４ 入力装置 ５、６、７ ｎｐｎトランジスタ ８ 抵抗 ９、１０、１１、１２、１３、１４、１５、１０１、１
０２、１０３、１０４、 １０５、１０６、１０７ セ
ル
０２、１０３、１０４、 １０５、１０６、１０７ セ
ル
Claims (3)
- 【請求項１】 複数のセルが配置されたレイアウトをデ
ザインルールを満たしながら圧縮するコンパクション方
法において、 コンパクション方向に対して定められた基準から最も遠
いセルを選択する第１の工程と、 選択されたセルを所定の距離だけコンパクション方向に
移動する第２の工程と、 セルの移動によりそのセルと他のセルとの間にデザイン
ルール違反が発生するか否かを判断し、発生すると判断
した場合には該他のセルをコンパクション方向に所定の
距離だけ移動し、デザインルール違反を除去する工程を
デザインルール違反が発生しなくなるまで繰り返す第３
の工程と、 移動後のセルがコンパクション方向に対して定められた
基準を越えていないか否かを判断し、越えていると判断
されるまで前記第１の工程、第２の工程及び第３の工程
を繰り返す第４の工程と、 前記第４の工程で越えていると判断された場合には、最
後に移動したセルから順にコンパクション方向とは逆に
所定の距離だけ移動し、デザインルール違反がなく、す
べてのセルがコンパクション方向に対して定められた基
準を越えていない状態になった時点で処理を終了する第
５の工程とを具備することを特徴とするコンパクション
方法。 - 【請求項２】 前記セルは、バイポーラデバイスで構成
されている素子であることを特徴とする請求項１記載の
コンパクション方法。 - 【請求項３】 前記所定の距離は、各セルを構成するレ
イヤ間の最小離反距離のうち最も小さいものと同一であ
ることを特徴とする請求項１記載のコンパクション方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9233045A JPH1173441A (ja) | 1997-08-28 | 1997-08-28 | コンパクション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9233045A JPH1173441A (ja) | 1997-08-28 | 1997-08-28 | コンパクション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1173441A true JPH1173441A (ja) | 1999-03-16 |
Family
ID=16948945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9233045A Withdrawn JPH1173441A (ja) | 1997-08-28 | 1997-08-28 | コンパクション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1173441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323151A (ja) * | 2006-05-30 | 2007-12-13 | Jedat Innovation:Kk | 集積回路設計装置及びプログラム |
-
1997
- 1997-08-28 JP JP9233045A patent/JPH1173441A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007323151A (ja) * | 2006-05-30 | 2007-12-13 | Jedat Innovation:Kk | 集積回路設計装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746762B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US6756242B1 (en) | Method of modifying an integrated circuit | |
| JP4629189B2 (ja) | レイアウト方法、レイアウト装置及び記録媒体 | |
| US6560753B2 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| JP4652242B2 (ja) | 半導体集積回路のセル配置方法 | |
| US7293247B1 (en) | Encapsulating parameterized cells (pcells) | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| KR910010693A (ko) | 복수의 개별집적회로를 단일 집적회로화 하는 방법 | |
| JPH1173441A (ja) | コンパクション方法 | |
| US20080010624A1 (en) | Object-oriented layout data model and integrated circuit layout method using the same | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| US6523160B2 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| US5576969A (en) | IC comprising functional blocks for which a mask pattern is patterned according to connection and placement data | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| US20040094820A1 (en) | Semiconductor integrated circuit device and method for designing the same | |
| JP2005129869A (ja) | 半導体集積回路設計方法 | |
| JP2002151594A (ja) | 半導体集積回路の設計方法及び半導体集積回路の設計支援装置 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JP4167413B2 (ja) | 半導体装置のレイアウト方法 | |
| JP2004013205A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2858677B2 (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPH09237840A (ja) | Ｌｓｉ装置及びその設計方法 | |
| JP2002049653A (ja) | パターンデータ修正方法及び装置 | |
| JPH06131418A (ja) | 自動配置優先順位決定方法及び装置 | |
| JP3370259B2 (ja) | マスクレイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |