JPH1169194A - 水平出力回路 - Google Patents

水平出力回路

Info

Publication number
JPH1169194A
JPH1169194A JP22462397A JP22462397A JPH1169194A JP H1169194 A JPH1169194 A JP H1169194A JP 22462397 A JP22462397 A JP 22462397A JP 22462397 A JP22462397 A JP 22462397A JP H1169194 A JPH1169194 A JP H1169194A
Authority
JP
Japan
Prior art keywords
circuit
output
frequency
pulse
horizontal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22462397A
Other languages
English (en)
Inventor
Hiroshi Moribe
宏 毛利部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22462397A priority Critical patent/JPH1169194A/ja
Publication of JPH1169194A publication Critical patent/JPH1169194A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 【課題】 本発明は、水平出力波形の切り替え時の応答
が、一定時間”H”もしくは”L”の状態を保持するこ
とで、水平出力周波数の切換時に水平出力パルスの歯抜
けを防止して、水平出力トランジスタの破壊を防止する
ことができる水平出力回路を提供する。 【解決手段】 分周比設定回路1と、基準発振の分周比
を制御する分周比制御回路3と、分周比制御回路3の出
力でn分周するプログラマブルカウンタ5と、分周比設
定回路1の出力が変化した事を判別する分周比切換判別
回路8と、水平出力パルスの波形を成形して水平出力パ
ルスの歯抜けを防止するプロテクト回路9を備えてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テレビジョン受像
機において、水平出力トランジスタの破壊を防止するた
めの水平出力パルスを提供する水平出力回路に関する。
【0002】
【従来の技術】近年、マルチメディア時代を迎えて、テ
レビジョン受像機でもマルチメディアに対応した様々な
入力に対応できる機能開発が重要視されている。以下、
図面を参照しながら、上述した従来の水平出力回路の一
例について説明を行う。
【0003】図12は、特開昭63−158975号公
報で提案されている水平出力回路のブロック構成図を示
すものである。図12のブロック構成図において1は、
映像信号から水平同期信号を分離する水平同期分離回路
である。2は、発振器である。3は、電圧制御回路であ
る。4は、前記電圧制御回路の出力を分周する分周器で
ある。5は、前記水平同期分離回路の出力と前記分周器
の出力の位相関係を検出する位相検出回路である。
【0004】以上のように構成された水平出力回路につ
いて、以下その動作について説明する。まず、受信され
た映像信号が水平同期分離回路1に入力され、水平同期
信号が分離される。発振器2の出力をVCO3で電圧制
御をおこなって、分周器4で、水平入力同期信号と同一
周波数の水平同期パルスを形成する。次に、前記水平同
期分離回路1の出力である水平同期信号と前記分周器4
の出力である水平同期パルスの位相関係を位相検出回路
5で検出してローパスフィルタ6で前記位相検出回路5
の検出出力信号を処理して、前記VCO3の制御信号を
生成する。この過程を通して、受信された映像信号の水
平同期信号と同期した水平同期パルスを形成することが
できる。
【0005】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、次のような問題点を有している。分周器
の分周比が固定で、入力の水平同期信号は単一の周波数
にのみ対応しているため、パソコンなど様々な水平入力
周波数には対応できない。また、広い範囲の入力水平周
波数への対応を考慮すると、多段に回路を構成して切り
換え手段で切り換える必要があり、切換時の応答が入力
信号と非同期となってしまい水平出力パルスが歯抜けと
なったり上記切換手段のタイミングに支配されてしま
う。その結果、水平出力トランジスタに負荷がかかり上
記トランジスタの破壊を引き起こす。
【0006】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の水平出力回路は、分周比が変わった事を判
別する分周比切換判別回路と、水平出力の波形を成形す
るプロテクト回路という構成を備えたものである。
【0007】
【発明の実施の形態】本発明の請求項1に記載の発明
は、水平出力波形の切り替え時の応答が、切り替え前の
パルスをLからHに変わった状態のまま一定時間だけ”
H”の状態を保持して、切り替え後のパルスをHからL
でスタートするか、もしくは前記切り替え前のパルスを
HからLに変わった状態のまま一定時間だけ”L”の状
態を保持して、前記切り替え後のパルスをLからHでス
タートすることで、水平出力周波数の切換時に水平出力
パルスの歯抜けを防止することができるという効果を特
徴とする水平出力回路であり、水平出力パルスの歯抜け
を防止することで水平出力トランジスタの破壊を防止す
ることができるという作用を有する。
【0008】本発明の請求項2に記載の発明は、基準発
振となる発振子と、上記発振を制御する電圧制御発振器
と、基準発振の分周比を制御する分周比制御回路と、前
記電圧制御発振器の出力を前記分周比制御回路の出力で
n分周するプログラマブルカウンタと、水平入力パルス
と前記プログラマブルカウンタの出力の周波数差を電圧
差に変換する周波数制御回路と、水平出力パルス作成回
路と、分周比を設定する分周比設定回路と、分周比が変
わった事を判別する分周比切換判別回路と、水平出力の
波形を成形するプロテクト回路と、水平パルスを出力す
る水平出力バッファ回路を備え、水平出力周波数の切換
時に水平出力パルスの歯抜けを防止することができると
いう効果を特徴とする水平出力回路であり、水平出力パ
ルスの歯抜けを防止することで水平出力トランジスタの
破壊を防止することができるという作用を有する。
【0009】本発明の請求項3に記載の発明は、水平出
力波形の切り替え時の応答が、切り替え前のパルスをL
からHに変わった状態のまま一定時間だけ”H”の状態
を保持して、切り替え後のパルスをHからLでスタート
するか、もしくは前記切り替え前のパルスをHからLに
変わった状態のまま一定時間だけ”L”の状態を保持し
て、前記切り替え後のパルスをLからHでスタートする
ことで、水平出力周波数の切換時に水平出力パルスの歯
抜けを防止して、また、周波数切換時または周波数切換
後の受像機の高圧異常を検出して水平出力を止めること
ができるという効果を特徴とする水平出力回路であり、
水平出力パルスの歯抜けを防止して、また、周波数切換
時または周波数切換後の受像機の高圧異常及び異常電流
を検出して水平出力を止めることで、水平出力トランジ
スタの破壊を防止及び受像機の破壊を防止することがで
きるという作用を有する。
【0010】本発明の請求項4に記載の発明は、基準発
振となる発振子と、上記発振を制御する電圧制御発振器
と、基準発振の分周比を制御する分周比制御回路と、前
記電圧制御発振器の出力を前記分周比制御回路の出力で
n分周するプログラマブルカウンタと、水平入力パルス
と前記プログラマブルカウンタの出力の周波数差を電圧
差に変換する周波数制御回路と、水平出力パルス作成回
路と、分周比を設定する分周比設定回路と、分周比が変
わった事を判別する分周比切換判別回路と、受像機の高
圧異常を検出する高圧異常判定回路と、水平出力の波形
を成形するプロテクト回路と、水平パルスを出力する水
平出力バッファ回路を備え、水平出力周波数の切換時に
水平出力パルスの歯抜けを防止することができるという
効果を特徴とする水平出力回路であり、水平出力パルス
の歯抜けを防止することで水平出力トランジスタの破壊
を防止し受像機の破壊を防止することができるという作
用を有する。
【0011】本発明の請求項5に記載の発明は、トリガ
パルスをプログラマブルカウンタの基準パルスとして分
周比制御回路の出力をラッチすることで、常に前記プロ
グラマブルカウンタに同期したタイミングで分周比を設
定することができ、必ず設定すべき値を前記プログラマ
ブルカウンタに設定することが可能となることを特徴と
する水平出力回路であり、水平出力パルスの歯抜けを防
止することで水平出力トランジスタの破壊を防止するこ
とができるという作用を有する。
【0012】本発明の請求項6に記載の発明は、基準発
振となる発振子と、上記発振を制御する電圧制御発振器
と、基準発振の分周比を制御する分周比制御回路と、前
記電圧制御発振器の出力を前記分周比制御回路の出力で
n分周するプログラマブルカウンタと、前記プログラマ
ブルカウンタの基準パルスをトリガにしたパルスで前記
分周比制御回路の出力をラッチするラッチ回路と、水平
入力パルスと前記プログラマブルカウンタの出力の周波
数差を電圧差に変換する周波数制御回路と、水平出力パ
ルス作成回路と、分周比を設定する分周比設定回路と、
分周比が変わった事を判別する分周比切換判別回路と、
水平出力の波形を成形するプロテクト回路と、水平パル
スを出力する水平出力バッファ回路を備え、トリガパル
スをプログラマブルカウンタの基準パルスとして分周比
制御回路の出力をラッチすることで、常に前記プログラ
マブルカウンタに同期したタイミングで分周比を設定す
ることができ、必ず設定すべき値を前記プログラマブル
カウンタに設定することが可能となるという効果を特徴
とする水平出力回路であり、水平出力パルスの歯抜けを
防止することで水平出力トランジスタの破壊を防止する
ことができるという作用を有する。
【0013】本発明の請求項7に記載の発明は、水平出
力回路の出力で作成した高圧を高圧検出回路で検出した
後、検出電圧で水平出力パルスのH期間をコントロール
することを特徴とする水平出力回路であり、前記高圧を
補正することで水平出力トランジスタの破壊を防止する
ことができるという作用を有する。
【0014】本発明の請求項8に記載の発明は、基準発
振となる発振子と、上記発振を制御する電圧制御発振器
と、基準発振の分周比を制御する分周比制御回路と、前
記電圧制御発振器の出力を前記分周比制御回路の出力で
n分周するプログラマブルカウンタと、水平入力パルス
と前記プログラマブルカウンタの出力の周波数差を電圧
差に変換する周波数制御回路と、水平出力パルス作成回
路と、分周比を設定する分周比設定回路と、分周比が変
わった事を判別する分周比切換判別回路と、水平出力の
波形を成形するプロテクト回路と、水平パルスを出力す
る水平出力バッファ回路と、前記水平出力バッファ回路
の出力から高圧を作成する高圧発生回路と、前記高圧発
生回路の電圧を検出する高圧検出回路と、前記電圧を用
いて水平出力パルスのH期間を制御するH期間コントロ
ール回路を備え、水平出力周波数の切換時に水平出力パ
ルスの歯抜けを防止することができるという効果を特徴
とする水平出力回路であり、水平出力パルスの歯抜けを
防止することで水平出力トランジスタの破壊を防止する
ことができるという作用を有する。
【0015】以下本発明の実施の形態について、図面を
参照しながら説明する。 (実施の形態1)図1は本発明の第1の実施例における
水平出力回路のブロック構成図を示すものである。図1
において、1は電子制御もしくは端子設定電圧により分
周比を設定する分周比設定回路、2は基準となる発振を
行うセラミック発振子、3は基準発振の分周比を制御す
る分周比制御回路、4は電圧制御発振器、5は前記分周
比制御回路3の出力でn分周するプログラマブルカウン
タ、6は前記プログラマブルカウンタ5の出力と水平入
力パルスの周波数差を電圧差に変換する周波数制御回
路、7は水平出力パルス作成回路、8は前記分周比設定
回路1の出力が変化した事を判別する分周比切換判別回
路、9は水平出力パルスの波形を成形して水平出力パル
スの歯抜けを防止するプロテクト回路、10はバッファ
で水平出力バッファ回路である。
【0016】以上のように構成された水平出力回路につ
いて、以下図1を用いて信号の流れに沿ってその動作を
説明する。
【0017】まず、分周比設定回路1で電子制御もしく
は端子設定電圧により分周比を設定する。映像信号の水
平入力パルスが周波数制御回路6に入力される。セラミ
ック発振子2は基準となる発振波形を作成する素子であ
る。分周比制御回路3は前記分周比設定回路1の出力に
応じてプログラマブルカウンタ5の設定値を制御する回
路である。ここで水平入力パルスの周波数がシステム的
に固定の時(例えば、15.734KHZ時)は、分周比
制御回路3は常に固定値を出力する。一方水平入力パル
スの周波数が変化するシステムの場合は、分周比制御回
路3の出力は変化する。電圧制御発振器4の出力で前記
セラミック発振子2の発振周波数を制御する。前記プロ
グラマブルカウンタ5の出力と水平入力パルスの周波数
差を電圧差に変換する周波数制御回路6の出力で前記電
圧制御発振器4を制御する。以上分周比設定回路1、セ
ラミック発振子2、分周比制御回路3、電圧制御発振器
4、プログラマブルカウンタ5及び周波数制御回路6に
よって構成されるシステムによって、水平入力パルスの
周波数と同期した基準パルスが作成される。前記基準パ
ルスが水平出力パルス作成回路7に入力され、水平出力
パルスが作成される。また、前記分周比設定回路1の出
力が変化した場合の前記水平出力パルス作成回路7の出
力は、前記分周比設定回路1の出力のタイミングによっ
て、図5に示すとおり周波数切換前のパルスが歯抜けに
なったり、図6に示すとおり周波数切換前のパルスと切
換後のパルスの間が極端に短くなってしまう事があり、
後段の水平出力トランジスタの負荷が重くなり破壊する
ことがある。周波数切換判別回路8は前記分周比設定回
路1の出力が変化したことを検出して、プロテクト回路
9へ変化情報を伝達する。前記プロテクト回路9は変化
情報を得た場合には、不連続部分を補うためにHもしく
はLの状態を一定期間強制的に続け変化後の周波数に切
り替える。図7に周波数切換前の信号をHの状態のまま
一定期間続け周波数切換後のパルスをHからLの状態で
始める場合を示す。また、図8に周波数切換前の信号を
Lの状態のまま一定期間続け周波数切換後のパルスをL
からHの状態で始める場合を示す。このように図7及び
図8で表される場合は、図5及び図6で示したような水
平出力パルスの波形に歯抜けや周波数切換前のパルスと
切換後のパルスの間が極端に短くなってしまう事は起こ
らない。一定時間HもしくはLの状態にしている間に水
平高圧回路を安全領域に回避させて、周波数変化後の波
形を出力すれば水平出力トランジスタの負荷が軽くなり
破壊することはなくなる。
【0018】以上のように本実施例によれば、周波数切
換判別回路で周波数変化を検出してプロテクト回路で水
平出力パルスの波形を成形することで、周波数切換時に
水平出力トランジスタの破壊を防止することができる。
【0019】(実施の形態2)図2は本発明の第2の実
施例における水平出力回路のブロック構成図を示すもの
である。図2において、1は電子制御もしくは端子設定
電圧により分周比を設定する分周比設定回路、2は基準
となる発振を行うセラミック発振子、3は基準発振の分
周比を制御する分周比制御回路、4は電圧制御発振器、
5は前記分周比制御回路3の出力でn分周するプログラ
マブルカウンタ、6は前記プログラマブルカウンタ5の
出力と水平入力パルスの周波数差を電圧差に変換する周
波数制御回路、7は水平出力パルス作成回路、8は前記
分周比設定回路1の出力が変化した事を判別する分周比
切換判別回路、9は水平出力パルスの波形を成形して水
平出力パルスの歯抜けを防止するプロテクト回路、10
はバッファで水平出力バッファ回路、11は受像機の高
圧異常及び異常電流を検出する受像機異常判定回路であ
る。
【0020】以上のように構成された水平出力回路につ
いて、以下図2を用いて信号の流れに沿ってその動作を
説明する。
【0021】まず、分周比設定回路1で電子制御もしく
は端子設定電圧により分周比を設定する。映像信号の水
平入力パルスが周波数制御回路6に入力される。セラミ
ック発振子2は基準となる発振波形を作成する素子であ
る。分周比制御回路3は前記分周比設定回路1の出力に
応じてプログラマブルカウンタ5の設定値を制御する回
路である。ここで水平入力パルスの周波数がシステム的
に固定の時(例えば、15.734KHZ時)は、分周比
制御回路3は常に固定値を出力する。一方水平入力パル
スの周波数が変化するシステムの場合は、分周比制御回
路3の出力は変化する。電圧制御発振器4の出力で前記
セラミック発振子2の発振周波数を制御する。前記プロ
グラマブルカウンタ5の出力と水平入力パルスの周波数
差を電圧差に変換する周波数制御回路6の出力で前記電
圧制御発振器4を制御する。以上分周比設定回路1、セ
ラミック発振子2、分周比制御回路3、電圧制御発振器
4、プログラマブルカウンタ5及び周波数制御回路6に
よって構成されるシステムによって、水平入力パルスの
周波数と同期した基準パルスが作成される。前記基準パ
ルスが水平出力パルス作成回路7に入力され、水平出力
パルスが作成される。また、前記分周比設定回路1の出
力が変化した場合の前記水平出力パルス作成回路7の出
力は、前記分周比設定回路1の出力のタイミングによっ
て、図5に示すとおり周波数切換前のパルスが歯抜けに
なったり、図6に示すとおり周波数切換前のパルスと切
換後のパルスの間が極端に短くなってしまう事があり、
後段の水平出力トランジスタの負荷が重くなり破壊する
ことがある。周波数切換判別回路8は前記分周比設定回
路1の出力が変化したことを検出して、プロテクト回路
9へ変化情報を伝達する。前記プロテクト回路9は変化
情報を得た場合には、不連続部分を補うためにHもしく
はLの状態を一定期間強制的に続け変化後の周波数に切
り替える。図7に周波数切換前の信号をHの状態のまま
一定期間続け周波数切換後のパルスをHからLの状態で
始める場合を示す。また、図8に周波数切換前の信号を
Lの状態のまま一定期間続け周波数切換後のパルスをL
からHの状態で始める場合を示す。このように図7及び
図8で表される場合は、図5及び図6で示したような水
平出力パルスの波形に歯抜けや周波数切換前のパルスと
切換後のパルスの間が極端に短くなってしまう事は起こ
らない。一定期間HもしくはLの状態にしている間に水
平高圧回路を安全領域に回避させて、周波数変化後の波
形を出力すれば水平出力トランジスタの負荷が軽くなり
破壊することはなくなる。また、受像機異常判定回路で
周波数切換時または周波数切換後の受像機の高圧異常ま
たは異常電流を検出して水平出力を止めることで、水平
出力トランジスタの破壊及び受像機の破壊を防止するこ
とができる。
【0022】以上のように本実施例によれば、周波数切
換判別回路で周波数変化を検出してプロテクト回路で水
平出力パルスの波形を成形し、また、受像機異常判定回
路で受像機の高圧異常または異常電流を検出して水平出
力を止めることで、周波数切換時に水平出力トランジス
タの破壊及び受像機の破壊を防止することができる。
【0023】(実施の形態3)図3は本発明の第3の実
施例における水平出力回路のブロック構成図を示すもの
である。図3において、1は電子制御もしくは端子設定
電圧により分周比を設定する分周比設定回路、2は基準
となる発振を行うセラミック発振子、3は基準発振の分
周比を制御する分周比制御回路、4は電圧制御発振器、
5は前記分周比制御回路3の出力でn分周するプログラ
マブルカウンタ、6は前記プログラマブルカウンタ5の
出力と水平入力パルスの周波数差を電圧差に変換する周
波数制御回路、7は水平出力パルス作成回路、8は前記
分周比設定回路1の出力が変化した事を判別する分周比
切換判別回路、9は水平出力パルスの波形を成形して水
平出力パルスの歯抜けを防止するプロテクト回路、10
はバッファで水平出力バッファ回路、12はトリガパル
スをプログラマブルカウンタの基準パルスとした、分周
比制御回路の出力をラッチするラッチ回路である。
【0024】以上のように構成された水平出力回路につ
いて、以下図3を用いて信号の流れに沿ってその動作を
説明する。
【0025】まず、分周比設定回路1で電子制御もしく
は端子設定電圧により分周比を設定する。映像信号の水
平入力パルスが周波数制御回路6に入力される。セラミ
ック発振子2は基準となる発振波形を作成する素子であ
る。分周比制御回路3は前記分周比設定回路1の出力に
応じてプログラマブルカウンタ5の設定値を制御する回
路である。ここで水平入力パルスの周波数がシステム的
に固定の時(例えば、15.734KHZ時)は、分周比
制御回路3は常に固定値を出力する。一方水平入力パル
スの周波数が変化するシステムの場合は、分周比制御回
路3の出力は変化する。電圧制御発振器4の出力で前記
セラミック発振子2の発振周波数を制御する。前記プロ
グラマブルカウンタ5の出力と水平入力パルスの周波数
差を電圧差に変換する周波数制御回路6の出力で前記電
圧制御発振器4を制御する。以上分周比設定回路1、セ
ラミック発振子2、分周比制御回路3、電圧制御発振器
4、プログラマブルカウンタ5及び周波数制御回路6に
よって構成されるシステムによって、水平入力パルスの
周波数と同期した基準パルスが作成される。前記基準パ
ルスが水平出力パルス作成回路7に入力され、水平出力
パルスが作成される。また、前記分周比設定回路1の出
力が変化した場合の前記水平出力パルス作成回路7の出
力は、前記分周比設定回路1の出力のタイミングによっ
て、図5に示すとおり周波数切換前のパルスが歯抜けに
なったり、図6に示すとおり周波数切換前のパルスと切
換後のパルスの間が極端に短くなってしまう事があり、
後段の水平出力トランジスタの負荷が重くなり破壊する
ことがある。周波数切換判別回路8は前記分周比設定回
路1の出力が変化したことを検出して、プロテクト回路
9へ変化情報を伝達する。前記プロテクト回路9は変化
情報を得た場合には、不連続部分を補うためにHもしく
はLの状態を一定期間強制的に続け変化後の周波数に切
り替える。図7に周波数切換前の信号をHの状態のまま
一定期間続け周波数切換後のパルスをHからLの状態で
始める場合を示す。また、図8に周波数切換前の信号を
Lの状態のまま一定期間続け周波数切換後のパルスをL
からHの状態で始める場合を示す。このように図7及び
図8で表される場合は、図5及び図6で示したような水
平出力パルスの波形に歯抜けや周波数切換前のパルスと
切換後のパルスの間が極端に短くなってしまう事は起こ
らない。一定時間HもしくはLの状態にしている間に水
平高圧回路を安全領域に回避させて、周波数変化後の波
形を出力すれば水平出力トランジスタの負荷が軽くなり
破壊することはなくなる。また、前記分周比制御回路3
の出力と前記プログラマブルカウンタ5のカウンタ動作
が非同期であれば、分周比設定回路1、分周比制御回路
3及びプログラマブルカウンタ5の内部素子の遅れ等に
よって、各分周比をあらわすビット間で遅延量の差が生
じてプログラマブルカウンタ5で読み込むタイミングが
ずれてしまうことが有り得る。例えば、15分周から1
6分周へ切り替える場合には、図9に表すように各ビッ
トは変化する。ここで、プログラマブルカウンタ5で読
み込むタイミングがずれてしまうと、図10に示すよう
に各ビットが繰り上がるタイミングで読み込む値が異な
ってしまう。この結果、水平出力パルスが設定と異なる
周波数で発振してしまい水平出力トランジスタの破壊を
引き起こしてしまう。そこで、プログラマブルカウンタ
5の基準パルスで分周比設定回路の出力をラッチ回路1
2でラッチすることで、プログラマブルカウンタ5が読
み込むタイミングを固定して、分周比が変化した時は図
10に示すような不連続点を通過せずに、必ず図9に示
すように連続的に設定した分周比で発振することが可能
となる。すなわち、水平出力トランジスタの破壊を防止
することが可能となる。
【0026】以上のように本実施例によれば、トリガパ
ルスをプログラマブルカウンタの基準パルスとして分周
比制御回路の出力をラッチすることで、常に前記プログ
ラマブルカウンタに同期したタイミングで分周比を設定
することができ、必ず設定すべき値を前記プログラマブ
ルカウンタに設定することで、周波数切換時に水平出力
トランジスタの破壊を防止することができる。
【0027】(実施の形態4)図4は本発明の第4の実
施例における水平出力回路のブロック構成図を示すもの
である。図4において、1は電子制御もしくは端子設定
電圧により分周比を設定する分周比設定回路、2は基準
となる発振を行うセラミック発振子、3は基準発振の分
周比を制御する分周比制御回路、4は電圧制御発振器、
5は前記分周比制御回路3の出力でn分周するプログラ
マブルカウンタ、6は前記プログラマブルカウンタ5の
出力と水平入力パルスの周波数差を電圧差に変換する周
波数制御回路、7は水平出力パルス作成回路、8は前記
分周比設定回路1の出力が変化した事を判別する分周比
切換判別回路、9は水平出力パルスの波形を成形して水
平出力パルスの歯抜けを防止するプロテクト回路、10
はバッファで水平出力バッファ回路、13は前記水平出
力バッファ回路の出力から高圧を作成する高圧発生回
路、14は前記高圧発生回路の電圧を検出する高圧検出
回路、15は前記電圧を用いて水平出力パルスのH期間
を制御するH期間コントロール回路である。
【0028】以上のように構成された水平出力回路につ
いて、以下図4を用いて信号の流れに沿ってその動作を
説明する。
【0029】まず、分周比設定回路1で電子制御もしく
は端子設定電圧により分周比を設定する。映像信号の水
平入力パルスが周波数制御回路6に入力される。セラミ
ック発振子2は基準となる発振波形を作成する素子であ
る。分周比制御回路3は前記分周比設定回路1の出力に
応じてプログラマブルカウンタ5の設定値を制御する回
路である。ここで水平入力パルスの周波数がシステム的
に固定の時(例えば、15.734KHZ時)は、分周比
制御回路3は常に固定値を出力する。一方水平入力パル
スの周波数が変化するシステムの場合は、分周比制御回
路3の出力は変化する。電圧制御発振器4の出力で前記
セラミック発振子2の発振周波数を制御する。前記プロ
グラマブルカウンタ5の出力と水平入力パルスの周波数
差を電圧差に変換する周波数制御回路6の出力で前記電
圧制御発振器4を制御する。以上分周比設定回路1、セ
ラミック発振子2、分周比制御回路3、電圧制御発振器
4、プログラマブルカウンタ5及び周波数制御回路6に
よって構成されるシステムによって、水平入力パルスの
周波数と同期した基準パルスが作成される。前記基準パ
ルスが水平出力パルス作成回路7に入力され、水平出力
パルスが作成される。また、前記分周比設定回路1の出
力が変化した場合の前記水平出力パルス作成回路7の出
力は、前記分周比設定回路1の出力のタイミングによっ
て、図5に示すとおり周波数切換前のパルスが歯抜けに
なったり、図6に示すとおり周波数切換前のパルスと切
換後のパルスの間が極端に短くなってしまう事があり、
後段の水平出力トランジスタの負荷が重くなり破壊する
ことがある。周波数切換判別回路8は前記分周比設定回
路1の出力が変化したことを検出して、プロテクト回路
9へ変化情報を伝達する。前記プロテクト回路9は変化
情報を得た場合には、不連続部分を補うためにHもしく
はLの状態を一定期間強制的に続け変化後の周波数に切
り替える。図7に周波数切換前の信号をHの状態のまま
一定期間続け周波数切換後のパルスをHからLの状態で
始める場合を示す。また、図8に周波数切換前の信号を
Lの状態のまま一定期間続け周波数切換後のパルスをL
からHの状態で始める場合を示す。このように図7及び
図8で表される場合は、図5及び図6で示したような水
平出力パルスの波形に歯抜けや周波数切換前のパルスと
切換後のパルスの間が極端に短くなってしまう事は起こ
らない。一定時間HもしくはLの状態にしている間に水
平高圧回路を安全領域に回避させて、周波数変化後の波
形を出力すれば水平出力トランジスタの負荷が軽くなり
破壊することはなくなる。また、前記水平出力バッファ
回路10の出力から高圧を作成する高圧発生回路13
と、前記高圧発生回路13の電圧を検出する高圧検出回
路14と、前記電圧を用いて水平出力パルスのH期間を
制御するH期間コントロール回路15を備え、図11に
水平出力パルスH期間コントロール時の波形応答図を示
すように水平出力回路の出力で水平出力パルスのH期間
をコントロールすることで、前記高圧を補正し水平出力
トランジスタの破壊を防止することができる。
【0030】以上のように本実施例によれば、水平出力
回路の出力で作成した高圧を高圧検出回路で検出した
後、検出電圧で水平出力パルスのH期間をコントロール
することで、前記高圧を補正し水平出力トランジスタの
破壊を防止することができる。
【0031】なお、第1、2、3及び4の実施例におい
て2はセラミック発振子としたが、2は水晶発振子でも
よい。
【0032】
【発明の効果】以上のように本発明は、分周比が変わっ
た事を判別する分周比切換判別回路と、水平出力の波形
を成形するプロテクト回路と、水平パルスを出力する水
平出力バッファ回路を備えることで、水平出力パルスの
歯抜けを防止して、水平出力トランジスタの破壊を防止
することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における水平出力回路の
ブロック構成図
【図2】本発明の第2の実施例における水平出力回路の
ブロック構成図
【図3】本発明の第3の実施例における水平出力回路の
ブロック構成図
【図4】本発明の第4の実施例における水平出力回路の
ブロック構成図
【図5】周波数切換時の波形応答図
【図6】周波数切換時の波形応答図
【図7】周波数切換時の波形応答図
【図8】周波数切換時の波形応答図
【図9】周波数切換時の設定値応答図
【図10】周波数切換時の設定値応答図
【図11】水平出力パルスH期間コントロール時の波形
応答図
【図12】従来の水平出力回路のブロック構成図
【符号の説明】
1 分周比設定回路 2 セラミック発振子 3 分周比制御回路 4 電圧制御発振器 5 プログラマブルカウンタ 6 周波数制御回路 7 水平出力パルス作成回路 8 分周比切換判別回路 9 プロテクト回路 10 水平出力バッファ回路 11 受像機異常判定回路 12 基準パルス 13 高圧発生回路 14 高圧検出回路 15 H期間コントロール回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 複数の周波数を出力する水平出力回路に
    おいて、水平出力波形の切り替え時の応答が、切り替え
    前のパルスがLからHに変わった状態のまま一定時間t
    1の時間だけ”H”の状態を保持して、切り替え後のパ
    ルスをHからLでスタートするか、もしくは切り替え前
    のパルスをHからLに変わった状態のまま一定時間t2
    の時間だけ”L”の状態を保持して、切り替え後のパル
    スをLからHでスタートすることで、水平出力周波数の
    切換時に水平出力パルスの歯抜けを防止し、水平出力ト
    ランジスタの破壊を防止する事を特徴とする水平出力回
    路。
  2. 【請求項2】 基準発振となる発振子と、上記発振を制
    御する電圧制御発振器と、基準発振の分周比を制御する
    分周比制御回路と、前記電圧制御発振器の出力を前記分
    周比制御回路の出力でn分周するプログラマブルカウン
    タと、水平入力パルスと前記プログラマブルカウンタの
    出力の周波数差を電圧差に変換する周波数制御回路と、
    水平出力パルス作成回路と、分周比を設定する分周比設
    定回路と、分周比が変わった事を判別する分周比切換判
    別回路と、水平出力の波形を成形するプロテクト回路
    と、水平パルスを出力する水平出力バッファ回路を備
    え、水平出力パルスの歯抜けを防止し、水平出力トラン
    ジスタの破壊を防止することを特徴とする水平出力回
    路。
  3. 【請求項3】 複数の周波数を出力する水平出力回路に
    おいて、水平出力波形の切り替え時の応答が、切り替え
    前のパルスがLからHに変わった状態のまま一定時間t
    1の時間だけ”H”の状態を保持して、切り替え後のパ
    ルスをHからLでスタートするか、もしくは切り替え前
    のパルスをHからLに変わった状態のまま一定時間t2
    の時間だけ”L”の状態を保持して、切り替え後のパル
    スをLからHでスタートすることで、水平出力周波数の
    切換時に水平出力パルスの歯抜けを防止し、また、周波
    数切換時または周波数切換後の受像機の高圧異常及び異
    常電流を検出して水平出力を止め、水平出力トランジス
    タの破壊及び受像機の破壊を防止することを特徴とする
    水平出力回路。
  4. 【請求項4】 基準発振となる発振子と、上記発振を制
    御する電圧制御発振器と、基準発振の分周比を制御する
    分周比制御回路と、前記電圧制御発振器の出力を前記分
    周比制御回路の出力でn分周するプログラマブルカウン
    タと、水平入力パルスと前記プログラマブルカウンタの
    出力の周波数差を電圧差に変換する周波数制御回路と、
    水平出力パルス作成回路と、分周比を設定する分周比設
    定回路と、分周比が変わった事を判別する分周比切換判
    別回路と、受像機の高圧異常及び異常電流を検出する受
    像機異常判定回路と、水平出力の波形を成形するプロテ
    クト回路と、水平パルスを出力する水平出力バッファ回
    路を備え、水平出力パルスの歯抜けを防止し、水平出力
    トランジスタの破壊及び受像機の破壊を防止することを
    特徴とする水平出力回路。
  5. 【請求項5】 トリガパルスをプログラマブルカウンタ
    の基準パルスとして分周比制御回路の出力をラッチする
    ことで、常に前記プログラマブルカウンタに同期したタ
    イミングで分周比を設定することができ、必ず設定すべ
    き値を前記プログラマブルカウンタに設定できることを
    特徴とする水平出力回路。
  6. 【請求項6】 基準発振となる発振子と、上記発振を制
    御する電圧制御発振器と、基準発振の分周比を制御する
    分周比制御回路と、前記電圧制御発振器の出力をn分周
    するプログラマブルカウンタと、前記プログラマブルカ
    ウンタの基準パルスをトリガにしたパルスで前記分周比
    制御回路の出力をラッチするラッチ回路と、水平入力パ
    ルスと前記プログラマブルカウンタの出力の周波数差を
    電圧差に変換する周波数制御回路と、水平出力パルス作
    成回路と、分周比を設定する分周比設定回路と、分周比
    が変わった事を判別する分周比切換判別回路と、水平出
    力の波形を成形するプロテクト回路と、水平パルスを出
    力する水平出力バッファ回路を備え、トリガパルスをプ
    ログラマブルカウンタの基準パルスとして分周比制御回
    路の出力をラッチすることで、必ず設定すべき値を前記
    プログラマブルカウンタに設定できることを特徴とする
    水平出力回路。
  7. 【請求項7】 水平出力回路の出力で作成した高圧を高
    圧検出回路で検出した後、検出電圧で水平出力パルスの
    H期間をコントロールすることで、前記高圧を補正し、
    水平出力トランジスタの破壊を防止することを特徴とす
    る水平出力回路。
  8. 【請求項8】 基準発振となる発振子と、上記発振を制
    御する電圧制御発振器と、基準発振の分周比を制御する
    分周比制御回路と、前記電圧制御発振器の出力を前記分
    周比制御回路の出力でn分周するプログラマブルカウン
    タと、水平入力パルスと前記プログラマブルカウンタの
    出力の周波数差を電圧差に変換する周波数制御回路と、
    水平出力パルス作成回路と、分周比を設定する分周比設
    定回路と、分周比が変わった事を判別する分周比切換判
    別回路と、水平出力の波形を成形するプロテクト回路
    と、水平パルスを出力する水平出力バッファ回路と、前
    記水平出力バッファ回路の出力から高圧を作成する高圧
    発生回路と、前記高圧発生回路の電圧を検出する高圧検
    出回路と、前記電圧を用いて水平出力パルスのH期間を
    制御するH期間コントロール回路を備え、水平出力回路
    の出力で水平出力パルスのH期間をコントロールし、前
    記高圧を補正し水平出力トランジスタの破壊を防止する
    ことを特徴とする水平出力回路。
JP22462397A 1997-08-21 1997-08-21 水平出力回路 Pending JPH1169194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22462397A JPH1169194A (ja) 1997-08-21 1997-08-21 水平出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22462397A JPH1169194A (ja) 1997-08-21 1997-08-21 水平出力回路

Publications (1)

Publication Number Publication Date
JPH1169194A true JPH1169194A (ja) 1999-03-09

Family

ID=16816616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22462397A Pending JPH1169194A (ja) 1997-08-21 1997-08-21 水平出力回路

Country Status (1)

Country Link
JP (1) JPH1169194A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11558978B2 (en) 2018-08-01 2023-01-17 Wistron Corp. Fan system and sound suppression method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11558978B2 (en) 2018-08-01 2023-01-17 Wistron Corp. Fan system and sound suppression method thereof

Similar Documents

Publication Publication Date Title
JPH07202657A (ja) ディジタル遅延線
JP2924773B2 (ja) 位相同期システム
JP3824172B2 (ja) Pll回路
JPH10215174A (ja) Pll回路
JP3555372B2 (ja) 同期処理回路
JPH1169194A (ja) 水平出力回路
JPH07283727A (ja) 位相同期検出器
KR100358615B1 (ko) 위상동기루프회로
EP0756799A1 (en) Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JPH0661850A (ja) 位相同期回路
JP2972590B2 (ja) クロック切替回路
JPH0884074A (ja) Pll回路
KR100190046B1 (ko) 위상동기루프의 수평동기신호 입력단 보상장치
JP3276797B2 (ja) 水平出力パルス発生回路
JPH1175083A (ja) 水平同期安定化装置
JPH1117980A (ja) 垂直同期パルス発生回路
JPH1013226A (ja) クロック発生回路
JP2669949B2 (ja) 位相同期回路
JPH10173954A (ja) 水平出力回路
JPH11177843A (ja) 位相同期回路
JPH08102666A (ja) 位相同期回路
JPH05304468A (ja) 位相同期ループ回路
JPH06338786A (ja) マイクロコンピュータ
JPH1023352A (ja) 信号切換回路