JPH1117980A - 垂直同期パルス発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 弱電界時や無信号時における周期性ノイズに
よって誤動作することなく、正常な垂直同期パルスを得
ることのできるようにする。 【解決手段】 弱電界状態や無信号状態において、同期
分離回路１からの信号が正常ではなくなると、信号検出
回路１１から論理値Ｌｏｗに対応する信号が出力され、
ＡＮＤ回路１２の一方の入力段に入力される。このた
め、垂直同期離回路２からの信号が正常なものでなくな
っても、ＡＮＤ回路１２を介して垂直カウント回路３へ
入力されることはなく、垂直カウント回路３は、水平Ａ
ＦＣ回路４からのクロック信号を基に、いわゆるフリー
ラン状態で、垂直同期パルス信号を発生することとな
り、周期性のノイズ信号に同期するようなことが回避さ
れ安定な動作が確保される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受像
機における垂直同期パルス発生回路に係り、特に、受信
信号の強度が弱い場合や、入力信号の無い場合における
誤動作の防止を図った垂直同期パルス発生回路に関す
る。

【０００２】

【従来の技術】従来、この種の回路としては、例えば、
図３に示されたようないわゆるカウントダウン方式と称
される方式に基づく回路構成の垂直同期パルス発生回路
が公知・周知となっている。ここで、図３を参照しつつ
この従来の垂直同期パルス発生回路について、概括的に
説明すれば、まず、この回路は、同期分離回路１と、垂
直同期分離回路２と、垂直カウント回路３と、水平ＡＦ
Ｃ回路４とに大別されて構成されたものとなっている。

【０００３】同期分離回路１には、映像信号と垂直及び
水平同期信号とが一体化された複合映像信号が入力され
るようになっており、映像信号から分離された垂直及び
水平同期信号からなるいわゆるコンポジット同期信号が
垂直同期分離回路２及び水平ＡＦＣ回路４を構成する位
相比較回路５へ、それぞれ入力されるようになってい
る。垂直同期分離回路２においては、コンポジット同期
信号から垂直同期信号のみが分離されて垂直カウント回
路３へ入力されるようになっている。そして、垂直カウ
ント回路３においては、水平ＡＦＣ回路４から入力され
る所定の周波数信号をクロックとして、いわゆるカウン
トダウン（分周）が、垂直同期分離回路２から入力され
た垂直同期信号に対する同期を図りつつ行われ、所定の
パルス幅、繰り返し周期の垂直同期パルス信号が得られ
るようになっている。

【０００４】一方、水平ＡＦＣ回路４は、垂直カウント
回路３に必要なクロック信号を、安定して生成するため
のもので、位相比較回路５、ローパスフィルタ（図３に
おいては「ＬＰＦ」と表記）６と、水平同期信号の３２
倍の周波数の信号を出力する電圧制御発振器（図３にお
いては「ＶＣＯ」と表記）７と、分周回路８とを具備
し、いわゆるＰＬＬ（Phase Locked Loop）回路が形成
されたものとなっており、水平同期信号の周波数をｆ_H
とすると、２ｆ_Hの周波数のクロック信号が出力される
ようになっている。

【０００５】このような回路構成を有してなる垂直同期
パルス発生回路においては、例えば、受信信号の強度が
弱く（弱電界時）、垂直同期分離回路２からノイズを多
く含んだ垂直同期信号が出力されて、垂直カウント回路
３に入力されたとしても、また、無信号状態となって
も、回路が同期した状態であれば、安定した垂直同期パ
ルス信号を発生することができ、また、仮に、非同期状
態の場合には、いわゆるフリーラン状態となって垂直同
期パルス信号が出力されるようになっている。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来の回路において、例えば、弱電界時や無信号時
に、同期分離回路１の入力段へ、複合映像信号と同レベ
ルの周期的なノイズ信号が入力されると、同期分離回路
１の入力が低い周波数に振られた状態となり、同期分離
回路１及び垂直同期分離回路２からは本来の周波数より
も低い周波数の周期性ノイズパルスが出力されることが
あり、その結果、垂直カウント回路３がこのノイズパル
スに同期するように動作してしまい、本来の周波数とは
異なる周波数の垂直同期パルス信号が生成されてしまう
という欠点がある。

【０００７】また、弱電界時や無信号状態において、垂
直カウント回路３がいわゆるフリーラン状態にある場合
に正常な信号が入力されると、垂直カウント回路３は、
フリーラン状態から同期状態に復帰するが、この際、正
常な同期状態となるまでに、垂直同期信号の１周期に相
当する時間を要するという欠点がある。これは、垂直カ
ウント回路３には、いわゆるカウントダウン用のカウン
タが用いられているが、このカウンタのフリーラン状態
におけるいわゆるフリーランパルスと、正常に入力され
たパルスとの間において、同期がとれるまでの時間は、
入力された正常な信号とフリーランパルスとのタイミン
グに依存し、それが、場合によって、最悪時には、丁度
垂直同期パルス信号の１周期を要することがあるためで
ある。

【０００８】本発明は、上記実状に鑑みてなされたもの
で、弱電界時や無信号時における周期性ノイズによって
誤動作することなく、正常な垂直同期パルス信号を得る
ことのできる安定性、信頼性の高い垂直同期パルス発生
回路を提供するものである。

【０００９】

【課題を解決するための手段】請求項１記載の発明に係
る垂直同期パルス発生回路は、複合映像信号からコンポ
ジット同期信号を分離して出力する同期分離手段と、前
記同期分離手段から入力されたコンポジット同期信号か
ら垂直同期信号を分離して出力する垂直同期分離手段
と、前記コンポジット同期信号に同期した所定のクロッ
ク信号を生成するクロック信号生成手段と、前記垂直同
期分離手段からの垂直同期信号と、前記クロック信号生
成手段からのクロック信号とを基に、前記垂直同期信号
に同期した垂直同期パルス信号を生成する垂直同期パル
ス生成手段とを具備してなる垂直同期パルス発生回路に
おいて、前記同期分離手段の出力信号が正常か否かを判
定し、前記出力信号が正常ではないと判定された場合
に、前記垂直同期分離手段からの前記垂直同期パルス生
成手段への信号入力を禁止する入力制御手段を具備して
なるものである。

【００１０】かかる構成においては、例えば、弱電界状
態や無信号状態において同期分離手段へ周期的なノイズ
信号が入力され、そのノイズ信号が同期分離手段からあ
たかもコンポジット同期信号であるかのように出力され
たような場合、入力制御手段によって、本来のコンポジ
ット同期信号とは異なると判定され、この判定がなされ
ると同時に、垂直同期分離手段から垂直同期パルス生成
手段への信号入力が禁止されることとなる。そのため、
垂直同期パルス生成手段が垂直同期分離手段から出力さ
れた周期的なノイズ信号に同期するようなことが回避さ
れ、安定したいわゆるフリーラン状態が保持されること
となるものである。

【００１１】特に、このような入力制御手段としては、
同期分離手段の出力信号が正常であるか否かを判定し、
正常である場合に、所定の信号を出力する信号検出回路
と、垂直同期分離手段の出力信号と、前記信号検出回路
の出力信号との論理積を出力するＡＮＤ回路とを具備し
てなるものが好適である。

【００１２】かかる構成においては、同期分離手段から
の出力信号が正常である場合、信号検出回路から、例え
ば、論理値Ｈｉｈｇに対応する信号が出力されるように
構成しておくと好適である。そして、この論理値Ｈｉｇ
ｈの信号がＡＮＤ回路の一方の入力段に入力されること
で、ＡＮＤ回路の他方の入力段に入力された垂直同期分
離手段からの正常な信号は、ＡＮＤ回路を介して垂直同
期パルス生成手段へ入力されることとなる。一方、同期
分離手段からの信号が正常ではない場合には、信号検出
回路からの論理値ＬｏｗがＡＮＤ回路の一方の入力段に
印加されるため、例え垂直同期分離手段から本来の信号
と同レベルのノイズ信号が出力されてもＡＮＤ回路から
出力されることはなく、垂直同期パルス生成手段のいわ
ゆるフリーラン状態が安定に保持されることとなる。

【００１３】また、入力制御手段は、同期分離手段の出
力信号が正常であるか否かを判定し、正常である場合
に、所定の信号を出力する信号検出回路と、前記信号検
出回路の出力信号の論理反転を行う反転回路と、前記反
転回路の出力信号に遅延を施して出力する遅延回路と、
前記遅延回路の出力信号と垂直同期分離手段の出力信号
との論理和を出力するＯＲ回路と、前記ＯＲ回路の出力
信号と前記信号検出回路の出力信号との論理積を出力す
るＡＮＤ回路と、を具備してなるよう構成されたものも
好適である。

【００１４】かかる構成においては、特に、ＯＲ回路を
設け、このＯＲ回路の一方の入力段には、遅延回路から
の信号、すなわち、信号検出回路の反転信号であって遅
延されたものを、他方の入力段には垂直同期分離手段か
らの信号を、それぞれ入力するようにしたことで、垂直
同期分離手段の出力信号が確実に正常な信号となってか
らＡＮＤ回路へ入力されるようになっている。すなわ
ち、同期分離手段への入力信号が正常でない状態から正
常な状態へ復帰した場合、信号検出回路の出力信号は、
論理値Ｌｏｗに対応する信号から論理値Ｈｉｇｈに対応
する信号へ変わるが、反転回路及び遅延回路を介してＯ
Ｒ回路へ入力されるため、ＯＲ回路の入力段において論
理値Ｌｏｗとなるのが少なくとも遅延回路による遅延時
間だけ遅れたものとなり、これ以後、垂直同期分離手段
からの信号がＯＲ回路を介してＡＮＤ回路の他方の入力
段へ印加されることとなるために、垂直同期分離手段か
らの信号が充分確実に正常な信号となってからＡＮＤ回
路へ入力されることとなり、正常状態へ復帰した瞬間に
おける回路の不安定な状態に起因する垂直同期パルス発
生手段の誤同期が防止されるものである。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１及び図２を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、第１の回路構成例について、図１
を参照しつつ説明する。なお、図３に示された従来回路
と同一の構成要素については、同一の符号を付すことと
する。この垂直同期パルス発生回路は、同期分離回路１
と、垂直同期分離回路２と、入力制御回路１０と、垂直
カウント回路３と、水平ＡＦＣ回路４とに大別されてな
るものである。

【００１６】同期分離回路１は、映像信号と垂直及び水
平同期信号とが一体化された複合映像信号が入力され、
この複合映像信号から垂直及び水平同期信号とからなる
いわゆるコンポジット同期信号が分離、出力されるよう
になっているものである。垂直同期分離回路２は、同期
分離回路１から入力されたコンポジット同期信号から垂
直同期信号のみを分離、出力するようになっているもの
である。入力制御回路１０は、信号検出回路１１と、Ａ
ＮＤ回路１２とから構成されてなるもので、信号検出回
路１１は、同期分離回路１から入力された信号が正常時
の信号である場合には、所定の信号、例えば、論理値Ｈ
ｉｇｈに対応するような信号を出力するように構成され
たもので、実質的に同期分離回路１へ正常な複合映像信
号が入力されているか、ノイズが入力されているかを判
定し、その判定結果を出力するものである。

【００１７】また、ＡＮＤ回路１２は、垂直同期分離回
路２から出力された垂直同期信号と、信号検出回路１１
からの信号との論理積を出力するもので、信号検出回路
１１から論理値Ｈｉｇｈに対応する信号が出力されてい
る間、垂直カウント回路３に対して垂直同期分離回路２
からの垂直同期パルス信号が入力されるようになってい
る。

【００１８】垂直カウント回路３は、入力制御回路１０
を介して入力された垂直同期信号に同期した垂直同期パ
ルス信号を水平ＡＦＣ回路４から供給されるクロック信
号を基にして、いわゆるカウントダウンにより生成、出
力するようになっているものである。水平ＡＦＣ回路４
は、同期分離回路１から入力されたコンポジット同期信
号と同期した所定のクロック信号を生成、出力するため
のもので、位相比較回路５、ローパスフィルタ（図１に
おいては「ＬＰＦ」と表記）６、電圧制御発振器（図１
においては「ＶＣＯ」と表記）７、分周回路８とを具備
し、公知・周知のいわゆるＰＬＬループが形成されたも
のとなっている。

【００１９】位相比較回路５は、同期分離回路１からの
コンポジット同期信号と分周回路８から入力される出力
信号の一部との位相比較を行うもので、位相比較結果
は、ＰＬＬループの動作の安定性のために設けられたロ
ーパスフィルタ６を介して電圧制御発振器７へ入力され
るようになっている。電圧制御発振器７は、ローパスフ
ィルタ６を介して入力された位相比較結果に対応する電
圧信号のレベルに応じて、その出力周波数が変化するよ
うになっており、この垂直同期パルス発生回路の正常動
作時において、水平同期信号の周波数ｆ_Hの３２倍の周
波数すなわち３２・ｆ_H（Ｈｚ）の周波数信号を出力する
ようになっているものである。ここで、水平同期信号の
周波数は、例えば、この垂直同期パルス発生回路が用い
られるテレビジョン受像機がＮＴＣＳ(National Televi
sion System Committee)方式によるものである場合、１
５．７３４ＫＨｚである。

【００２０】分周回路８は、電圧制御発振器７からの信
号を分周するもので、垂直カウント回路３のクロック周
波数として適する２×ｆ_H（Ｈｚ）の周波数信号を分周
出力するようになっており、この出力信号は、垂直カウ
ント回路３へクロック信号として入力されると共に、先
に述べたように位相比較回路５へも入力されるようにな
っている。

【００２１】次に、上記構成における動作について説明
する。最初に、正常時、すなわち、同期分離回路１へ適
切なレベルで複合映像信号が入力されている場合につい
て説明すれば、この場合、信号検出回路１１からは、論
理値Ｈｉｇｈに対応する信号が出力される一方、垂直同
期分離回路２からは、コンポジット同期信号から分離さ
れた垂直同期信号が正論理で出力されるため、ＡＮＤ回
路１２からは、垂直同期信号がそのまま出力されて垂直
カウント回路３へ入力されることとなる。また、水平Ａ
ＦＣ回路４には、適切な信号レベルでコンポジット同期
信号が入力される結果、ＰＬＬループの動作によって分
周回路８からは２×ｆ_H（Ｈｚ）のクロック信号が出力
されて垂直カウント回路３へ印加されることとなる。

【００２２】そして、垂直カウント回路３においては、
分周回路８からのクロック信号のカウントダウン（分
周）が、垂直同期信号に同期して行われる結果、正常な
垂直同期パルス信号ＶＤが出力されることとなる。ここ
で、垂直カウント回路３における分周比は、テレビジョ
ン受像機がＮＴＳＣ方式によるものである場合には、１
／５２５に設定されたものとなっている。

【００２３】次に、受信信号のレベルが極度に小さくな
るような弱電界状態や、無信号状態にあって、周期性の
ノイズが同期分離回路１へ入力された場合について説明
する。この場合、まず、同期分離回路１においては、同
期分離回路１自体は、映像信号かノイズかを判別する機
能を有していないため、周期性のノイズがある程度以上
の信号レベルであるとすると、ノイズ信号はあたかも同
期分離回路１で映像信号からの分離が施された信号と同
様に出力されて、垂直同期分離回路２、信号検出回路１
１及び位相比較回路５へそれぞれ入力されることとな
る。そして、垂直同期分離回路２においても、入力され
たノイズ信号がある程度のレベルがある場合には、出力
信号として出力されてしまう。一方、信号検出回路１１
においては、入力された信号が、正常時に入力されるコ
ンポジット同期信号と同一の周期で入力されたものであ
るか否かが判定されるようになっているために、ノイズ
信号の入力に対しては、論理値Ｌｏｗに対応する信号が
出力されることとなる。

【００２４】したがって、例え垂直同期分離回路２から
ノイズ信号が出力されても、ＡＮＤ回路１２の論理積が
論理値Ｌｏｗとなる結果、垂直カウント回路３へは、垂
直同期分離回路２を通過したノイズ信号の入力が禁止さ
れることとなる。そのため、垂直カウント回路３におい
ては、垂直同期分離回路２を通過してそのまま垂直カウ
ント回路３へノイズ信号が入力される度後に、フリーラ
ン状態からノイズ信号へ同期した状態となることを繰り
返し、カウントダウンがノイズ信号の入力タイミングで
変動するような従来の不安定な動作が回避され、安定し
たフリーラン状態が保持されることとなる。なお、ＡＮ
Ｄ回路１２は、例えば、半導体からなるようないわゆる
スイッチ素子であってもよいものである。これは、上述
したような動作から、ＡＮＤ回路１２は、信号検出回路
１１の出力信号に応じて、垂直同期分離回路２からの信
号の通過を制御するいわゆるスイッチとしての機能を果
たすようになっているものであるからである。

【００２５】次に、第２の回路構成例について、図２を
参照しつつ説明する。なお、図１に示された回路構成例
と同一の構成要素については、同一の符号を付してその
詳細な説明は省略し、以下、異なる点を中心に説明する
こととする。この第２の回路構成例は、入力制御回路１
０Ａの構成が第１の回路構成例と異なるものである。

【００２６】すなわち、入力制御回路１０Ａは、信号検
出回路１１、反転回路１３、遅延回路１５、ＯＲ回路１
４及びＡＮＤ回路１２を具備してなるもので、信号検出
回路１１からの論理出力信号がＯＲ回路１４へ入力され
るタイミングが、垂直同期分離回路２からの信号に比し
て、所定時間だけ遅延されるようになっている。

【００２７】次に、上記構成における動作について説明
する。最初に、同期分離回路１へ適切な信号レベルで複
合映像信号が入力されている場合について説明すれば、
この場合、信号検出回路１１からは、論理値Ｈｉｇｈに
対応する信号が出力されて、反転回路１３及びＡＮＤ回
路１２へそれぞれ入力される一方、垂直同期分離回路２
からは、コンポジット同期信号から分離された垂直同期
信号が正論理で出力されてＯＲ回路１４へ入力されるこ
ととなる。また、反転回路１３では、信号検出回路１１
からの論理信号が反転されるため、論理値Ｌｏｗに対応
する信号が出力され、ＯＲ回路１４に入力されることと
なる。結局、垂直カウント回路３からは、正常な垂直同
期パルス信号が出力されることとなる。反転回路１３と
ＯＲ回路１４との間に、遅延回路１５があっても、遅延
回路１５の出力は、Ｌｏｗが出力されるため、ＯＲ回路
１４からは正論理で入力された垂直同期信号が出力さ
れ、ＡＮＤ回路１２へ入力される。結局、垂直カウント
回路３からは、正常な垂直同期パルス信号が出力される
こととなる。

【００２８】一方、受信レベルが極度に小さくなるよう
な弱電界状態や、無信号状態にあって、周期性のノイズ
が同期分離回路１に入力された場合について説明すれ
ば、この場合、信号検出回路１１からは、論理値Ｌｏｗ
に対応する信号が出力され、反転回路１３及びＡＮＤ回
路１２の他方の入力段に入力される。

【００２９】垂直同期分離回路２からは、ノイズ信号が
出力され、ＯＲ回路１４の一方の入力段に入力される
が、反転回路１３及び遅延回路１５を介して論理値Ｈｉ
ｇｈに対応する信号が入力されることとなる結果、ＯＲ
回路１４からは論理値Ｈｉｇｈの信号が出力され、ＡＮ
Ｄ回路１２の他方の入力段に入力されることとなる。し
かし、ＡＮＤ回路１２の一方の入力段が信号検出回路１
１により論理値Ｌｏｗとされているため、結局、ＡＮＤ
回路１２の出力は、論理値Ｌｏｗに対応する状態とな
り、垂直カウント回路３へは、不規則なノイズ信号が入
力されることがなく、垂直カウント回路３は、ノイズ信
号に影響されることなくいわゆるフリーラン状態で垂直
同期パルス信号を出力することとなる。

【００３０】上述のような状態から、同期分離回路１へ
の入力信号が正常に戻ると、垂直同期分離回路２から
は、正常に分離された垂直同期信号が出力されるが、Ｏ
Ｒ回路１４の一方の入力段における論理信号の変化、す
なわち、論理値ＨｉｇｈからＬｏｗへの変化は、反転回
路１３の出力信号が遅延回路１５を経ているために、垂
直同期分離回路２からの正常な信号が入力されてから若
干遅れて変化することとなる。そのため、垂直同期分離
回路２からの出力信号は、遅延回路１５による遅延時間
分だけ遅れて、ＡＮＤ回路１２の他方の入力段へ入力さ
れることとなり、垂直同期分離回路２から正常な信号が
確実に出力された状態で垂直カウント回路３への入力が
行われることとなり、特に、正常状態への復帰時におけ
る回路動作の安定性が確保されるようになっている。

【００３１】なお、上述した発明の実施の形態において
は、同期分離回路１により同期分離手段が、垂直同期分
離回路２により垂直同期分離手段が、水平ＡＦＣ回路４
によりクロック信号生成手段が、垂直カウント回路３に
より垂直同期パルス生成手段が、それぞれ実現されたも
のとなっている。

【００３２】

【発明の効果】以上、述べたように、本発明によれば、
正常時の信号に代わって周期的なノイズ信号が入力され
た際に、そのようなノイズ信号を、垂直同期信号とクロ
ック信号とから垂直同期パルス信号を生成する回路部分
へ入力しないような構成とすることにより、ノイズ信号
に同期したような垂直同期パルス信号が生成されること
が回避され、垂直同期パルス信号を生成する回路部分の
安定したいわゆるフリーラン状態が確保されるので、安
定性、信頼性の高い垂直同期パルス発生回路を提供する
ことができる。また、入力制御手段は、同期分離手段の
出力が正常ではない状態から正常状態に復帰した際、正
常状態に復帰したと判定された後に、垂直同期分離手段
の正常な信号を垂直同期パルス生成手段へ入力するた
め、正常状態に復帰する瞬間の誤同期を防止することが
できる回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における第１の回路構成例
を示す回路図である。

【図２】本発明の実施の形態における第２の回路構成例
を示す回路図である。

【図３】従来の回路構成例を示す回路図である。

【符号の説明】

１…同期分離回路 ２…垂直同期分離回路 ３…垂直カウント回路 ４…水平ＡＦＣ回路 １０…入力制御回路（第１の回路構成例） １０Ａ…入力制御回路（第２の回路構成例） １１…信号検出回路 １２…ＡＮＤ回路 １３…反転回路 １４…ＯＲ回路 １５…遅延回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複合映像信号からコンポジット同期信号
   を分離して出力する同期分離手段と、前記同期分離手段
   から入力されたコンポジット同期信号から垂直同期信号
   を分離して出力する垂直同期分離手段と、前記コンポジ
   ット同期信号に同期した所定のクロック信号を生成する
   クロック信号生成手段と、前記垂直同期分離手段からの
   垂直同期信号と、前記クロック信号生成手段からのクロ
   ック信号とを基に、前記垂直同期信号に同期した垂直同
   期パルス信号を生成する垂直同期パルス生成手段とを具
   備してなる垂直同期パルス発生回路において、 前記同期分離手段の出力信号が正常か否かを判定し、前
   記出力信号が正常ではないと判定された場合に、前記垂
   直同期分離手段からの前記垂直同期パルス生成手段への
   信号入力を禁止する入力制御手段を具備したことを特徴
   とする垂直同期パルス発生回路。
2. 【請求項２】 入力制御手段は、同期分離手段の出力信
   号が正常であるか否かを判定し、正常である場合に、所
   定の信号を出力する信号検出回路と、 垂直同期分離手段の出力信号と、前記信号検出回路の出
   力信号との論理積を出力するＡＮＤ回路とを具備してな
   ることを特徴とする請求項１記載の垂直同期パルス発生
   回路。
3. 【請求項３】 入力制御手段は、同期分離手段の出力信
   号が正常であるか否かを判定し、正常である場合に、所
   定の信号を出力する信号検出回路と、 前記信号検出回路の出力信号の論理反転を行う反転回路
   と、 前記反転回路の出力信号に遅延を施して出力する遅延回
   路と、 前記遅延回路の出力信号と垂直同期分離手段の出力信号
   との論理和を出力するＯＲ回路と、 前記ＯＲ回路の出力信号と前記信号検出回路の出力信号
   との論理積を出力するＡＮＤ回路と、 を具備してなることを特徴とする請求項１記載の垂直同
   期パルス発生回路。