JPH1165941A

JPH1165941A - 記憶装置

Info

Publication number: JPH1165941A
Application number: JP9216851A
Authority: JP
Inventors: Eiichi Yamada; 榮一山田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-08-11
Filing date: 1997-08-11
Publication date: 1999-03-09
Anticipated expiration: 2017-08-11
Also published as: JP3849241B2

Abstract

(57)【要約】【課題】何れのブロックが無効ブロックであるかを容
易かつ迅速に認識することができる記憶装置を提供す
る。【解決手段】無効ブロックマップは、ブロック毎に無
効ブロックであるか否かを１ビットで示すことによって
作成され、全てのブロックに対して、そのブロックが有
効ブロック又は無効ブロックであるかを記述している。
したがって、フラッシュメモリの総ブロック数をＮ個と
すると、Ｎ／８バイト分のエリアを上記無効ブロックマ
ップのために設けておけばよい。例えば、上記無効ブロ
ックでは、全てのブロックに対して、有効ブロックであ
れば「０」、無効ブロックであれば「１」が記述され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラッシュメモリ
を用いた記憶装置に関する。

【０００２】

【従来の技術】フラッシュメモリは、データを例えば５
１２個からなるブロック毎に分割して記憶する。この１
ブロックは、５１２バイトのデータエリアと１６バイト
の冗長エリアとからなる１ページが１６個集合して構成
される。

【０００３】ところで、フラッシュメモリには、製造時
から使用不可能なバッド・ブロック（以下、無効ブロッ
クという）が存在している。したがって、各ブロックに
は、当該ブロックが無効ブロックであるか否かを示すフ
ラグが設けられている。

【０００４】例えばＮＡＮＤ型のフラッシュメモリは、
データを記憶していない状態においては、全てのセルが
「１」になっている。しかし、データの書込み等が不可
能な無効ブロックには、そのブロック内の何れかの位置
に無効ブロックであることを示すフラグ「００ｈ」が記
述されている。「００ｈ」は、ランダムな位置に記述さ
れ、特に決められた位置に記述されるものではない。

【０００５】そこで、データの読み出し／書込みの制御
を行うマイクロコントローラ（以下、「マイコン」とい
う。）は、フラッシュメモリに対してデータの読み出し
等を行う前に全てのブロックをスキャンして、無効ブロ
ックの有無の判断を行い、また、フラッシュメモリに無
効ブロックが生じたときは、そのブロックが無効ブロッ
クであることを示す「００ｈ」を記述する。

【０００６】

【発明が解決しようとする課題】このように、マイコン
は、データの書込み／読出しを行う前に全てのブロック
をスキャンして、使用可能なブロックか否かを全てのブ
ロックについて判断する必要がある。したがって、デー
タの書込み／読出しを行う前に、全てのブロックに対し
てスキャンを行ことによって長時間を要してしまい、か
かる時間の短縮化が望まれていた。

【０００７】本発明は、このような実情を鑑みて提案さ
れたものであり、何れのブロックが無効ブロックである
かを容易かつ迅速に認識することができる記憶装置を提
供することを目的とする。

【０００８】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る記憶装置は、複数のブロックに分割
された記憶領域を有し、上記ブロック毎にデータを記憶
するとともに、無効ブロックであるか否かをブロック毎
に示す無効ブロックマップを少なくとも１つのブロック
内に記憶する記憶手段と、上記データの書込み／読出し
を制御する制御手段とを備える。

【０００９】そして、上記記憶装置では、上記無効ブロ
ックマップに基づいて、無効ブロック以外のブロックに
データを書き込み又は無効ブロック以外のブロックから
データを読み出す制御を行う。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。本発明は、例えば図
１に示すような構成のＩＣレコーダに適用される。

【００１１】上記ＩＣレコーダ１は、記録部１０によっ
て電気的にデータの消去／再書込みが可能な不揮発性メ
モリであるＥＥＰＲＯＭ（Electrical Erasable/Progra
mmable Read-Only Memory ）すなわちフラッシュメモリ
９に音声データを記憶させ、フラッシュメモリ９の音声
データを再生部２０によって再生する制御を行う制御部
３０を有し、表示部４０に操作部５０の操作内容やフラ
ッシュメモリ９の音声データの内容を表示させるもので
ある。

【００１２】上記記録部１０は、音声を電気信号に変換
して音声信号を出力するマイクロホーン１１と、マイク
ロホーン１１からの音声信号を増幅する増幅器１２と、
増幅器１２で増幅された音声信号の利得制御を行う自動
利得制御回路（以下、「ＡＧＣ」：Automatic Gain Con
trollerという。）１３と、ＡＧＣ１３からの音声信号
を音声データに変換するエンコーダ１４と、エンコーダ
１４からの音声データを一時記憶するバッファメモリ１
５とを備える。

【００１３】マイクロホーン１１は、入力される音を音
声信号に変換して増幅器１２に供給し、増幅器１２は、
音声信号を増幅してＡＧＣ１３に供給する。ＡＧＣ１３
は、増幅器１２で増幅された音声信号を、その利得が所
定値になるように利得制御を行ってエンコーダ１４に供
給する。

【００１４】エンコーダ１４は、音声信号が時間的に相
関が強いことから、例えば適応型差分パルスコードモジ
ュレーション（以下、「ＡＤＰＣＭ」：Adaptive Diffe
rential Pulse Code Modulation という。）方式によ
り、音声信号を符号化して音声データを生成し、この音
声データをバッファメモリ１５を介してフラッシュメモ
リ９に供給する。また、エンコーダ１４は、例えばＳＰ
モードのとき８ｋＨｚでサンプリングを行い、ＬＰモー
ドのときは４ｋＨｚでサンプリングを行って、時間軸方
向に対して音声信号の符号化量を調整することができ
る。

【００１５】一方、再生部２０は、フラッシュメモリ９
から読み出された音声データを元の音声信号に変換する
デコーダ２１と、高域成分を除去するフィルタ２２と、
フィルタ２２からの音声信号を増幅してスピーカ２４に
供給する増幅器２３とを備える。

【００１６】デコーダ２１は、記録部１０のエンコーダ
１４に対応したものであり、上述のＳＰモード又はＬＰ
モードに応じてフラッシュメモリ９から読み出された音
声データ、すなわちＡＤＰＣＭ方式で符号化された音声
データを復号していわゆるＰＡＭ信号を生成する。フィ
ルタ２２は、このＰＡＭ信号から音声帯域以上の高周波
成分を除去して、音声信号を出力する。増幅器２３は、
デコーダ２１から供給される音声信号を増幅してスピー
カ２４を駆動する。かくして、録音された音がスピーカ
２４から出力される。

【００１７】制御部３０は、このＩＣレコーダ１の動作
を制御するためのプログラムが記憶されているＲＯＭ３
１と、ＲＯＭ３１に記憶されているプログラムを実行し
て、フラッシュメモリ９や記録部１０を制御するマイク
ロコンピュータ（以下、ＣＰＵという。）３２と、時刻
情報を生成するタイマ３３と、時刻やプログラムの実行
結果等を一時的に記憶するランダム・アクセス・メモリ
（以下、ＲＡＭ：Randam Access Memoryという。）３４
とを備え、操作部５０の操作設定に基づいて各回路を制
御する。

【００１８】また、ＣＰＵ３２には、タイマ３３等を動
作させるための水晶発振器３５が接続されている。ＣＰ
Ｕ３２は、例えばタイマ３３が所定時刻になると、フラ
ッシュメモリ９に記録されている音声データを読み出す
制御を行う。

【００１９】表示部４０は、低消費電力の液晶表示パネ
ル４１と、この液晶表示パネル４１を照明するためのバ
ックライト４２とを備え、ＩＣレコーダ１の動作状態や
操作手順を表示する。

【００２０】また、上述の記録部１０，再生部２０，制
御部３０は図２に示す匡体６０内に設けられている。匡
体６０の操作面には、図２に示すように、表示パネル４
１が外部を臨むように設けられ、さらに、記録再生等の
操作を行うための操作部５０が配設されている。

【００２１】操作部５０は、具体的には、ファイルボタ
ン５１と、メニューボタン５２と、プライオリティボタ
ン５３と、ジョグダイヤル５４と、停止ボタン５５と、
録音ボタン５６と、消去ボタン５７と、ホールドスイッ
チ５８とを有する。

【００２２】ファイルボタン５１は、ファイルを変更操
作するためのものである。メニューボタン５２は、モー
ド状態をメニューモードに設定するものである。なお、
メニューモードに設定されると、ジョグダイヤル５４に
よって種々の操作設定が可能になる。プライオリティボ
タン５３は、録音されたファイルの優先順位を切換設定
するものである。停止ボタン５５は、録音中又は再生中
の動作を中止させるものである。録音ボタン５６は、録
音を開始するものである。消去ボタン５７は、再生中又
は停止中に１件のファイルを消去するためのものであ
る。ホールドスイッチ５８は、各ボタンを誤操作しない
ようにするために、ホールドオン／オフの切換を設定す
るものである。

【００２３】ここで、上述のフラッシュメモリ９は、例
えばＮＡＮＤ型のものである。フラッシュメモリ９は、
バッファメモリ１５から供給される音声データを記憶す
ると共に、どの領域に記憶したか等を示す音声データを
管理する管理情報（以下、ＴＯＣ情報という。）を記憶
する。上記フラッシュメモリ９は、１６Ｍビットの容量
を有し、ＳＰモードでは２００〜３４００Ｈｚの音声信
号に対応した１６分間分の音声データを記憶することが
でき、ＬＰモードでは２００〜１７００Ｈｚの音声信号
に対応した２４分間分の音声データを記憶することがで
きる。

【００２４】ここで、上記フラッシュメモリ９には、図
３に示すように、消去単位となる５１２ブロック毎に音
声データ等が分割されて記憶される。そして、これらの
ブロックは６種類に分けられる。具体的には、エターナ
ルブロック（１ブロック）と、インデックスステージ０
ブロック（６ブロック）と、インデックスステージ１ブ
ロック（６ブロック）と、バックアップブロック（１ブ
ロック）と、ワークエリアブロック（１５ブロック）
と、ＰＣＭデータブロック（４６９ブロック）の６種類
がある。

【００２５】また、上述のＴＯＣ情報は、エターナルブ
ロックと、インデックスステージ０ブロックと、インデ
ックスステージ１ブロックと、バックアップブロック
と、ワークエリアブロックとによって構成される。な
お、音声データは、ＰＣＭブロックに書き込まれる。

【００２６】各ブロックは、図３に示すように、１ペー
ジ（＝５２８バイト）が１６個集合して構成され、ペー
ジ０，ページ１，・・・，ページ１４，ページ１５を有
する。この１ページは５１２バイトのデータエリアと１
６バイトの冗長エリアとからなる。なお、ここではデー
タの記録再生の不可能なバッド・ブロック（以下、「無
効ブロック」という。）は最大１０ブロック存在してい
る。また、無効ブロック以外のブロックをグッド・ブロ
ック（以下、有効ブロックという。）。

【００２７】ここで、エターナルブロックは、最初に読
み出されるＴＯＣ情報であって、ページ０のみにデータ
がある。よって、ページ１〜ページ１５にはデータがな
い。

【００２８】エターナルブロックのページ０は、具体的
には図４に示すように、４バイトのエターナルブロック
認識用のデータと、２バイトのエターナルブロックアド
レスと、２バイトのインデックスステージ０アドレス
と、２バイトのインデックスステージ１アドレスと、２
バイトのワークエリアブロックスタートアドレスと、４
バイトのダミーデータと、１２８バイトのブランクマッ
プとを備える。なお、ブランクマップは、無効ブロック
であるか否かをブロック毎に示す無効ブロックマップが
記憶される場所である。

【００２９】無効ブロックマップは、ブロック毎に無効
ブロックであるか否かを１ビットで示すことによって作
成され、全てのブロックに対して、そのブロックが有効
ブロック又は無効ブロックであるかを記述している。し
たがって、フラッシュメモリの総ブロック数をＮ個とす
ると、Ｎ／８バイト分のエリアを上記無効ブロックマッ
プのために設けておけばよい。ここでは、フラッシュメ
モリ９の総ブロック数は５１２個なので、６４バイト分
のエリアがあればよい。

【００３０】例えば、上記無効ブロックでは、図５に示
すように、全てのブロックに対して、有効ブロックであ
れば「０」、無効ブロックであれば「１」が記述され
る。また、データの読出しや書込み等を行っているとき
にブロックが破損して無効ブロックが生じたときは、そ
のブロックが無効ブロックであることを示すように上記
無効ブロックマップを書き換えるようにしてもよい。

【００３１】なお、無効ブロックマップは、フラッシュ
メモリの製造時から設けられてもよいし、また、記録／
再生を行う前にＣＰＵ３２に全てのブロックをスキャン
させて無効ブロックの有無を判断させてから作成されて
もよい。これは、フラッシュメモリは製造時から複数の
無効ブロックを有し、各無効ブロックにはそのブロック
が無効ブロックであることを示すフラグが設けられてい
るので、このフラグに基づいて無効ブロックマップを作
成するのは、フラッシュメモリの製造の最終段階でも可
能であるし、ＣＰＵ３２が記録／再生の制御をする前で
も可能だからである。

【００３２】インデックスステージ０ブロックとインデ
ックスステージ１ブロックは同じ構成であり、データの
書換がある毎に、これらは交互に書き換えられる。すな
わち、音声データが書き込まれると例えばインデックス
ステージ０ブロックのデータが書き直され、再び音声デ
ータが書き込まれるとインデックスステージ１ブロック
のデータが書き直される。以下、これらのブロックをイ
ンデックスステージブロックと称して説明する。

【００３３】インデックスステージブロックは、上述の
ように６ブロックあり、ファイルデータからなるもの
（５ブロック）と、ステージデータからなるもの（１ブ
ロック）とがある。

【００３４】ファイルデータからなるインデックスステ
ージブロックは、図６に示すように、ページ０からペー
ジ１１にあるＡＤＲデータ部と、ページ１２からページ
１５にあるＨＤＲ部とで構成される。

【００３５】ＡＤＲデータ部は、具体的には図７に示す
ように、音声データが記録されているファイル毎に、当
該ファイルのＳＰ又はＬＰのモードを示す「ＳＰ」と、
当該ファイルの上位のスタートアドレスを示す「ＳＴ
Ｈ」及び下位のスタートアドレスを示す「ＳＴＭ」と、
当該ファイルの上位のエンドアドレスを示す「ＥＮＨ」
及び下位のエンドアドレスを示す「ＥＮＭ」とを有す
る。

【００３６】例えば、６件の音声データが録音された場
合、図８に示すように、上記ＡＤＲデータ部には上記６
件毎に対応する「０１」〜「０６」までのＩＤナンバが
記録される。そして、ＩＤナンバ毎に、記録モード（Ｓ
Ｐ）と、そのＩＤナンバの音声データが記録されている
場所のスタートアドレス（ＳＴＨ，ＳＴＭ）とエンドア
ドレス（ＥＮＨ，ＥＮＭ）が記録されている。なお、Ｉ
Ｄナンバ０１及びＩＤ０３の音声データの容量は大きい
ので、図７に示すように、例えばＩＤナンバ０１は２つ
のファイルで構成され、ＩＤナンバ０３は４つのファイ
ルで構成されている。このとき各ファイル毎に記録モー
ドとスタートアドレス及びエンドアドレスが記録され
る。

【００３７】また、ＨＤＲデータ部は、図８に示すよう
に、ファイル毎に、当該ファイルのプライオリティを示
す「ＰＲＩ」と、アラームセットのオン／オフを示す
「ＡＬＭ」と、アラームを鳴らす月，日，時，分，曜日
を示す「ＡＭＯ」，「ＡＤＡ」，「ＡＨＯ」，「ＡＭ
Ｉ」，「ＡＯＷ」とを有する。ここで、プライオリティ
とは、音声データのファイルの再生の優先順位を示すも
のである。また、ＨＤＲデータ部は、音声データが更新
されなくても、プライオリティやアラームの設定変更が
ある毎に更新される。

【００３８】一方、ステージデータからなるインデック
スステージブロックは、図９に示すように、ページ０に
ある有効マークと、ページ１にあるモード中断マーク
と、ページ２にあるブランクマップと、ページ３にある
エターナルブロックブランクマップとを備える。

【００３９】バックアップブロックは、上述のエターナ
ルブロックのバックアップである。すなわち、エターナ
ルブロックをコピーしたものである。したがって、エタ
ーナルブロックが新たに書き換えられると、バックアッ
プブロックも同様に書き換えられるようになっている。

【００４０】ワークエリアブロックは、音声データの記
録時にインデックスデータを一時的に記録しておくエリ
アである。ワークエリアブロックは、図１０に示すよう
に、インデックスステージブロックとほぼ同様の構成と
なっており、ＩＤナンバーと、ＳＰ／ＬＰ情報と、音声
データの上位スタートアドレスと、音声データの下位ス
タートアドレスと、音声データの上位エンドアドレス
と、音声データの下位エンドアドレスとをそれぞれ１バ
イトずつ備える。したがって、このワークエリアブロッ
クでは、ワークエリアブロックのデータを読み出しなが
ら、インデックスステージブロックの書換が行われ、ス
タートアドレス等のデータがそのまま書き込まれる。

【００４１】ＰＣＭデータブロックは、主として音声デ
ータが記録されるエリアである。また、ＰＣＭデータブ
ロックでは、図１１に示すように、１ページ毎に音声デ
ータのみならず、その音声データの記録された年，月，
日，時，分，秒，曜日も記録される。具体的に１ページ
においては、５１２バイトの音声データ、各１バイトの
年，月，日，時，分，秒，曜日のデータ、１バイトの時
計フラグが記録される。

【００４２】以上のように構成されたＩＣレコーダ１に
おいて、記録又は再生を行っていないときに録音ボタン
５６が押圧されると、ＣＰＵ３２は、エターナルブロッ
クを認識して、このエターナルブロックから無効ブロッ
クマップのデータを読み出す。ＣＰＵ３２は、上記無効
ブロックマップのデータに基づいて、全てのブロックに
ついて無効ブロックであるか否かを判断し、無効ブロッ
クを避けてデータの書込みを行うように制御する。

【００４３】具体的には、ＣＰＵ３２は、マイクロホー
ン１１からの音声信号をエンコーダ１４を介して所定の
音声データに変換して、この音声データをフラッシュメ
モリ９の有効ブロックに書き込む制御を行う。なお、フ
ラッシュメモリ９には、上述の図７に示すように、既に
６件の音声データが記録されているものとする。

【００４４】ＣＰＵ３２は、上記録音ボタン５６が押さ
れると、録音モードに対応したプログラムをＲＯＭ３１
から読み出して実行し、増幅器１２、ＡＧＣ１３、エン
コーダ１４等を動作させ、バッファメモリ１５を介して
所定時間蓄積された音声データをフラッシュメモリ９の
ＰＣＭデータブロックに記憶させる。

【００４５】ＣＰＵ３２は、ＰＣＭデータブロック毎
に、５１２バイトの音声データを記録するとともに、当
該ＰＣＭデータブロックにその記録時の年月日及び時分
までも記録する。ＣＰＵ３２は、停止ボタン５５が押圧
されるまで、上記音声データを１件分として各ＰＣＭデ
ータブロックに書き込む制御を行う。

【００４６】ＣＰＵ３２は、停止ボタン５５が押圧され
ると、ＰＣＭデータブロックに音声データを記録する制
御を停止し、ＴＯＣ情報の書換を行う。具体的には、イ
ンデックスステージブロックを書き換える。ＣＰＵ３２
は、ファイルデータからなるインデックスステージブロ
ックのＡＤＲデータ部に対して、７件目の音声データを
ＩＤナンバ０１として、モード設定、スタートアドレス
及びエンドアドレスのデータを書き込む。そして、ＣＰ
Ｕ３２は、元のＩＤナンバ０１〜ＩＤナンバ０６をＩＤ
ナンバ０２〜ＩＤナンバ０７として、それぞれのＩＤナ
ンバのモード設定、スタートアドレス及びエンドアドレ
スのデータを書き込む。

【００４７】以上のように、ＣＰＵ３２は、図１２に示
すように、新しく録音された７件目の音声データのＩＤ
ナンバ１とし、元のＩＤナンバ０１〜ＩＤナンバ０６を
それぞれＩＤナンバ０２〜ＩＤナンバ０７として１つず
つスライドしてＴＯＣ情報を書き換える。すなわち、最
新の音声データをＩＤナンバ１として記録している。

【００４８】つぎに、音声データを再生する場合につい
て説明する。利用者が記録又は再生の停止中に図２に示
すジョグダイヤル５４をＺ方向に押すと、ＣＰＵ３２
は、再生を開始する。すなわちＣＰＵ３２は、フラッシ
ュメモリ９からエターナルブロックのエターナルブロッ
ク認識用のデータによって当該エターナルブロックを認
識し、このエターナルブロックのデータを読み出してＲ
ＡＭ３４に格納する。なお、ＣＰＵ３２は、エターナル
ブロックを認識することができなかったときは、バック
アップブロックを認識しこのバックアップブロックのデ
ータを読み出す。

【００４９】ＣＰＵ３２は、上記エターナルブロック又
はバックアップブロック内のインデックスステージ０ア
ドレス又はインデックスステージ１アドレスに基づい
て、インデックスステージブロックのデータを読み出
す。

【００５０】ＣＰＵ３２は、ファイルデータからなるイ
ンデックスステージブロックのＡＤＲデータ部に基づい
て、ＰＣＭブロック内の音声データを読み出す制御を行
う。このとき、ＣＰＵ３２は、ＩＤナンバ０１，ＩＤナ
ンバ０２，ＩＤナンバ０３，・・・の順に音声データを
読み出す。具体的には、ＣＰＵ３２は、最初にＡＤＲデ
ータ部のＩＤナンバ０１のスタートアドレス（ＳＴＨ，
ＳＴＭ）及びエンドアドレス（ＥＮＨ，ＥＮＭ）に基づ
いて、ＩＤナンバ０１の音声データを読み出す。読み出
された音声データは、デコーダ２１，フィルタ２２等を
介して音声信号に変換されて、スピーカ２４に供給され
る。したがって、スピーカ２４は、ＩＤナンバ０１の音
声を出力することができる。

【００５１】ＣＰＵ３２は、図２に示す停止ボタン５５
が押圧されるまで、音声データの読み出しを続ける。し
たがって、ＣＰＵ３２は、上述のようにＩＤナンバ０１
の音声がスピーカ２４から出力されると、次にＩＤナン
バ０２，ＩＤナンバ０３，・・・の順に音声データの読
み出しを行う。

【００５２】以上のように、上記ＩＣレコーダ１は、図
１２に示すように、音声を録音する毎に最新の音声デー
タをＩＤナンバ０１としてフラッシュメモリ９に記憶
し、音声を出力するときはＩＤナンバ０１，ＩＤナンバ
０２，ＩＤナンバ０３，・・・の順に行っている。これ
により、重要な用件ほどＩＤナンバの最初の方に設定さ
れるようになり、わざわざ重要で最新の用件をサーチす
る必要がなくなり、操作性が向上する。

【００５３】また、上記ＩＣレコーダ１は既に記録され
た用件に他の用件を追加して合わせて１件して録音（後
追い録音）することができる。このとき、ＣＰＵ３２
は、図１３に示すステップＳ１以下の処理を行う。

【００５４】ＩＣレコーダ１が例えばＩＤナンバ０２の
音声データを再生しているとき（ステップＳ１）、利用
者が録音ボタン５６を押圧すると、ＣＰＵ３２は、タイ
マ３３を作動させて、録音ボタン５６が１秒以上押圧さ
れているかを判定する（ステップＳ２）。ＣＰＵ３２
は、録音ボタンが１秒以上押圧されたと判定したときは
ＩＤナンバ０２の音声データの再生を停止し（ステップ
Ｓ３）、１秒以上押圧されなかったときはそのまま再生
を続行する。

【００５５】ＣＰＵ３２は、再生を停止した後、マイク
ロホーン１１に入力される音声の録音を開始し（ステッ
プＳ４）、音声データをフラッシュメモリ９のＰＣＭデ
ータブロックに書き込む制御を行う。そして、ＣＰＵ３
２は、停止ボタン５５が押されるか又はフラッシュメモ
リ９の容量がいっぱになるまで録音を続ける（ステップ
Ｓ５）。そして、ＣＰＵ３２は、停止ボタン５５が押さ
れるか又はフラッシュメモリ９の容量がいっぱになった
ときは、録音を停止する（ステップＳ６）。

【００５６】ＣＰＵ３２は、録音を停止すると、音声デ
ータのＴＯＣ情報の書換を実行する（ステップＳ７）。
具体的には図１４に示すように、ＣＰＵ３２は、ファイ
ルデータからなるインデックスステージブロックのＡＤ
Ｒデータ部において、まず、録音前からあったＩＤナン
バ０１及びＩＤ０２のスタートアドレス（ＳＴＨ，ＳＴ
Ｍ）及びエンドアドレス（ＥＮＨ，ＥＮＭ）を書き込
む。つぎに、ＣＰＵ３２は、ＩＤナンバ０２として新た
に追加録音した音声データの記録位置を示すスタートア
ドレス及びエンドアドレスを書き込み、そして、録音前
からあったＩＤナンバ０３以降の音声データのスタート
アドレス等を再び書き込む制御を行う。このように、Ｃ
ＰＵ３２は、新しく追加録音する音声データをＩＤナン
バ０２として、そのスタートアドレス（ＳＴＨ，ＳＴ
Ｍ）及びエンドアドレス（ＥＮＨ，ＥＮＭ）を書き込
む。

【００５７】したがって、ＩＣレコーダ１は、上述のよ
うに再生を開始すると、ＩＤナンバ０１，ＩＤナンバ０
２，・・・の順で音声データの再生を行う。このとき、
追加録音を行った用件は、図１５に示すように、ＩＤナ
ンバ０２の再生を行っているときにスピーカ２４から出
力される。

【００５８】すなわち、上記ＩＣレコーダ１は、既に録
音されている複数の用件の何れか一つを選択してその用
件に追加して新しい用件を録音することができる。これ
により、利用者は、既に録音した用件と関連のある用件
を新しく録音するときは、既に記録されている用件の音
声データと新しい用件の音声データとを同じＩＤナンバ
にすることによって１つの用件として取り扱うことがで
きる。よって、関連のある用件をバラバラに録音した場
合に、それらの用件をサーチする手間を省いて操作性を
向上させることができる。また、操作部５０を従来から
の構成のままできるので、生産コストを上げることな
く、上述の追加録音をすることが可能となる。

【００５９】なお、上述の実施の形態では、所定のファ
イルを再生しているときに録音ボタン５６が１秒間以上
押圧されると後追い録音モードになるものとして説明し
たが、後追い録音モードはこの場合に限られるものでは
ない。

【００６０】例えば、利用者がＩＤナンバ０２のファイ
ルを再生を停止させてから、録音ボタン５６を所定時間
（例えば２秒間）押圧すると、ＣＰＵ３２は、後追い録
音モードになって、図１３に示すステップＳ４以下の処
理を行うことによって、ＩＤナンバ０２として新たな音
声データをフラッシュメモリ９に記録するようにしても
よい。

【００６１】

【発明の効果】以上詳細に説明したように、本発明に係
る記憶装置によれば、無効ブロックであるか否かをブロ
ック毎に示す無効ブロックマップを少なくとも１つのブ
ロック内に記憶し、無効ブロックマップに基づいて無効
ブロック以外のブロックにデータを書き込み又は無効ブ
ロック以外のブロックからデータを読み出すことによっ
て、記憶手段の全ブロックをスキャンすることなく何れ
のブロックに無効ブロックがあるかを迅速に認識するこ
とができる。

【図面の簡単な説明】

【図１】本発明を適用したＩＣレコーダの具体的な構成
を示すブロック図である。

【図２】上記ＩＣレコーダの正面図である。

【図３】上記ＩＣレコーダのフラッシュメモリの構成図
である。

【図４】上記フラッシュメモリのエターナルブロックの
構成図である。

【図５】上記エターナルブロックの無効ブロックマップ
の構成図である。

【図６】上記フラッシュメモリのファイルデータからな
るインデックスステージブロックの構成図である。

【図７】上記インデックスステージブロックのＡＤＲデ
ータ部の構成図である。

【図８】上記インデックスステージブロックのＨＤＲデ
ータ部の構成図である。

【図９】上記フラッシュメモリのファイルデータからな
るインデックスステージブロックの構成図である。

【図１０】上記フラッシュメモリのワークエリアブロッ
クの構成図である。

【図１１】上記フラッシュメモリのＰＣＭデータブロッ
クの構成図である。

【図１２】新しく録音された音声データの記録位置の説
明図である。

【図１３】ＩＤナンバ０２として新しく音声データを追
加録音するときのＣＰＵの動作を説明するフローチャー
トである。

【図１４】ＩＤナンバ０２として新しく音声データを追
加録音したときのインデックスステージブロックのＡＤ
Ｒデータ部の構成図である。

【図１５】ＩＤナンバ０２として新しく追加録音された
音声データの記録位置の説明図である。

【符号の説明】

１１マイクロホーン、９フラッシュメモリ、２４
スピーカ、３２ＣＰＵ

Claims

【特許請求の範囲】

【請求項１】複数のブロックに分割された記憶領域を
有し、上記ブロック毎にデータを記憶するとともに、無
効ブロックであるか否かをブロック毎に示す無効ブロッ
クマップを少なくとも１つのブロック内に記憶する記憶
手段と、上記無効ブロックマップに基づいて、無効ブロック以外
のブロックにデータを書き込み又は無効ブロック以外の
ブロックからデータを読み出す制御を行う制御手段とを
備える記憶装置。
【請求項２】上記制御手段は、上記記憶手段に無効ブ
ロックが生じると、このブロックが無効ブロックである
ことを示すように上記無効ブロックマップを書き換える
制御を行うことを特徴とする請求項１記載の記憶装置。
【請求項３】上記記憶手段は、ブロック毎に無効ブロ
ックであるか否かを１ビットで示すことによって作成さ
れる無効ブロックマップを記憶することを特徴とする請
求項１記載の記憶装置。
【請求項４】上記記憶手段は、上記無効ブロックマッ
プを記憶する第１のブロックと、第１のブロックをコピ
ーしてバックアップした第２のブロックを記憶し、上記制御手段は、上記記憶手段の第１のブロックが無効
ブロックになると、上記第２のブロック内の無効ブロッ
クマップに基づいて無効ブロック以外のブロックにデー
タを書き込み又は無効ブロック以外のブロックからデー
タを読み出す制御を行うことを特徴とする請求項１記載
の記憶装置。