JP3948062B2 - 記憶装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリを用いた記憶装置に関する。
【０００２】
【従来の技術】
従来より、画像データ，音声データ，アプリケーションデータ等をフラッシュメモリに記憶する記憶装置が提案されている。上記フラッシュメモリには、画像データ等とともに、そのデータのＩＤナンバ，スタートアドレス及びエンドアドレス，記録時刻等からなる管理情報が記憶される。
【０００３】
管理情報は、検索の容易さを優先して、通常、フラッシュメモリのアドレスの先頭の００００ｈ番地又はアドレスの最後のＦＦＦＦｈ番地のブロックに記憶されている。
【０００４】
そして、上記記憶装置から所定のデータを読み出すときは、マイクロコンピュータ（以下、「マイコン」という。）が、管理情報を検索し、この管理情報に記述されているスタートアドレス及びエンドアドレスに基づいて上記所定のデータを読み出している。
【０００５】
【発明が解決しようとする課題】
ところで、マイコンは、静電気や電源電圧，その他予期し得ない原因によって異常動作することがある。このとき、マイコンは、その異常動作によってフラッシュメモリの特定のアドレスをセットして、そのアドレスに該当するデータを破壊することが多い。
【０００６】
例えば音声データが破壊されたときは、その音声データを再生すると再生音に異常が生じるものの、マイコンの動作やフラッシュメモリの読出し／書込みの動作に何等影響はなく、破壊された音声データをいったん消去すれば再び正常にフラッシュメモリを使用することができる。
【０００７】
しかし、データの書込み／読み出し等を管理する管理情報が破壊されると、既に記憶されたデータを一切読み出すことができなくなり、事実上フラッシュメモリを使用することができなくなる。
【０００８】
また、マイコンの異常動作時においては、ランダムな０と１と組み合わせからなるアドレスがフラッシュメモリにセットされる可能性は低く、全て０又は全て１からなるアドレスがセットされる可能性が高い。換言すると、マイコンの異常時においては、アドレスの先頭又は最後にあるデータが破壊される可能性が非常に高く、このとき管理情報が破壊されてしまい、既に記憶されているデータを読み出すことができくなる問題が生じた。
【０００９】
本発明は、このような実情を鑑みて提案されたものであり、異常動作等が生じても管理情報を破壊することなく所望のデータを読み出すことができる記憶装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る記憶装置は、データと、アドレスの先頭又は最後にあるブロックを除外して上記データを管理する管理情報とを記憶する記憶手段と、上記管理情報に基づいて所定のデータを読み出す制御を行う制御手段とを備える。上記管理情報は、少なくとも、上記データが記憶されているアドレス情報を含む第１のインデックスステージブロックと第２のインデックスステージブロックとに格納され、上記第１のインデックスステージブロックと上記第２のインデックスステージブロックは、データの書き換えがある毎に交互に書き込みが行われる。具体的に、新たなデータが上記記憶手段に記憶されるときは、既存のデータのアドレス情報と新たなデータのアドレス情報とが上記第１のインデックスステージブロック又は上記第２のインデックスステージブロックの何れかに書き込まれる。
【００１１】
すなわち、上記記憶装置では、アドレスの先頭又は最後にあるブロックを除外して管理情報が記憶されているので、異常動作が生じても管理情報が破壊されるのを回避することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
本発明は、例えば図１に示すような構成のＩＣレコーダ１に適用される。
【００１３】
上記ＩＣレコーダ１は、記録部１０によって電気的にデータの消去／再書込みが可能な不揮発性メモリであるＥＥＰＲＯＭ（Electrical Erasable/Programmable Read-Only Memory ）すなわちフラッシュメモリ９に音声データを記憶させ、フラッシュメモリ９の音声データを再生部２０によって再生する制御を行う制御部３０を有し、表示部４０に操作部５０からの操作内容やフラッシュメモリ９の音声データの内容を表示させるものである。
【００１４】
上記記録部１０は、音声を電気信号に変換して音声信号を出力するマイクロホーン１１と、マイクロホーン１１からの音声信号を増幅する増幅器１２と、増幅器１２で増幅された音声信号の利得制御を行う自動利得制御回路（以下、「ＡＧＣ」：Automatic Gain Controllerという。）１３と、ＡＧＣ１３からの音声信号を音声データに変換するエンコーダ１４と、エンコーダ１４からの音声データを一時記憶するバッファメモリ１５とを備える。
【００１５】
マイクロホーン１１は、入力される音を音声信号に変換して増幅器１２に供給し、増幅器１２は、音声信号を増幅してＡＧＣ１３に供給する。ＡＧＣ１３は、増幅器１２で増幅された音声信号を、その利得が所定値になるように利得制御を行ってエンコーダ１４に供給する。
【００１６】
エンコーダ１４は、音声信号が時間的に相関が強いことから、例えば適応型差分パルスコードモジュレーション（以下、「ＡＤＰＣＭ」：Adaptive Differential Pulse Code Modulation という。）方式により、音声信号を符号化して音声データを生成し、この音声データをバッファメモリ１５を介してフラッシュメモリ９に供給する。
【００１７】
また、エンコーダ１４は、２つのモードに応じて音声データの符号化量を調整することができ、例えばＳＰモードのとき８ｋＨｚでサンプリングを行い、ＬＰモードのときは４ｋＨｚでサンプリングを行って、時間軸方向に対して音声信号の符号化量を調整する。
【００１８】
一方、再生部２０は、フラッシュメモリ９から読み出された音声データを元の音声信号に変換するデコーダ２１と、高域成分を除去するフィルタ２２と、フィルタ２２からの音声信号を増幅してスピーカ２４に供給する増幅器２３とを備える。
【００１９】
デコーダ２１は、記録部１０のエンコーダ１４に対応したものであり、上述のＳＰモード又はＬＰモードに応じてフラッシュメモリ９から読み出された音声データ、すなわちＡＤＰＣＭ方式で符号化された音声データを復号していわゆるＰＡＭ信号を生成する。フィルタ２２は、このＰＡＭ信号から音声帯域以上の高周波成分を除去して、音声信号を出力する。増幅器２３は、デコーダ２１から供給される音声信号を増幅してスピーカ２４を駆動する。かくして、録音された音がスピーカ２４から出力される。
【００２０】
制御部３０は、このＩＣレコーダ１の動作を制御するためのプログラムが記憶されているＲＯＭ３１と、ＲＯＭ３１に記憶されているプログラムを実行して、フラッシュメモリ９や記録部１０，再生部２０，表示部３０を制御するマイクロコンピュータ（以下、ＣＰＵという。）３２と、時刻情報を生成するタイマ３３と、時刻やプログラムの実行結果等を一時的に記憶するランダム・アクセス・メモリ（以下、ＲＡＭ：Random Access Memoryという。）３４とを備え、操作部５０の操作設定に基づいて各回路を制御する。
【００２１】
また、ＣＰＵ３２は、例えばタイマ３３が所定時刻になると、フラッシュメモリ９に記録されている音声データを読み出す制御を行う。
【００２２】
表示部４０は、低消費電力の液晶表示パネル４１と、この液晶表示パネル４１を照明するためのバックライト４２とを備え、ＩＣレコーダ１の動作状態や操作手順を表示する。
【００２３】
また、上述の記録部１０，再生部２０，制御部３０は図２に示す匡体６０内に設けられている。匡体６０の操作面には、図２に示すように、表示パネル４１が外部を臨むように設けられ、さらに、記録再生等の操作を行うための操作部５０が配設されている。
【００２４】
操作部５０は、具体的には、ファイルボタン５１と、メニューボタン５２と、プライオリティボタン５３と、ジョグダイヤル５４と、停止ボタン５５と、録音ボタン５６と、消去ボタン５７と、ホールドスイッチ５８とを有する。
【００２５】
ファイルボタン５１は、ファイルを変更操作するためのものである。なお、１件の音声データは、１以上のファイルから構成される。メニューボタン５２は、モード状態をメニューモードに設定するものである。また、メニューモードに設定されると、ジョグダイヤル５４によって種々の操作設定が可能になる。プライオリティボタン５３は、録音されたファイルの優先順位を切換設定するものである。停止ボタン５５は、録音中又は再生中の動作を中止させるものである。録音ボタン５６は、録音を開始するためものである。消去ボタン５７は、再生中又は停止中に１件の音声データを消去するためのものである。ホールドスイッチ５８は、動作中又は停止中の状態を維持するためのスライドスイッチであり、ホールドオン／オフの切換を設定することによってボタン操作を有効にしたり無効にするものである。
【００２６】
ここで、上述のフラッシュメモリ９は、例えばＮＡＮＤ型のものである。フラッシュメモリ９は、バッファメモリ１５から供給される音声データを記憶すると共に、どの領域に記憶したか等を示す音声データを管理する管理情報（以下、ＴＯＣ情報という。）を記憶する。上記フラッシュメモリ９は、８×１６Ｍビットの容量を有し、ＳＰモードでは２００〜３４００Ｈｚの音声信号に対応した１６分間分の音声データを記憶することができ、ＬＰモードでは２００〜１７００Ｈｚの音声信号に対応した２４分間分の音声データを記憶することができる。
【００２７】
ここで、上記フラッシュメモリ９には、図３に示すように、消去単位となる５１２ブロック毎に音声データ等が分割されて記憶される。そして、これらのブロックは６種類に分けられる。具体的には、エターナルブロック（１ブロック）と、インデックスステージ０ブロック（６ブロック）と、インデックスステージ１ブロック（６ブロック）と、バックアップブロック（１ブロック）と、ワークエリアブロック（１５ブロック）と、ＰＣＭデータブロック（４６９ブロック）の６種類がある。
【００２８】
また、上述のＴＯＣ情報は、エターナルブロックと、インデックスステージ０ブロックと、インデックスステージ１ブロックと、バックアップブロックと、ワークエリアブロックとによって構成される。なお、音声データは、ＰＣＭデータブロックに書き込まれる。
【００２９】
各ブロックは、図３に示すように、１ページ（＝５２８バイト）が１６個集合して構成され、ページ０，ページ１，・・・，ページ１４，ページ１５を有する。この１ページは５１２バイトのデータエリアと１６バイトの冗長エリアとからなる。なお、データの記録再生の不可能なブロック（以下、「無効ブロック」という。）は最大１０ブロック存在している。
【００３０】
ここで、エターナルブロックはフラッシュメモリ９の最初又は最後のブロック以外、すなわちアドレスの先頭又は最後以外に設けられている。エターナルブロックは、最初に読み出されるＴＯＣ情報であって、このデータに基づいてインデックスステージ０ブロックやインデックスステージ１ブロック等が読み出される。このように、エターナルブロックは、データを読み出すための重要なものであり、静電気，異常電圧等の異常動作時に最も破壊される可能性の高い場所であるアドレスの先頭又は最後を避けて配置されている。すなわち、例えば音声データの記録されているブロックが破壊されてもかかるブロックのデータをいったん消去すればその後問題は生じない。しかし、エターナルブロックが破壊されてしまうと全てのデータを読み出すことが不可能となってしまうので、これを回避すべくエターナルブロックは上述のようにアドレスの先頭又は最後以外のブロックに設けられている。
【００３１】
なお、エターナルブロックでは、ページ０のみにデータがあり、ページ１〜ページ１５にはデータがない。
【００３２】
エターナルブロックのページ０は、具体的には図４に示すように、４バイトのエターナルブロック認識用のデータと、２バイトのエターナルブロックアドレスと、２バイトのインデックスステージ０アドレスと、２バイトのインデックスステージ１アドレスと、２バイトのワークエリアブロックスタートアドレスと、４バイトのダミーデータと、１２８バイトのブランクマップとを備える。なお、ブランクマップは、上述の無効ブロックの場所を示すものである。
【００３３】
インデックスステージ０ブロックとインデックスステージ１ブロックは同じ構成であり、データの書換がある毎に、これらは交互に書き換えられる。すなわち、音声データが書き込まれると例えばインデックスステージ０ブロックのデータが書き直され、再び音声データが書き込まれるとインデックスステージ１ブロックのデータが書き直される。以下、これらのブロックをインデックスステージブロックと総称して説明する。
【００３４】
インデックスステージブロックは、上述のようにそれぞれ６ブロックあり、ファイルデータからなるもの（５ブロック）と、ステージデータからなるもの（１ブロック）とがある。
【００３５】
ファイルデータからなるインデックスステージブロックは、図５に示すように、ページ０からページ１１にあるＡＤＲデータ部と、ページ１２からページ１５にあるＨＤＲ部とで構成される。
【００３６】
ＡＤＲデータ部は、具体的には図６に示すように、例えば「０１」〜「０６」のＩＤナンバと、音声データが記録されているファイル毎に、当該ファイルのＳＰ又はＬＰのモードを示す「ＳＰ」と、当該ファイルの上位のスタートアドレスを示す「ＳＴＨ」及び下位のスタートアドレスを示す「ＳＴＭ」と、当該ファイルの上位のエンドアドレスを示す「ＥＮＨ」及び下位のエンドアドレスを示す「ＥＮＭ」とを有する。
【００３７】
例えば、６件の音声データが録音された場合、図７に示すように、上記ＡＤＲデータ部には上記６件毎に対応する「０１」〜「０６」までのＩＤナンバが記録される。なお、このＩＤナンバは、録音された６件の音声データの再生の順序を示すものである。そして、ＩＤナンバ毎に、記録モード（ＳＰ）と、そのＩＤナンバの音声データが記録されている場所のスタートアドレス（ＳＴＨ，ＳＴＭ）とエンドアドレス（ＥＮＨ，ＥＮＭ）が記録されている。なお、ＩＤナンバ０１及びＩＤ０３の音声データの容量は大きいので、図６に示すように、例えばＩＤナンバ０１は２つのファイルで構成され、ＩＤナンバ０３は４つのファイルで構成されている。このとき各ファイル毎に記録モードとスタートアドレス及びエンドアドレスが記録される。
【００３８】
また、ＨＤＲデータ部は、図７に示すように、ファイル毎に、当該ファイルのプライオリティを示す「ＰＲＩ」と、アラームセットのオン／オフを示す「ＡＬＭ」と、アラームを鳴らす月，日，時，分，曜日を示す「ＡＭＯ」，「ＡＤＡ」，「ＡＨＯ」，「ＡＭＩ」，「ＡＯＷ」とを有する。ここで、プライオリティとは、音声データのファイルの再生の優先順位を示すものである。また、ＨＤＲデータ部は、音声データが更新されなくても、プライオリティやアラームの設定変更がある毎に更新される。
【００３９】
一方、ステージデータからなるインデックスステージブロックは、図８に示すように、ページ０にある有効マークと、ページ１にあるモード中断マークと、ページ２にあるブランクマップと、ページ３にあるエターナルブロックブランクマップとを備える。
【００４０】
バックアップブロックは、上述のエターナルブロックのバックアップであり、エターナルブロックをコピーしたものである。したがって、エターナルブロックが新たに書き換えられると、バックアップブロックも同様に書き換えられるようになっている。なお、バックアップブロックは、１個である必要はなく、複数個あってもよい。そして、エターナルブロックが無効ブロックになると、バックアップブロック内のブランクマップに基づいて、無効ブロック以外のブロックからデータが読み出される。
【００４１】
ワークエリアブロックは、音声データの記録時にインデックスデータを一時的に記録しておくエリアである。ワークエリアブロックは、図９に示すように、インデックスステージブロックとほぼ同様の構成となっており、ＩＤナンバーと、ＳＰ／ＬＰ情報と、音声データの上位スタートアドレスと、音声データの下位スタートアドレスと、音声データの上位エンドアドレスと、音声データの下位エンドアドレスとをそれぞれ１バイトずつ備える。したがって、このワークエリアブロックでは、ワークエリアブロックのデータを読み出しながら、インデックスステージブロックの書換が行われ、スタートアドレス等のデータがそのまま書き込まれる。
【００４２】
ＰＣＭデータブロックは、主として音声データが記録されるエリアである。また、ＰＣＭデータブロックでは、図１０に示すように、１ページ毎に音声データのみならず、その音声データの記録された年，月，日，時，分，秒，曜日も記録される。具体的に１ページにおいては、５１２バイトの音声データ、各１バイトの年，月，日，時，分，秒，曜日のデータ、１バイトの時計セットフラグが記録される。
【００４３】
以上のように構成されたＩＣレコーダ１において、記録又は再生を行っていないときに録音ボタン５６が押圧されると、ＣＰＵ３２は、音声データをフラッシュメモリ９に書き込む制御を行う。なお、フラッシュメモリ９には、上述の図６に示すように、既に６件の音声データが記録されているものとする。
【００４４】
具体的には、ＣＰＵ３２は、上記録音ボタン５６が押圧されると、録音モードに対応したプログラムをＲＯＭ３１から読み出して実行し、増幅器１２、ＡＧＣ１３、エンコーダ１４等を動作させ、バッファメモリ１５を介して所定時間遅延された音声データをフラッシュメモリ９のＰＣＭデータブロックに記憶させる。
【００４５】
ＣＰＵ３２は、ＰＣＭデータブロック毎に、５１２バイトの音声データを記録するとともに、当該ＰＣＭデータブロックにその記録時の年月日及び時分までも記録する。ＣＰＵ３２は、停止ボタン５５が押圧されるまで、上記音声データを１件分として各ＰＣＭデータブロックに書き込む制御を行う。
【００４６】
ＣＰＵ３２は、停止ボタン５５が押圧されると、ＰＣＭデータブロックに音声データを記録する制御を停止し、ＴＯＣ情報の書換を行う。具体的には、インデックスステージブロックを書き換える。
【００４７】
ＣＰＵ３２は、ファイルデータからなるインデックスステージブロックのＡＤＲデータ部に対して、７件目の音声データをＩＤナンバ０１として、モード設定、スタートアドレス及びエンドアドレスのデータを書き込む。そして、ＣＰＵ３２は、元のＩＤナンバ０１〜ＩＤナンバ０６をＩＤナンバ０２〜ＩＤナンバ０７として、それぞれのＩＤナンバのモード設定、スタートアドレス及びエンドアドレスのデータを書き込む。
【００４８】
以上のように、ＣＰＵ３２は、図１１に示すように、新しく録音された７件目の音声データのＩＤナンバ１とし、元のＩＤナンバ０１〜ＩＤナンバ０６をそれぞれＩＤナンバ０２〜ＩＤナンバ０７として１つずつスライドしてＴＯＣ情報を書き換える。すなわち、最新の音声データをＩＤナンバ１として記録する。
【００４９】
つぎに、音声データを再生する場合について説明する。
利用者が記録又は再生の停止中に図２に示すジョグダイヤル５４をＺ方向に押圧すると、ＣＰＵ３２は、再生を開始する。すなわちＣＰＵ３２は、フラッシュメモリ９からエターナルブロックのエターナルブロック認識用のデータによって当該エターナルブロックを認識し、このエターナルブロックのデータを読み出す。なお、ＣＰＵ３２は、図３に示すエターナルブロックを認識することができなかったときは、バックアップブロックを認識しこのバックアップブロックのデータを読み出す。
【００５０】
ＣＰＵ３２は、上記エターナルブロック又はバックアップブロック内のインデックスステージ０アドレス又はインデックスステージ１アドレスに基づいて、インデックスステージブロックのデータを読み出す。
【００５１】
ＣＰＵ３２は、ファイルデータからなるインデックスステージブロックのＡＤＲデータ部に基づいて、ＰＣＭデータブロック内の音声データを読み出す制御を行う。このとき、ＣＰＵ３２は、ＩＤナンバ０１，ＩＤナンバ０２，ＩＤナンバ０３，・・・の順に音声データを読み出す。具体的には、ＣＰＵ３２は、最初にＡＤＲデータ部のＩＤナンバ０１のスタートアドレス（ＳＴＨ，ＳＴＭ）及びエンドアドレス（ＥＮＨ，ＥＮＭ）に基づいて、ＩＤナンバ０１の音声データを読み出す。読み出された音声データは、デコーダ２１，フィルタ２２等を介して音声信号に変換されて、スピーカ２４に供給される。したがって、スピーカ２４は、ＩＤナンバ０１の音声を出力することができる。
【００５２】
ＣＰＵ３２は、図２に示す停止ボタン５５が押圧されるまで、音声データの読み出しを続ける。したがって、ＣＰＵ３２は、上述のようにＩＤナンバ０１の音声がスピーカ２４から出力されると、次にＩＤナンバ０２，ＩＤナンバ０３，・・・の順に音声データの読み出しを行う。
【００５３】
以上のように、上記ＩＣレコーダ１は、図１１に示すように、音声を録音する毎に最新の音声データをＩＤナンバ０１としてフラッシュメモリ９に記憶し、音声を出力するときはＩＤナンバ０１，ＩＤナンバ０２，ＩＤナンバ０３，・・・の順に行っている。古いＩＤナンバの音声データよりも新しいＩＤナンバの音声データの方が重要である傾向が強いので、上述の制御により重要な用件ほどＩＤナンバの最初の方に設定されるようになり、わざわざ重要で最新の用件をサーチする必要がなくなり、操作性が向上する。
【００５４】
また、上記ＩＣレコーダ１は既に記録された用件に他の用件を追加して合わせて１件して録音（後追い録音）することができる。このとき、ＣＰＵ３２は、図１２に示すステップＳ１以下の処理を行う。
【００５５】
ＩＣレコーダ１が例えばＩＤナンバ０２の音声データを再生しているとき（ステップＳ１）、利用者が録音ボタン５６を押圧すると、ＣＰＵ３２は、タイマ３３を作動させて、録音ボタン５６が１秒以上押圧されているかを判定する（ステップＳ２）。ＣＰＵ３２は、録音ボタンが１秒以上押圧されたと判定したときはＩＤナンバ０２の音声データの再生を停止し（ステップＳ３）、１秒以上押圧されなかったときはそのまま再生を続行する。
【００５６】
ＣＰＵ３２は、再生を停止した後、マイクロホーン１１に入力される音声の録音を開始し（ステップＳ４）、音声データをフラッシュメモリ９のＰＣＭデータブロックに書き込む制御を行う。そして、ＣＰＵ３２は、停止ボタン５５が押されるか又はフラッシュメモリ９の容量が一杯になるまで録音を続ける（ステップＳ５）。そして、ＣＰＵ３２は、停止ボタン５５が押されるか又はフラッシュメモリ９の容量がいっぱになったときは、録音を停止する（ステップＳ６）。
【００５７】
ＣＰＵ３２は、録音を停止すると、音声データのＴＯＣ情報の書換を実行する（ステップＳ７）。具体的には図１３に示すように、ＣＰＵ３２は、ファイルデータからなるインデックスステージブロックのＡＤＲデータ部において、まず、録音前からあったＩＤナンバ０１及びＩＤナンバ０２のスタートアドレス（ＳＴＨ，ＳＴＭ）及びエンドアドレス（ＥＮＨ，ＥＮＭ）を書き込む。つぎに、ＣＰＵ３２は、ＩＤナンバ０２として新たに追加録音した音声データの記録位置を示すスタートアドレス及びエンドアドレスを書き込み、そして、録音前からあったＩＤナンバ０３以降の音声データのスタートアドレス等を再び書き込む制御を行う。このように、ＣＰＵ３２は、新しく追加録音する音声データをＩＤナンバ０２として、そのスタートアドレス（ＳＴＨ，ＳＴＭ）及びエンドアドレス（ＥＮＨ，ＥＮＭ）を書き込む。
【００５８】
したがって、ＩＣレコーダ１は、上述のように再生を開始すると、ＩＤナンバ０１，ＩＤナンバ０２，・・・の順で音声データの再生を行う。このとき、追加録音を行った用件は、図１４に示すように、ＩＤナンバ０２の再生を行っているときにスピーカ２４から出力される。
【００５９】
すなわち、上記ＩＣレコーダ１は、既に録音されている複数の用件の何れか一つを選択してその用件に追加して新しい用件を録音することができる。これにより、利用者は、既に録音した用件と関連のある用件を新しく録音するときは、既に記録されている用件の音声データと新しい用件の音声データとを同じＩＤナンバにすることによって１つの用件として取り扱うことができる。よって、関連のある用件をバラバラに録音した場合に、それらの用件をサーチする手間を省いて操作性を向上させることができる。また、操作部５０の構成を変える必要がないので、生産コストを上げることなく、上述の追加録音をすることが可能となる。
【００６０】
なお、上述の実施の形態では、所定のファイルを再生しているときに録音ボタン５６が１秒間以上押圧されると後追い録音モードになるものとして説明したが、後追い録音モードはこの場合に限られるものではない。
【００６１】
例えば、利用者がＩＤナンバ０２のファイルを再生を停止させてから、録音ボタン５６を所定時間（例えば２秒間）押圧すると、ＣＰＵ３２は、後追い録音モードになって、図１２に示すステップＳ４以下の処理を行うことによって、ＩＤナンバ０２として新たな音声データをフラッシュメモリ９に記録するようにしてもよい。
【００６２】
【発明の効果】
以上詳細に説明したように、本発明に係る記憶装置によれば、先頭アドレスのあるブロックを除外して、データと上記データを管理する管理情報とを所定数のブロック毎に記憶して、管理情報に基づいて所定のデータを読み出すことによって、静電気，異常電圧等の異常動作等が生じても管理情報が破壊されるのを回避して、所望のデータを読み出すことができる。
【図面の簡単な説明】
【図１】本発明を適用したＩＣレコーダの具体的な構成を示すブロック図である。
【図２】上記ＩＣレコーダの正面図である。
【図３】上記ＩＣレコーダのフラッシュメモリの構成図である。
【図４】上記フラッシュメモリのエターナルブロックの構成図である。
【図５】上記フラッシュメモリのファイルデータからなるインデックスステージブロックの構成図である。
【図６】ＡＤＲデータからなるインデックスステージブロックの構成図である。
【図７】ＨＤＲデータからなるインデックスステージブロックの構成図である。
【図８】上記フラッシュメモリのファイルデータからなるインデックスステージブロックの構成図である。
【図９】上記フラッシュメモリのワークエリアブロックの構成図である。
【図１０】上記フラッシュメモリのＰＣＭデータブロックの構成図である。
【図１１】新しく録音された音声データの記録位置の説明図である。
【図１２】ＩＤナンバ０２として新しく音声データを追加録音するときのＣＰＵの動作を説明するフローチャートである。
【図１３】ＩＤナンバ０２として新しく音声データを追加録音したときのＡＤＲデータからなるインデックスステージブロックの構成図である。
【図１４】ＩＤナンバ０２として新しく追加録音された音声データの記録位置の説明図である。
【符号の説明】
１１ マイクロホーン、９ フラッシュメモリ、２４ スピーカ、３２ ＣＰＵ

Claims (4)

1. データと、アドレスの先頭又は最後にあるブロックを除外して上記データを管理する管理情報とを記憶する記憶手段と、
   上記管理情報に基づいて所定のデータを読み出す制御を行う制御手段とを備え、
   上記管理情報は、少なくとも、上記データが記憶されているアドレス情報を含む第１のインデックスステージブロックと第２のインデックスステージブロックとに格納され、
   上記第１のインデックスステージブロックと上記第２のインデックスステージブロックは、データの書き換えがある毎に交互に書き込みが行われ、
   新たなデータが上記記憶手段に記憶されるときは、既存のデータのアドレス情報と新たなデータのアドレス情報とが上記第１のインデックスステージブロック又は上記第２のインデックスステージブロックの何れかに書き込まれることを特徴とする記憶装置。
2. 上記管理情報は、更に、複数のブロックに分割された上記記憶手段のブロックが無効ブロックであるか否かをブロック毎に示す無効ブロックマップを記憶する第１のブロックと、上記第１のブロックをコピーしてバックアップした上記第１のブロックから離れて配置される第２のブロックに格納され、
   上記制御手段は、上記無効ブロックマップに基づいて、上記無効ブロック以外のブロックにデータを書き込み又は上記無効ブロック以外のブロックからデータを読み出す制御をし、
   上記第１のブロックが無効ブロックになると、上記第２のブロック内の無効ブロックマップに基づいて無効ブロック以外のブロックからデータを読み出すように制御を行うことを特徴とする請求項１記載の記憶装置。
3. 上記第１のブロックと上記第２のブロックの間に上記第１及び第２のインデックスステージブロックが配置されることを特徴とする請求項２に記載の記憶装置。
4. 上記管理情報は、上記データの記録時に記録されるデータのアドレス情報が一時的にワークエリアブロックに格納され、
   上記第１のインデックスステージブロックと上記第２のインデックスステージブロックは、上記ワークエリアブロックに記憶されたデータを読み出しながら書き換えられることを特徴とする請求項１に記載の記憶装置。

Images