JPH11511294A - ワイヤボンドテープボール格子配列パッケージ - Google Patents

ワイヤボンドテープボール格子配列パッケージ

Info

Publication number
JPH11511294A
JPH11511294A JP9507593A JP50759397A JPH11511294A JP H11511294 A JPH11511294 A JP H11511294A JP 9507593 A JP9507593 A JP 9507593A JP 50759397 A JP50759397 A JP 50759397A JP H11511294 A JPH11511294 A JP H11511294A
Authority
JP
Japan
Prior art keywords
adhesive
stiffener
package
bonding
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9507593A
Other languages
English (en)
Inventor
シューラー，ランドルフ・ディ
プレピス，アンソニー・アール
エバンズ，ハワード・イー
Original Assignee
ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー filed Critical ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー
Publication of JPH11511294A publication Critical patent/JPH11511294A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 テープボール格子配列パッケージは、スチフナに対する通常のフレキシブル回路基板の装着を逆にし、従来のように回路トレースがスチフナから遠い位置にあるのではなく回路トレースがスチフナと面するようにする。この構造は、従来必要であったはんだマスクを不必要とし、パッケージ製造のコストを低減する。

Description

【発明の詳細な説明】 ワイヤボンドテープボール格子配列パッケージ技術分野 本発明は電子デバイスのテープボール格子配列パッケージングに関する。背景技術 電子機器業界においては、ワイヤボンディングによるチップ部品の接合が可能 であるテープボール格子配列パッケージに対する確かな需要が存在する。熱圧着 ボンディングやはんだボールチップによるチップ部品の装着を可能とするテープ ボール格子配列パッケージは既に商品化されている。しかし、コストが高いこと や生産基盤の欠如のために、チップ部品のわずか２％がこれらの方法により実装 されているに過ぎず、残りの９８％にはワイヤボンディング方式が用いられてい る。現在採用されているテープボール格子配列ワイヤボンド方式は、はんだボー ルをフレキシブル基板の回路側に付着させるために、すべてが被膜、すなわち、 はんだマスクを必要とする。これは、テープボール格子配列用はんだマスクに求 められる条件が非常に厳しいために、製造者にとってコストの高い方式となる可 能性がある。はんだマスクは、厳密に一致するパッドサイズを得るために、はん だボールパッドの許容誤差を±５０マイクロメーター以内にとどめるようにしな ければならない。適合しないパッドサイズは、若干のはんだ接合部に脆さをもた らし、それらは熱サイクル試験においてパッケージを初期段階で失格させる。安 価なスクリーン印刷はこれらの公差条件を満たすことができないため、フォトイ メージング又はレーザアブレーションなどのさらに高価な処理を用いなければな らない。それに加えて、はんだマスクは短時間（２〜４分間）で２２０℃近く、 長時間（１０００時間）で１５０℃のリフローはんだ付けの共晶点温度に耐えな ければならない。錫と鉛の割合が１０％と９０％である高い融点を有するはんだ 合金を用いるとすれば、はんだマスクは３２０℃近くの温度に耐えなければなら ない。また、フレキシブル基板に装着されているため、マスクそのものもフレキ シブルでなくてはならず、したがって、回路基板を製造する業界において使用さ れるマスクのうちの多くは不適切である。発明の開示 本発明は、はんだマスクを施す追加工程を必要としないワイヤボンド可能なテ ープボール格子配列パッケージを提供する。ポリイミド基材そのものがパッケー ジ用のはんだマスクの機能を果たし、それゆえにパッケージを大幅に低いコスト で製造することが出来る。 フレキシブル回路基板は、従来のように回路側がスチフナから遠い位置にある のではなくスチフナに面するように、金属製のスチフナに接着する。はんだボー ルがフレキシブル回路基板の回路トレースと反対の側に接着しているため、フレ キシブル回路基板のポリイミドは、はんだボールのはんだが金属製の回路基板に 沿って拡散するのを防ぐためのはんだマスクとして機能する。 上記設計概念を可能にする鍵となる要素は、フレキシブル回路基板をスチフナ に接着するのに用いる適切な接着剤の使用である。この接着剤は、回路トレース の隙間を埋め、フレキシブル回路基板とスチフナとの間に空隙や空洞部分を残さ ないようにするための流動的特性を有しなければならない。しかし、接着剤は、 それがワイヤボンドパッドを覆いボンディングの工程を不可能にする程度に達す るまで流出してはならない。この接着剤は、また、ワイヤボンディングに必要と される高温（１８０℃〜２００℃）で、信頼性の高い金属ボンドを行うための超 音波ボンドエネルギーが吸収されるのを防止する十分な剛性を有しなければなら ない。最後に、接着剤のイオン化電位は低くなければならず、接着剤は、長時間 の経過後にボンドパッド上に拡散してはならない。 必要な特性を有する接着剤が確認され、実際に試用されてきた。最良の結果を 提供した接着剤は、デラウェア州ウィルミントンのE．I．Dupont de Nemours社 の製造するＫＪという商品名の熱可塑性ポリイミドである。この特定の接着剤は ５０μmの厚さのフィルムで提供され、２２０℃のガラス転移温度を有した。し かし、異なる厚さとガラス転移温度とを有する他の熱可塑性ポリイミド接着剤で も、十分に使用可能であろう。この接着剤は回路基板とスチフナとの間に用い、 ３５０℃の温度と４００〜１０００ｐｓｉの圧力とで２０〜６０秒をかけて積層 状に塗布した。これらの条件で、接着剤が完全に各回路トレースの間の部分を埋 めることができ、かつボンドパッド上に流出するのを防止した。この接着剤の化 学的構造はポリイミド回路基板のそれと非常に似ているため、イオン化あるいは 分散効果によるボンドパッドへの混入の危険性はない。 本実装法の更なる実施例は、剛性係数の低い接着剤を熱可塑性ポリイミド接着 剤とスチフナとの間に挿入し、はんだ接合部の熱サイクル疲労寿命の改善のため の付加的な弾力性を提供する。上述の条件に類似するボンディング条件を用いた 。好適な材料は、５０μmと１００μmの厚さで使用するシリコーンをベースとし た感圧接着剤であるが、ＫＪの剛性係数よりも低い係数の他の接着剤でも効果的 であろう。図面の簡単な説明 本発明を添付図面により説明する。同添付図面において同類の参照符号は、図 中の同等部分を示す。 図１は、従来の技術によるテープボール格子配列パッケージの横断面図である 。 図２は、本発明の一実施例に基づくテープボール格子配列パッケージの横断面 図である。 図３は、本発明の第二の実施例に基づくテープボール格子配列パッケージの一 部の分解横断面図である。 図４は、図３に類似した横断面図であるが、装着完了後のものである。 図５は、本発明のいずれかの実施例に基づくテープボール格子配列パッケージ の一部の上部平面図である。詳細な説明 図１は、番号１０で示す、従来技術によるテープボール格子配列パッケージを 表す。このパッケージ１０は、接着剤１６によって金属スチフナ１４に接着され るポリイミドベースシート１２を備える。ポリイミドシート１２がその上に銅ト レース１８を有し、それが電気回路を画定する。トレース１８は、通常はワイヤ ボンディング法により細いワイヤ２２で電子デバイス２０に接続する。電子デバ イス２０は接着剤２４でスチフナ１４に固定し、保護のために封入材２６により 覆う。 この従来の装着法によれば、トレース１８はスチフナ１４から遠い位置に形成 され、配置場所（普通は円形）とトレース１８へのはんだボール３０のリフロー はんだ付けを画定するはんだマスク、すなわち被膜２８によって被覆される。こ のはんだマスク２８は、接合工程においてはんだボール３０がトレース１８上に 流れ出すのを防止するために必要である。はんだマスク２８は、はんだボールの 存在する範囲の認識を行うために許容誤差が極めて小さいことが要求され、通常 は非常に高価である。本発明の目的は、従来必要とされたはんだマスク２８を不 要にし、それによりコストの高いこの接合工程を排除することである。 図２に示されるように、はんだマスク２８の排除は、ポリイミドシート１２と その銅トレース１８をスチフナ１４側から見て反対に置き換えることにより実現 する。この工程において、ポリイミドシート１２の中にはんだボール３０用の穴 ３２が直接切り込まれ、シート１２のポリイミドそのものがはんだマスクとして 機能し、通常リフローはんだ付けによりはんだボール３０がトレース１８に接着 される際のはんだの流出を防止する。 上記設計概念を可能にする鍵となる要素は、適切な接着剤１６の使用である。 この接着剤１６は、回路トレース１８の隙間を埋め、ポリイミドシート１２とス チフナ１４の間に空隙や空洞部分を残さないようにするための流動的特性を有し なければならない。しかし、接着剤１６は、ワイヤボンドパッド３４を覆いボン ディング工程を不可能にする程度に達するまで流れ出してはならない。これらの パッド３４は図５中で最も明瞭に示されているが、図５はワイヤ２２の数本と電 子デバイス２０上のそれらの接合点とポリイミドシート１２上に形成した銅トレ ース１８を表している。 接着剤１６は、また、ワイヤボンディングに必要とされる高温（１５０℃〜２ ００℃）において、信頼性の高い金属ボンドを行うために必要な超音波ボンドエ ネルギーの吸収を防止するために十分な剛性を有しなければならない。最後に、 接着剤１６のイオン化電位は低くなければならず、接着剤１６は、長時間の経過 後にボンドパッド３４に拡散してはならない。 必要な特性を有する接着剤１６が確認され、実際に試用されてきた。最良の結 果を提供している接着剤１６は、E．I．Dupont de Nemours社（デラウェア州ウ ィルミントン）の製造するＫＪという商品名の熱可塑性ポリイミドである。この 特定の接着剤は、５０μmの厚さで塗布し、２２０℃のガラス転移温度を有した 。しかし、異なる厚さとガラス転移温度を有する他の熱可塑性ポリイミド接着剤 でも、十分に使用可能であろう。この接着剤１６は回路基板とスチフナとの間に 用い、３５０℃の温度と１００ｐｓｉの圧力とで２０〜６０秒をかけて積層状に 塗布する。これらの条件によって、接着剤１６が完全に各銅トレース１８の間の 部分を埋めることができ、かつ接着剤１６がボンドパッド３４上に流出するのを 防止した。この接着剤１６の化学的構造はポリイミド回路基板１２のそれと非常 に似ているため、イオン化あるいは分散効果によるボンドパッド３４への混入の 危険性はない。 望ましい接着剤の複素粘度η*は、２４０℃〜４２０℃の範囲で常に約１.５× １０5Ｐａ・sの値であることが確認されている。試験した他の接着剤は、必要と される温度において２×１０4Ｐａ・s以下の複素粘度を示し、それは接着剤がワ イヤボンドパッド３４の上に溢れ出すという理由で、正常に機能するには低すぎ ることが判明した。 加えて、接着剤１６はパッドへのワイヤボンディングを可能にするために高温 （１８０℃〜２００℃）で十分な剛性を有する必要がある。接着剤の剛性がこれ らの温度において低すぎれば、超音波エネルギーはワイヤボンディング工程の損 傷効果に吸収されてしまい、おそらくはボンディングが実行できない状態に至る 。少なくとも１×１０6Ｐａの剛性Ｇ'が効率的なワイヤボンディングを行うため に必要であると考えられ、望ましい接着剤１６は１５０〜２００℃の範囲におい ておよそ７×１０8Ｐａの剛性Ｇ'を示すと見なされている。 図３及び図４は，本発明の更なる実施態様を示すものであり、付加的な接着剤 ３６の層がポリイミドシート１２に接着する接着剤１６とスチフナ１４との間に 挿入する。この層の目的は、はんだ接合部の熱サイクル疲労寿命を改善する為に 装着時のいっそうの柔軟性と弾力性を提供することである。この付加的な接着剤 は接着剤１６よりも柔らかく、好ましくは、ポリイミドシート１２に隣接する接 着剤１６よりも厚い層において用いる。上記の好適な材料は、シリコーンをベー スとした感圧接着剤であり、振幅のレベルで接着剤１６よりもおよそ４桁分低い 剛性係数を有する。しかし、他の接着剤も、接着剤１６よりも剛性係数が低く装 着工程中の高温に耐えることが出来れば、同様に使用可能であろう。 本発明に関して限られた数の実施例についてのみ説明を行ってきたが、当業者 にとって多くの修正を加えられることを理解されるであろう。例えば、上述の材 料は同様の特性を有する他の材料で代用することができ、様々の構造における形 状に変更を加えることが可能である。特に、はんだボールは球状である必要はな く、むしろ多数の形状が候補にあげられ、円柱型のものは特に有効な代替形状で ある。
【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年８月４日 【補正内容】発明の開示 本発明は、はんだマスクを施す追加工程を必要としないワイヤボンド可能なテ ープボール格子配列パッケージを提供する。ポリイミド基材そのものがパッケー ジ用のはんだマスクの機能を果たし、それゆえにパッケージを大幅に低いコスト で製造することが出来る。 フレキシブル回路基板は、従来のように回路側がスチフナから遠い位置にある のではなくスチフナに面するように、金属製のスチフナに接着する。はんだボー ルがフレキシブル回路基板の回路トレースと反対の側に接着しているため、フレ キシブル回路基板のポリイミドは、はんだボールのはんだが金属製の回路基板に 沿って拡散するのを防ぐためのはんだマスクとして機能する。 上記設計概念を可能にする鍵となる要素は、フレキシブル回路基板をスチフナ に接着するのに用いる適切な接着剤の使用である。この接着剤は、回路トレース の隙間を埋め、フレキシブル回路基板とスチフナとの間に空隙や空洞部分を残さ ないようにするための流動的特性を有しなければならない。しかし、接着剤は、 それがワイヤボンドパッドを覆いボンディングの工程を不可能にする程度に達す るまで流出してはならない。この接着剤は、また、ワイヤボンディングに必要と される高温（１８０℃〜２００℃）で、信頼性の高い金属ボンドを行うための超 音波ボンドエネルギーが吸収されるのを防止する十分な剛性を有しなければなら ない。最後に、接着剤のイオン化電位は低くなければならず、接着剤は、長時間 の経過後にボンドパッド上に拡散してはならない。 必要な特性を有する接着剤が確認され、実際に試用されてきた。最良の結果を 提供した接着剤は、デラウェア州ウィルミントンのE．I．Dupont de Nemours社 の製造するＫＪという商品名の熱可塑性ポリイミドである。この特定の接着剤は ５０μmの厚さのフィルムで提供され、２２０℃のガラス転移温度を有した。し かし、異なる厚さとガラス転移温度とを有する他の熱可塑性ポリイミド接着剤で も、十分に使用可能であろう。この接着剤は回路基板とスチフナとの間に用い、 ３５０℃の温度と４００〜１０００ｐｓｉの圧力とで２０〜６０秒をかけて積層 状に塗布した。これらの条件で、接着剤が完全に各回路トレースの間の隙間を埋 この従来の装着法によれば、トレース１８はスチフナ１４から遠い位置に形成 され、配置場所（普通は円形）とトレース１８へのはんだボール３０のリフロー はんだ付けを画定するはんだマスク、すなわち被膜２８によって被覆される。こ のはんだマスク２８は、接合工程においてはんだボール３０がトレース１８上に 流れ出すのを防止するために必要である。はんだマスク２８は、はんだボールの 存在する範囲の認識を行うために許容誤差が極めて小さいことが要求され、通常 は非常に高価である。本発明の目的は、従来必要とされたはんだマスク２８を不 要にし、それによりコストの高いこの接合工程を排除することである。 図２に示されるように、はんだマスク２８の排除は、ポリイミドシート１２と その銅トレース１８をスチフナ１４側から見て反対に置き換えることにより実現 する。この工程において、ポリイミドシート１２の中にはんだボール３０用の穴 ３２が直接切り込まれ、シート１２のポリイミドそのものがはんだマスクとして 機能し、通常リフローはんだ付けによりはんだボール３０がトレース１８に接着 される際のはんだの流出を防止する。 上記設計概念を可能にする鍵となる要素は、適切な接着剤１６の使用である。 この接着剤１６は、回路トレース１８の隙間３８を埋め、ポリイミドシート１２ とスチフナ１４の間に空隙や空洞部分を残さないようにするための流動的特性を 有しなければならない。しかし、接着剤１６は、ワイヤボンドパッド３４を覆い ボンディング工程を不可能にする程度に達するまで流れ出してはならない。これ らのパッド３４は図５中で最も明瞭に示されているが、図５はワイヤ２２の数本 と電子デバイス２０上のそれらの接合点とポリイミドシート１２上に形成した銅 トレース１８を表している。 接着剤１６は、また、ワイヤボンディングに必要とされる高温（１５０℃〜２ ００℃）において、信頼性の高い金属ボンドを行うために必要な超音波ボンドエ ネルギーの吸収を防止するために十分な剛性を有しなければならない。最後に、 接着剤１６のイオン化電位は低くなければならず、接着剤１６は、長時間の経過 後にボンドパッド３４に拡散してはならない。 必要な特性を有する接着剤１６が確認され、実際に試用されてきた。最良の結 請求の範囲 １．高分子ベースシート（１２）と、ベースシート（１２）の少なくとも一方の 側に形成した導電性トレース（１８）と、多数の導電性トレース（１８）の部分 の間の一連の隙間（３８）と、スチフナ（１４）と、ベースシート（１２）をス チフナ（１４）に接着する接着剤（１６）とを備え、その改良点は、スチフナ（ １４）に隣接する導電性トレース（１８）とともにスチフナ（１４）にベースシ ート（１２）をボンディング用接着剤（１６）によって接着し、ベースシート（ １２）は少なくとも一個の導電性トレース（１８）で終結し少なくとも一個の接 続用導電性トレース（１８）を露出させる穴（３２,３３）を有し、導電性トレ ース（１８）間の隙間（３８）はボンディング用接着剤（１６）により実質的に 完全に埋められていることを備え、穴（３２,３３）内の露出した導電性トレー ス（１８）は接着剤（１６）により被覆されていない、電子デバイス用改良パッ ケージ（２０）。 ２．接着剤（１６）とスチフナ（１４）との間に緩衝接着剤（３６）の層をさら に含み、緩衝接着剤（３６）は電子デバイス（２０）が通常使用される温度でボ ンディング用接着剤（１６）よりも低い剛性を有する請求項１記載の電子デバイ ス用パッケージ。 ３．高分子ベースシート（１２）は、穴（３２）により露出した導電性トレース （１８）にはんだ付けした成形はんだ部（３０）をさらに備える請求項１又は２ 記載の電子デバイス用パッケージ。 ４．成形はんだ部（３０）は球状である請求項３記載の電子デバイス用パッケー ジ。 【図１】 【図２】 【図３】 【図４】 【図５】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エバンズ，ハワード・イー アメリカ合衆国55133−3427ミネソタ州セ ント・ポール、ポスト・オフィス・ボック ス33427

Claims (1)

  1. 【特許請求の範囲】 １．高分子ベースシートと、ベースシートの少なくとも一方の側に形成した導電 性トレースと、多数の導電性トレースの部分の間の一連の溝と、スチフナと、ベ ースシートをスチフナに接着する接着剤とを備え、その改良点は、スチフナに隣 接する導電性トレースを用い、実質的に完全に各導電性トレース間のあらゆる隙 間を埋めるために接着温度で十分に低い複素粘度と、接着剤が溝を流れてその間 にある回路トレースを被覆するのを防止するために接着温度で十分に高い複素粘 度とを有するボンディング用接着剤により、スチフナに隣接する導電性トレース とともにスチフナにベースシートを接着することを備える電子デバイス用改良パ ッケージ。 ２．接着剤とスチフナとの間に緩衝接着剤の層をさらに含み、緩衝接着剤は電子 デバイスが通常使用される温度でボンディング用接着剤よりも低い剛性を有する 請求項１記載の電子デバイス用パッケージ。 ３．高分子ベースは、導電性トレースで終結する穴と導電性トレースにはんだ付 けされた成形はんだ部とをさらに備える請求項１記載の電子デバイス用パッケー ジ。 ４．成形はんだ部は球状である請求項３記載の電子デバイス用パッケージ。 ５．高分子ベースは、導電性トレースで終結する穴と導電性トレースにはんだ付 けされた成形はんだ部とをさらに備える請求項２記載の電子デバイス用パッケー ジ。 ６．成形はんだ部は球状である請求項５記載の電子デバイス用パッケージ。
JP9507593A 1995-08-01 1996-06-28 ワイヤボンドテープボール格子配列パッケージ Pending JPH11511294A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/509,779 1995-08-01
US08/509,779 US5663530A (en) 1995-08-01 1995-08-01 Wire bond tape ball grid array package
PCT/US1996/011006 WO1997005653A1 (en) 1995-08-01 1996-06-28 Wire bond tape ball grid array package

Publications (1)

Publication Number Publication Date
JPH11511294A true JPH11511294A (ja) 1999-09-28

Family

ID=24028056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9507593A Pending JPH11511294A (ja) 1995-08-01 1996-06-28 ワイヤボンドテープボール格子配列パッケージ

Country Status (7)

Country Link
US (1) US5663530A (ja)
EP (1) EP0842534A1 (ja)
JP (1) JPH11511294A (ja)
KR (1) KR19990028978A (ja)
CN (1) CN1191040A (ja)
CA (1) CA2228004A1 (ja)
WO (1) WO1997005653A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232465A (ja) * 1996-02-27 1997-09-05 Fuji Kiko Denshi Kk 半導体実装用プリント配線板
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
JP3612155B2 (ja) * 1996-11-20 2005-01-19 株式会社日立製作所 半導体装置および半導体装置用のリードフレーム
US6323065B1 (en) 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6395582B1 (en) 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
US6740962B1 (en) 2000-02-24 2004-05-25 Micron Technology, Inc. Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
WO2017104479A1 (ja) * 2015-12-18 2017-06-22 Dic株式会社 熱硬化性接着シート、補強部付フレキシブルプリント配線板、その製造方法及び電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2440615A1 (fr) * 1978-11-03 1980-05-30 Thomson Csf Procede de fabrication de bossages metalliques calibres sur un film support et film support comportant de tels bossages
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5296651A (en) * 1993-02-09 1994-03-22 Hewlett-Packard Company Flexible circuit with ground plane
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH088352A (ja) * 1994-06-21 1996-01-12 Hitachi Cable Ltd 半導体装置および半導体実装基板の製造方法
JPH0864635A (ja) * 1994-08-19 1996-03-08 Mitsui High Tec Inc 半導体装置
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package

Also Published As

Publication number Publication date
CN1191040A (zh) 1998-08-19
US5663530A (en) 1997-09-02
EP0842534A1 (en) 1998-05-20
KR19990028978A (ko) 1999-04-15
WO1997005653A1 (en) 1997-02-13
CA2228004A1 (en) 1997-02-13

Similar Documents

Publication Publication Date Title
JPH11511294A (ja) ワイヤボンドテープボール格子配列パッケージ
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6524892B1 (en) Method of fabricating multilayer flexible wiring boards
US5838064A (en) Supporting member for cooling means and electronic package using the same
EP0930645A2 (en) Solderless flip-chip assembly and method and material for same
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JPH08255965A (ja) マイクロチップモジュール組立体
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
JP3398319B2 (ja) 半導体装置及びその製造方法
JP3162068B2 (ja) 半導体チップの実装方法
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JPH0831870A (ja) 半導体装置
JP2000021935A (ja) 電子部品実装体及びその製造方法
JP3275793B2 (ja) 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法
JPS60120588A (ja) 印刷配線板
JP3275792B2 (ja) 半導体素子搭載用ｔａｂテープおよびそれを用いた半導体装置
JP2001267713A (ja) テープキャリアパッケージ
JP2008147510A (ja) フリップチップ実装方法