JPH1144524A - 表面実装型パッケージを用いた電子部品実装装置及びその検査方法 - Google Patents
表面実装型パッケージを用いた電子部品実装装置及びその検査方法Info
- Publication number
- JPH1144524A JPH1144524A JP9201604A JP20160497A JPH1144524A JP H1144524 A JPH1144524 A JP H1144524A JP 9201604 A JP9201604 A JP 9201604A JP 20160497 A JP20160497 A JP 20160497A JP H1144524 A JPH1144524 A JP H1144524A
- Authority
- JP
- Japan
- Prior art keywords
- land
- csp
- mother
- lands
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 表面実装型パッケージのランドとマザー基板
のランドとの間のルーズコンタクトを容易に検査する。 【解決手段】 CSP101のキャリア基板102には円形の
ランド103が形成され、一方、マザー基板105には円形の
ランド103に対して短径が短く、かつ長径が長い楕円形
のランド104が形成されている。CSP101のランド103
とこのランド103に接続されるマザー基板105のランド10
4とが、マザー基板105の実装面に対する投影方向におい
て互いに重なり合わない領域をそれぞれ有していること
により、ランド103,104間がはんだフィレットにより接
続されたCSP101及びマザー基板105をX線検査装置に
よって検査した場合に、X線の透過像においてルーズコ
ンタクトを発生させたはんだフィレットが、マザー基板
105のランド104と同一形状及び同一サイズの画像として
示される。
のランドとの間のルーズコンタクトを容易に検査する。 【解決手段】 CSP101のキャリア基板102には円形の
ランド103が形成され、一方、マザー基板105には円形の
ランド103に対して短径が短く、かつ長径が長い楕円形
のランド104が形成されている。CSP101のランド103
とこのランド103に接続されるマザー基板105のランド10
4とが、マザー基板105の実装面に対する投影方向におい
て互いに重なり合わない領域をそれぞれ有していること
により、ランド103,104間がはんだフィレットにより接
続されたCSP101及びマザー基板105をX線検査装置に
よって検査した場合に、X線の透過像においてルーズコ
ンタクトを発生させたはんだフィレットが、マザー基板
105のランド104と同一形状及び同一サイズの画像として
示される。
Description
【0001】
【発明の属する技術分野】本発明は、IC(Integrated
Circuit)等の電子部品が搭載された表面実装型パッケー
ジと該表面実装型パッケージが実装されるマザー基板を
備えた電子部品実装装置及びその検査方法に関するもの
である。
Circuit)等の電子部品が搭載された表面実装型パッケー
ジと該表面実装型パッケージが実装されるマザー基板を
備えた電子部品実装装置及びその検査方法に関するもの
である。
【0002】
【従来の技術】近年、電子機器の小型化・高機能化に伴
い、はんだ付け電極を底面に設けたエリアアレイ型IC
パッケージ、例えば、BGA(Ball Grid Array)型やL
GA(Land Grid Array)型のCSP(Chip Size Package)
による電子部品実装が多く行われている。
い、はんだ付け電極を底面に設けたエリアアレイ型IC
パッケージ、例えば、BGA(Ball Grid Array)型やL
GA(Land Grid Array)型のCSP(Chip Size Package)
による電子部品実装が多く行われている。
【0003】図15は従来の電子部品実装装置におけるC
SP及びマザー基板の構成を示すもので、図15(a)はC
SP及びマザー基板の側面図、図15(b)はCSPの下面
図、図15(c)はマザー基板の上面図である。図15におい
て、1501はLGA型のCSP、1502はCSP1501のキャ
リア基板、1503はキャリア基板1502に形成されたラン
ド、1504はマザー基板1505の実装面に形成されたラン
ド、1505はCSP1501が実装されるマザー基板である。
SP及びマザー基板の構成を示すもので、図15(a)はC
SP及びマザー基板の側面図、図15(b)はCSPの下面
図、図15(c)はマザー基板の上面図である。図15におい
て、1501はLGA型のCSP、1502はCSP1501のキャ
リア基板、1503はキャリア基板1502に形成されたラン
ド、1504はマザー基板1505の実装面に形成されたラン
ド、1505はCSP1501が実装されるマザー基板である。
【0004】ここで、図15(a),(b)にそれぞれ示すよう
に、CSP1501のキャリア基板1502及びマザー基板1505
にはそれぞれ円形のランド1503及びランド1504が形成さ
れており、ランド1503,1504はそれぞれに同一の形状及
びサイズを有し、実装状態で1つのランド1503が対応す
る1つのランド1504に相対向するように配置されてい
る。
に、CSP1501のキャリア基板1502及びマザー基板1505
にはそれぞれ円形のランド1503及びランド1504が形成さ
れており、ランド1503,1504はそれぞれに同一の形状及
びサイズを有し、実装状態で1つのランド1503が対応す
る1つのランド1504に相対向するように配置されてい
る。
【0005】図16はマザー基板に対するCSPの実装工
程及び検査工程を示す説明図であり、図16(a)はクリー
ムはんだの印刷工程、図16(b)はクリームはんだの外観
検査工程、図16(c)はCSPのマウント工程、図16(d)は
リフロー工程、図16(e)はX線検査工程をそれぞれ示し
ている。図16において、1601はランド1504と同一の形状
及びサイズを有する開口1602が形成されたメタルマス
ク、1603はクリームはんだ、1604はランド1504上に印刷
された印刷クリームはんだ、1605は印刷クリームはんだ
1604に対する外観検査装置、1606ははんだフィレット、
1607はX線源、1608はX線検出器である。
程及び検査工程を示す説明図であり、図16(a)はクリー
ムはんだの印刷工程、図16(b)はクリームはんだの外観
検査工程、図16(c)はCSPのマウント工程、図16(d)は
リフロー工程、図16(e)はX線検査工程をそれぞれ示し
ている。図16において、1601はランド1504と同一の形状
及びサイズを有する開口1602が形成されたメタルマス
ク、1603はクリームはんだ、1604はランド1504上に印刷
された印刷クリームはんだ、1605は印刷クリームはんだ
1604に対する外観検査装置、1606ははんだフィレット、
1607はX線源、1608はX線検出器である。
【0006】次に、マザー基板1505に対するCSP1501
の実装工程と印刷クリームはんだ1604及びはんだフィレ
ット1606に対する検査工程とを説明する。先ず、メタル
マスク1601をマザー基板1505に設置し、スクリーン印刷
により開口1602からランド1504上にクリームはんだ1603
を供給する。
の実装工程と印刷クリームはんだ1604及びはんだフィレ
ット1606に対する検査工程とを説明する。先ず、メタル
マスク1601をマザー基板1505に設置し、スクリーン印刷
により開口1602からランド1504上にクリームはんだ1603
を供給する。
【0007】スクリーン印刷の完了後にメタルマスク16
01を取り外し、ランド1504上の印刷クリームはんだ1604
の印刷状態を外観検査装置1605により検査をする。続い
て、CSP1501をマザー基板1505にマウントした後、リ
フローにより印刷クリームはんだ1604をはんだフィレッ
ト1606とする。
01を取り外し、ランド1504上の印刷クリームはんだ1604
の印刷状態を外観検査装置1605により検査をする。続い
て、CSP1501をマザー基板1505にマウントした後、リ
フローにより印刷クリームはんだ1604をはんだフィレッ
ト1606とする。
【0008】最後に、マザー基板1505の下面に対向させ
て設置したX線源1607からX線を照射し、CSP1501の
上方に設置したX線検出器1608によりはんだフィレット
1606のX線透過像を観察し、ランド1503,1504間のはん
だ付け不良の有無を検査する。
て設置したX線源1607からX線を照射し、CSP1501の
上方に設置したX線検出器1608によりはんだフィレット
1606のX線透過像を観察し、ランド1503,1504間のはん
だ付け不良の有無を検査する。
【0009】図17は印刷クリームはんだに対する外観検
査装置の構成図であり、1701は照明、1702はCCD(Cha
rge Coupled Device)カメラ、1703は画像処理部、1704
は計算機である。
査装置の構成図であり、1701は照明、1702はCCD(Cha
rge Coupled Device)カメラ、1703は画像処理部、1704
は計算機である。
【0010】以上のように構成された外観検査装置につ
いて、以下その動作を説明する。マザー基板1505に照明
1701により光を当て、マザー基板1505の上方に設置した
CCDカメラ1702によってランド1504上に印刷された印
刷クリームはんだ1604を撮影する。CCDカメラ1702に
より得られた画像を画像処理部1703にて2値化処理し、
計算機1704にて輝度の違いによりランド,はんだ,基板
を特定し、ランド1504上でのはんだ欠け、ランド1504間
の不要なはんだ等を検出する。
いて、以下その動作を説明する。マザー基板1505に照明
1701により光を当て、マザー基板1505の上方に設置した
CCDカメラ1702によってランド1504上に印刷された印
刷クリームはんだ1604を撮影する。CCDカメラ1702に
より得られた画像を画像処理部1703にて2値化処理し、
計算機1704にて輝度の違いによりランド,はんだ,基板
を特定し、ランド1504上でのはんだ欠け、ランド1504間
の不要なはんだ等を検出する。
【0011】図18はランド上の印刷クリームはんだの印
刷状態を示す説明図であり、図18(a)は印刷クリームは
んだがランド上に印刷されたマザー基板の側面図、図18
(b)は外観検査装置における画像処理部により得られた
マザー基板の処理画像の模式図である。ここで、1801は
印刷状態が良好な印刷クリームはんだ、1802は処理画像
に示された印刷状態が良好な印刷クリームはんだ、1803
はダレ・にじみが生じた印刷クリームはんだ、1804は処
理画像に示されたダレ・にじみが生じた印刷クリームは
んだ、1805は欠け・欠落が生じた印刷クリームはんだ、
1806は処理画像に示された欠け・欠落が生じた印刷クリ
ームはんだである。
刷状態を示す説明図であり、図18(a)は印刷クリームは
んだがランド上に印刷されたマザー基板の側面図、図18
(b)は外観検査装置における画像処理部により得られた
マザー基板の処理画像の模式図である。ここで、1801は
印刷状態が良好な印刷クリームはんだ、1802は処理画像
に示された印刷状態が良好な印刷クリームはんだ、1803
はダレ・にじみが生じた印刷クリームはんだ、1804は処
理画像に示されたダレ・にじみが生じた印刷クリームは
んだ、1805は欠け・欠落が生じた印刷クリームはんだ、
1806は処理画像に示された欠け・欠落が生じた印刷クリ
ームはんだである。
【0012】計算機1704は、処理画像における印刷クリ
ームはんだ1802がランド1504と同一サイズの円形で示さ
れている場合には良好な印刷クリームはんだ1801である
と判断する。また、計算機1704は、処理画像における印
刷クリームはんだ1804がランド1504からはみ出している
場合にはダレ・にじみが発生した印刷クリームはんだ18
03と判断する。このようなダレ・にじみが発生した印刷
クリームはんだ1803はランド1504間のショートの発生原
因になる。また、計算機1704は、処理画像において印刷
クリームはんだ1806の外周付近でランド1504が局部的に
露出している場合には欠け・欠落が発生した印刷クリー
ムはんだ1805であると判断する。このような欠け・欠落
が発生した印刷クリーム1805はランド1503,1504間のル
ーズコンタクトの発生原因になる。
ームはんだ1802がランド1504と同一サイズの円形で示さ
れている場合には良好な印刷クリームはんだ1801である
と判断する。また、計算機1704は、処理画像における印
刷クリームはんだ1804がランド1504からはみ出している
場合にはダレ・にじみが発生した印刷クリームはんだ18
03と判断する。このようなダレ・にじみが発生した印刷
クリームはんだ1803はランド1504間のショートの発生原
因になる。また、計算機1704は、処理画像において印刷
クリームはんだ1806の外周付近でランド1504が局部的に
露出している場合には欠け・欠落が発生した印刷クリー
ムはんだ1805であると判断する。このような欠け・欠落
が発生した印刷クリーム1805はランド1503,1504間のル
ーズコンタクトの発生原因になる。
【0013】図19ははんだフィレットに対するX線検査
装置の構成図であり、1901ははんだフィレット1606によ
り互いに接続されたCSP1501及びマザー基板1505から
なる検査基板、1902は画像処理部、1903は計算機、1904
はランド1503の形状データ等を記憶したデータメモリ、
1905はランド1504の形状データ等を記憶したデータメモ
リであり、画像処理部1902,データメモリ1903,データ
メモリ1904及び計算機1905はX線源1607及びX線検出器
1608と共に、はんだフィレット1606に対するX線検査装
置を構成している。
装置の構成図であり、1901ははんだフィレット1606によ
り互いに接続されたCSP1501及びマザー基板1505から
なる検査基板、1902は画像処理部、1903は計算機、1904
はランド1503の形状データ等を記憶したデータメモリ、
1905はランド1504の形状データ等を記憶したデータメモ
リであり、画像処理部1902,データメモリ1903,データ
メモリ1904及び計算機1905はX線源1607及びX線検出器
1608と共に、はんだフィレット1606に対するX線検査装
置を構成している。
【0014】以上のように構成されたはんだフィレット
X線検査装置について、以下その動作を説明する。検査
基板1901の下方に設置されたX線源1607からX線を当
て、検査基板1901の上方に設置したX線検出器1608によ
ってX線透過像を検出し、このX線透過像を画像処理部
1902にて画像処理する。計算機1903は、データメモリ19
04及びデータメモリ1905からランド1503,1504のデータ
を呼び出し、はんだフィレット1606のX線透過像とラン
ド1503,1504とを形状比較をすることにより、はんだフ
ィレット1606の欠陥を検出する。
X線検査装置について、以下その動作を説明する。検査
基板1901の下方に設置されたX線源1607からX線を当
て、検査基板1901の上方に設置したX線検出器1608によ
ってX線透過像を検出し、このX線透過像を画像処理部
1902にて画像処理する。計算機1903は、データメモリ19
04及びデータメモリ1905からランド1503,1504のデータ
を呼び出し、はんだフィレット1606のX線透過像とラン
ド1503,1504とを形状比較をすることにより、はんだフ
ィレット1606の欠陥を検出する。
【0015】図20はランド間を接続したはんだフィレッ
トの接続状態を示す説明図であり、図20(a)ははんだフ
ィレットによって接続されたCSP及びマザー基板の側
面図、図20(b)はX線検査装置における画像処理部によ
り得られた処理画像の模式図である。ここで、2001は良
好なはんだフィレット、2002は処理画像に示された良好
なはんだフィレット、2003はランド1504間を短絡させた
はんだフィレット、2004は処理画像に示されたランド15
04間を短絡させたはんだフィレット、2005はランド150
3,1504間でのルーズコンタクトを発生させたはんだフ
ィレット、2006は処理画像に示されたランド1503,1504
間でのルーズコンタクトを発生させたはんだフィレット
である。
トの接続状態を示す説明図であり、図20(a)ははんだフ
ィレットによって接続されたCSP及びマザー基板の側
面図、図20(b)はX線検査装置における画像処理部によ
り得られた処理画像の模式図である。ここで、2001は良
好なはんだフィレット、2002は処理画像に示された良好
なはんだフィレット、2003はランド1504間を短絡させた
はんだフィレット、2004は処理画像に示されたランド15
04間を短絡させたはんだフィレット、2005はランド150
3,1504間でのルーズコンタクトを発生させたはんだフ
ィレット、2006は処理画像に示されたランド1503,1504
間でのルーズコンタクトを発生させたはんだフィレット
である。
【0016】計算機1903は、処理画像におけるはんだフ
ィレット2002がランド1503及びランド1504と同一サイズ
の円形で示されている場合には良好なはんだフィレット
2001であると判断する。
ィレット2002がランド1503及びランド1504と同一サイズ
の円形で示されている場合には良好なはんだフィレット
2001であると判断する。
【0017】また、計算機1903は、処理画像におけるは
んだフィレット2004が隣接するランド1504間に連続して
存在する場合にはランド1504間を短絡させたはんだフィ
レット2003であると判断する。
んだフィレット2004が隣接するランド1504間に連続して
存在する場合にはランド1504間を短絡させたはんだフィ
レット2003であると判断する。
【0018】
【発明が解決しようとする課題】しかしながら、処理画
像におけるルーズコンタクトを発生させたはんだフィレ
ット2006についても、良好なはんだフィレット2002の場
合と同様に、ランド1503及びランド1504と同一サイズの
円形で示され、計算機1903により良好なはんだフィレッ
ト2001とルーズコンタクトを発生させたはんだフィレッ
ト2005とを区別することができないという問題がある。
像におけるルーズコンタクトを発生させたはんだフィレ
ット2006についても、良好なはんだフィレット2002の場
合と同様に、ランド1503及びランド1504と同一サイズの
円形で示され、計算機1903により良好なはんだフィレッ
ト2001とルーズコンタクトを発生させたはんだフィレッ
ト2005とを区別することができないという問題がある。
【0019】本発明は、上記の問題を解決するもので、
ルーズコンタクトの有無を容易に検査することを可能に
する表面実装型パッケージを用いた電子部品実装装置及
びその検査方法を提供することを目的とする。
ルーズコンタクトの有無を容易に検査することを可能に
する表面実装型パッケージを用いた電子部品実装装置及
びその検査方法を提供することを目的とする。
【0020】
【課題を解決するための手段】上記課題を達成するた
め、本発明の請求項1記載の電子部品実装装置は、LG
A(Land Grid Array)型又はBGA(Ball Grid Array)型
のCSP(Chip Size Package)及びこのCSPが実装さ
れるマザー基板を備え、前記CSPにおけるキャリア基
板に形成されたパッケージ側ランドと前記マザー基板に
おける実装面に形成されたマザー側ランドとが互いには
んだにより電気的に接続される電子部品実装装置であっ
て、前記パッケージ側ランドと該パッケージ側ランドに
接続される前記マザー側ランドとが、前記実装面に対す
る投影方向において互いに重なり合わない領域をそれぞ
れ有していることを特徴とする。
め、本発明の請求項1記載の電子部品実装装置は、LG
A(Land Grid Array)型又はBGA(Ball Grid Array)型
のCSP(Chip Size Package)及びこのCSPが実装さ
れるマザー基板を備え、前記CSPにおけるキャリア基
板に形成されたパッケージ側ランドと前記マザー基板に
おける実装面に形成されたマザー側ランドとが互いには
んだにより電気的に接続される電子部品実装装置であっ
て、前記パッケージ側ランドと該パッケージ側ランドに
接続される前記マザー側ランドとが、前記実装面に対す
る投影方向において互いに重なり合わない領域をそれぞ
れ有していることを特徴とする。
【0021】また、請求項2記載の電子部品実装装置
は、LGA(Land Grid Array)型のCSP(Chip Size Pa
ckage)及びこのCSPが実装されるマザー基板を備え、
前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、前記パッケージ側ラ
ンドが、前記実装面に対する投影方向において前記パッ
ケージ側ランドに接続される前記マザー側ランドと重な
り合わない領域を有していることを特徴とする。
は、LGA(Land Grid Array)型のCSP(Chip Size Pa
ckage)及びこのCSPが実装されるマザー基板を備え、
前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、前記パッケージ側ラ
ンドが、前記実装面に対する投影方向において前記パッ
ケージ側ランドに接続される前記マザー側ランドと重な
り合わない領域を有していることを特徴とする。
【0022】また、請求項3記載の電子部品実装装置
は、BGA(Ball Grid Array)型のCSP(Chip Size Pa
ckage)及びこのCSPが実装されるマザー基板を備え、
前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、前記マザー側ランド
が、前記実装面に対する投影方向において前記マザー側
ランドに接続される前記パッケージ側ランドと重なり合
わない領域を有していることを特徴とする。
は、BGA(Ball Grid Array)型のCSP(Chip Size Pa
ckage)及びこのCSPが実装されるマザー基板を備え、
前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、前記マザー側ランド
が、前記実装面に対する投影方向において前記マザー側
ランドに接続される前記パッケージ側ランドと重なり合
わない領域を有していることを特徴とする。
【0023】そして、請求項1,2又は請求項3記載の
電子部品実装装置によれば、パッケージ側ランドと該パ
ッケージ側ランドに接続されるマザー側ランドとの双方
又は一方が、実装面上において接続されるランドに対し
て重なり合わない領域を有していることにより、マザー
側ランドとキャリア側ランドとがはんだにより接続され
たCSP及びマザー基板をX線検査装置によって検査し
た場合に、X線の透過像においてルーズコンタクトを発
生させたはんだの像が、マザー側ランドとキャリア側ラ
ンドとを正常に接続したはんだの像とは異なる形状とし
て示される。
電子部品実装装置によれば、パッケージ側ランドと該パ
ッケージ側ランドに接続されるマザー側ランドとの双方
又は一方が、実装面上において接続されるランドに対し
て重なり合わない領域を有していることにより、マザー
側ランドとキャリア側ランドとがはんだにより接続され
たCSP及びマザー基板をX線検査装置によって検査し
た場合に、X線の透過像においてルーズコンタクトを発
生させたはんだの像が、マザー側ランドとキャリア側ラ
ンドとを正常に接続したはんだの像とは異なる形状とし
て示される。
【0024】また、本発明の請求項4記載の電子部品実
装装置の検査方法は、請求項1,2又は請求項3記載の
電子部品実装装置にX線を照射し、CSP及びマザー基
板を透過したX線により形成された画像に基づいてパッ
ケージ側ランドとマザー側ランドと間のルーズコンタク
トを検出することを特徴とする。
装装置の検査方法は、請求項1,2又は請求項3記載の
電子部品実装装置にX線を照射し、CSP及びマザー基
板を透過したX線により形成された画像に基づいてパッ
ケージ側ランドとマザー側ランドと間のルーズコンタク
トを検出することを特徴とする。
【0025】そして、請求項4記載の電子部品実装装置
の検査方法によれば、請求項1,2又は請求項3記載の
電子部品実装装置にX線を照射し、CSP及びマザー基
板を透過したX線により形成された画像に基づいてパッ
ケージ側ランドとマザー側ランドと間のルーズコンタク
トを検出することにより、X線の透過像においてルーズ
コンタクトを発生させたはんだの像が、マザー側ランド
とキャリア側ランドとを正常に接続したはんだの像とは
異なる形状として示される。
の検査方法によれば、請求項1,2又は請求項3記載の
電子部品実装装置にX線を照射し、CSP及びマザー基
板を透過したX線により形成された画像に基づいてパッ
ケージ側ランドとマザー側ランドと間のルーズコンタク
トを検出することにより、X線の透過像においてルーズ
コンタクトを発生させたはんだの像が、マザー側ランド
とキャリア側ランドとを正常に接続したはんだの像とは
異なる形状として示される。
【0026】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。 (実施の形態1)図1は本発明の実施の形態1の電子部
品実装装置におけるCSP及びマザー基板の構成を示す
もので、図1(a)はCSP及びマザー基板の側面図、図
1(b)はCSPの下面図、図1(c)はマザー基板の上面図
である。図1において、101はLGA型のCSP、102は
CSP101のキャリア基板、103はキャリア基板102に形
成されたランド、104はマザー基板105の実装面に形成さ
れたランド、105はCSP101が実装されるマザー基板で
ある。
に基づいて説明する。 (実施の形態1)図1は本発明の実施の形態1の電子部
品実装装置におけるCSP及びマザー基板の構成を示す
もので、図1(a)はCSP及びマザー基板の側面図、図
1(b)はCSPの下面図、図1(c)はマザー基板の上面図
である。図1において、101はLGA型のCSP、102は
CSP101のキャリア基板、103はキャリア基板102に形
成されたランド、104はマザー基板105の実装面に形成さ
れたランド、105はCSP101が実装されるマザー基板で
ある。
【0027】ここで、CSP101のキャリア基板102に
は、図1(b)に示すように円形のランド103が形成され、
一方、マザー基板105には、図1(c)に示すように円形の
ランド103に対して短径が短く、かつ長径が長い楕円形
のランド104が形成されている。したがって、CSP101
をマザー基板105に実装した場合、ランド103及びランド
104には、マザー基板105の実装面に対する投影方向にお
いて互いに重なり合わない領域がそれぞれ形成される。
は、図1(b)に示すように円形のランド103が形成され、
一方、マザー基板105には、図1(c)に示すように円形の
ランド103に対して短径が短く、かつ長径が長い楕円形
のランド104が形成されている。したがって、CSP101
をマザー基板105に実装した場合、ランド103及びランド
104には、マザー基板105の実装面に対する投影方向にお
いて互いに重なり合わない領域がそれぞれ形成される。
【0028】図2は実施の形態1におけるマザー基板に
対するCSPの実装工程及び検査工程を示す説明図であ
り、図2(a)はクリームはんだの印刷工程、図2(b)はク
リームはんだの外観検査工程、図2(c)はCSPのマウ
ント工程、図2(d)はリフロー工程、図2(e)はX線検査
工程をそれぞれ示している。図2において、201はラン
ド104と同一の形状及びサイズを有する開口202が形成さ
れたメタルマスク、203はクリームはんだ、204はランド
104上に印刷された印刷クリームはんだ、205は印刷クリ
ームはんだ204に対する外観検査装置、206ははんだフィ
レット、207はX線源、208はX線検出器である。ここ
で、外観検査装置205は、図17に基づいて説明した外観
検査装置1605と共通の構成を備えている。また、はんだ
フィレット206に対するX線検査装置は、図19に示すX
線検査装置の構成においてX線源1607及びX線検出器16
08に代えてX線源207及びX線検出器208を用いたもので
ある。但し、ここでは、データメモリ1904はランド103
の形状データ等を記憶し、データメモリ1905はランド10
4の形状データ等を記憶しているものとする。
対するCSPの実装工程及び検査工程を示す説明図であ
り、図2(a)はクリームはんだの印刷工程、図2(b)はク
リームはんだの外観検査工程、図2(c)はCSPのマウ
ント工程、図2(d)はリフロー工程、図2(e)はX線検査
工程をそれぞれ示している。図2において、201はラン
ド104と同一の形状及びサイズを有する開口202が形成さ
れたメタルマスク、203はクリームはんだ、204はランド
104上に印刷された印刷クリームはんだ、205は印刷クリ
ームはんだ204に対する外観検査装置、206ははんだフィ
レット、207はX線源、208はX線検出器である。ここ
で、外観検査装置205は、図17に基づいて説明した外観
検査装置1605と共通の構成を備えている。また、はんだ
フィレット206に対するX線検査装置は、図19に示すX
線検査装置の構成においてX線源1607及びX線検出器16
08に代えてX線源207及びX線検出器208を用いたもので
ある。但し、ここでは、データメモリ1904はランド103
の形状データ等を記憶し、データメモリ1905はランド10
4の形状データ等を記憶しているものとする。
【0029】次に、マザー基板105に対するCSP101の
実装工程と印刷クリームはんだ204及びはんだフィレッ
ト206に対する検査工程とを説明する。先ず、メタルマ
スク201をマザー基板105に設置し、スクリーン印刷によ
り開口202からランド104上にクリームはんだ203を供給
する。
実装工程と印刷クリームはんだ204及びはんだフィレッ
ト206に対する検査工程とを説明する。先ず、メタルマ
スク201をマザー基板105に設置し、スクリーン印刷によ
り開口202からランド104上にクリームはんだ203を供給
する。
【0030】スクリーン印刷の完了後にメタルマスク20
1を取り外し、ランド104上の印刷クリームはんだ204の
印刷状態を外観検査装置205により検査する。続いて、
CSP101をマザー基板105にマウントした後、リフロー
により印刷クリームはんだ204をはんだフィレット206と
する。
1を取り外し、ランド104上の印刷クリームはんだ204の
印刷状態を外観検査装置205により検査する。続いて、
CSP101をマザー基板105にマウントした後、リフロー
により印刷クリームはんだ204をはんだフィレット206と
する。
【0031】最後に、マザー基板105の下面に対向させ
て設置したX線源207からX線を照射し、CSP101の上
方に設置したX線検出器208によりはんだフィレット206
のX線透過像を観察し、ランド103,104間のはんだ付け
不良の有無を検査する。
て設置したX線源207からX線を照射し、CSP101の上
方に設置したX線検出器208によりはんだフィレット206
のX線透過像を観察し、ランド103,104間のはんだ付け
不良の有無を検査する。
【0032】図3は実施の形態1におけるランド上の印
刷クリームはんだの印刷状態を示す説明図であり、図3
(a)は印刷クリームはんだがランド上に印刷されたマザ
ー基板の側面図、図3(b)は外観検査装置における画像
処理部により得られたマザー基板の処理画像の模式図で
ある。ここで、301は印刷状態が良好な印刷クリームは
んだ、302は処理画像に示された印刷状態が良好な印刷
クリームはんだ、303はダレ・にじみが生じた印刷クリ
ームはんだ、304は処理画像に示されたダレ・にじみが
生じた印刷クリームはんだ、305は欠け・欠落が生じた
印刷クリームはんだ、306は処理画像に示された欠け・
欠落が生じた印刷クリームはんだである。
刷クリームはんだの印刷状態を示す説明図であり、図3
(a)は印刷クリームはんだがランド上に印刷されたマザ
ー基板の側面図、図3(b)は外観検査装置における画像
処理部により得られたマザー基板の処理画像の模式図で
ある。ここで、301は印刷状態が良好な印刷クリームは
んだ、302は処理画像に示された印刷状態が良好な印刷
クリームはんだ、303はダレ・にじみが生じた印刷クリ
ームはんだ、304は処理画像に示されたダレ・にじみが
生じた印刷クリームはんだ、305は欠け・欠落が生じた
印刷クリームはんだ、306は処理画像に示された欠け・
欠落が生じた印刷クリームはんだである。
【0033】計算機1704は、処理画像における印刷クリ
ームはんだ302がランド104と同一サイズの楕円形で示さ
れている場合には良好な印刷クリームはんだ301である
と判断する。また、計算機1704は、処理画像における印
刷クリームはんだ304がランド104からはみ出している場
合にはダレ・にじみが発生した印刷クリームはんだ303
と判断する。このようなダレ・にじみが発生した印刷ク
リームはんだ303はランド104間のショートの発生原因に
なる。また、計算機1704は、処理画像において印刷クリ
ームはんだ306の外周付近でランド104が局部的に露出し
ている場合には欠け・欠落が発生した印刷クリームはん
だ305であると判断する。このような欠け・欠落が発生
した印刷クリーム305はランド103,104間のルーズコン
タクトの発生原因になる。
ームはんだ302がランド104と同一サイズの楕円形で示さ
れている場合には良好な印刷クリームはんだ301である
と判断する。また、計算機1704は、処理画像における印
刷クリームはんだ304がランド104からはみ出している場
合にはダレ・にじみが発生した印刷クリームはんだ303
と判断する。このようなダレ・にじみが発生した印刷ク
リームはんだ303はランド104間のショートの発生原因に
なる。また、計算機1704は、処理画像において印刷クリ
ームはんだ306の外周付近でランド104が局部的に露出し
ている場合には欠け・欠落が発生した印刷クリームはん
だ305であると判断する。このような欠け・欠落が発生
した印刷クリーム305はランド103,104間のルーズコン
タクトの発生原因になる。
【0034】図4は実施の形態1においてランド間を接
続したはんだフィレットの接続状態を示す説明図であ
り、図4(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図4(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、401は良好なはんだフィレット、402は処
理画像に示された良好なはんだフィレット、403はラン
ド104間を短絡させたはんだフィレット、404は処理画像
に示されたランド104間を短絡させたはんだフィレッ
ト、405はランド103,104間でのルーズコンタクトを発
生させたはんだフィレット、406は処理画像に示された
ルーズコンタクトを発生させたはんだフィレットであ
る。
続したはんだフィレットの接続状態を示す説明図であ
り、図4(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図4(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、401は良好なはんだフィレット、402は処
理画像に示された良好なはんだフィレット、403はラン
ド104間を短絡させたはんだフィレット、404は処理画像
に示されたランド104間を短絡させたはんだフィレッ
ト、405はランド103,104間でのルーズコンタクトを発
生させたはんだフィレット、406は処理画像に示された
ルーズコンタクトを発生させたはんだフィレットであ
る。
【0035】計算機1903は、処理画像におけるはんだフ
ィレット402がランド103及びランド104とを重ね合わせ
たものと同一の形状及びサイズで示されている場合、す
なわちランド103の円形とランド104の楕円形とが重なり
合った形状として示されている場合には、良好なはんだ
フィレット401であると判断する。
ィレット402がランド103及びランド104とを重ね合わせ
たものと同一の形状及びサイズで示されている場合、す
なわちランド103の円形とランド104の楕円形とが重なり
合った形状として示されている場合には、良好なはんだ
フィレット401であると判断する。
【0036】また、計算機1903は、処理画像におけるは
んだフィレット404が隣接するランド104間に連続して存
在する場合にはランド104間を短絡させたはんだフィレ
ット403であると判断する。
んだフィレット404が隣接するランド104間に連続して存
在する場合にはランド104間を短絡させたはんだフィレ
ット403であると判断する。
【0037】また、計算機1903は、処理画像におけるは
んだフィレット406がランド104と同一の形状及びサイズ
の楕円形として示されている場合には、ランド103とラ
ンド104との間でルーズコンタクトを発生させたはんだ
フィレット405であると判断する。
んだフィレット406がランド104と同一の形状及びサイズ
の楕円形として示されている場合には、ランド103とラ
ンド104との間でルーズコンタクトを発生させたはんだ
フィレット405であると判断する。
【0038】以上説明したように、本発明の実施の形態
1によるLGA型のCSPを用いた電子部品実装装置に
よれば、CSP101のランド103とこのランド103に接続
されるマザー基板105のランド104とが、マザー基板105
の実装面に対する投影方向において互いに重なり合わな
い領域をそれぞれ有していることにより、ランド103,1
04間がはんだフィレット406により接続されたCSP101
及びマザー基板105をX線検査装置によって検査した場
合に、X線の透過像においてルーズコンタクトを発生さ
せたはんだフィレット405が、マザー基板105のランド10
4と同一形状及び同一サイズの画像として示されること
から、従来、X線検査によっては検出することができな
かったルーズコンタクトが発生したはんだフィレット40
5を簡単に検出することができる。
1によるLGA型のCSPを用いた電子部品実装装置に
よれば、CSP101のランド103とこのランド103に接続
されるマザー基板105のランド104とが、マザー基板105
の実装面に対する投影方向において互いに重なり合わな
い領域をそれぞれ有していることにより、ランド103,1
04間がはんだフィレット406により接続されたCSP101
及びマザー基板105をX線検査装置によって検査した場
合に、X線の透過像においてルーズコンタクトを発生さ
せたはんだフィレット405が、マザー基板105のランド10
4と同一形状及び同一サイズの画像として示されること
から、従来、X線検査によっては検出することができな
かったルーズコンタクトが発生したはんだフィレット40
5を簡単に検出することができる。
【0039】(実施の形態2)図5は本発明の実施の形
態2の電子部品実装装置におけるCSP及びマザー基板
を示すもので、図5(a)はCSP及びマザー基板の側面
図、図5(b)はCSPの下面図、図5(c)はマザー基板の
上面図である。図5において、501はBGA(Ball Grid
Array)型のCSP、502はCSP501のキャリア基板、50
3はキャリア基板502に形成されたランド、504はマザー
基板505の実装面に形成されたランド、505はCSP501
が実装されるマザー基板、506はランド503の上面に形成
されたボールはんだである。
態2の電子部品実装装置におけるCSP及びマザー基板
を示すもので、図5(a)はCSP及びマザー基板の側面
図、図5(b)はCSPの下面図、図5(c)はマザー基板の
上面図である。図5において、501はBGA(Ball Grid
Array)型のCSP、502はCSP501のキャリア基板、50
3はキャリア基板502に形成されたランド、504はマザー
基板505の実装面に形成されたランド、505はCSP501
が実装されるマザー基板、506はランド503の上面に形成
されたボールはんだである。
【0040】ここで、CSP501のキャリア基板502に
は、図5(b)に示すように円形のランド503及びこのラン
ド503と略等しい半径の半球状のボールはんだ506が形成
され、一方、マザー基板505には、図5(c)に示すように
円形のランド503に対して短径が短く、かつ長径が長い
楕円形のランド504が形成されている。したがって、C
SP501をマザー基板505に実装した場合、ランド503及
びランド504には、マザー基板505の実装面に対する投影
方向において互いに重なり合わない領域がそれぞれ形成
される。
は、図5(b)に示すように円形のランド503及びこのラン
ド503と略等しい半径の半球状のボールはんだ506が形成
され、一方、マザー基板505には、図5(c)に示すように
円形のランド503に対して短径が短く、かつ長径が長い
楕円形のランド504が形成されている。したがって、C
SP501をマザー基板505に実装した場合、ランド503及
びランド504には、マザー基板505の実装面に対する投影
方向において互いに重なり合わない領域がそれぞれ形成
される。
【0041】図6は実施の形態2におけるマザー基板に
対するCSPの実装工程及び検査工程を示す説明図であ
り、図6(a)はフラックスの印刷工程、図6(b)はCSP
のマウント工程、図6(c)はリフロー工程、図6(d)はX
線検査工程をそれぞれ示している。図6において、601
はランド504と同一の形状及びサイズを有する開口602が
形成されたメタルマスク、603はフラックス、604はラン
ド504上に印刷された印刷フラックス、605ははんだフィ
レット、606はX線源、607はX線検出器である。ここ
で、はんだフィレット605に対するX線検査装置は、図1
9に示すX線検査装置の構成においてX線源1607及びX
線検出器1608に代えてX線源606及びX線検出器607を用
いたものである。但し、ここでは、データメモリ1904は
ランド503の形状データ等を記憶し、データメモリ1905
はランド504の形状データ等を記憶しているものとす
る。
対するCSPの実装工程及び検査工程を示す説明図であ
り、図6(a)はフラックスの印刷工程、図6(b)はCSP
のマウント工程、図6(c)はリフロー工程、図6(d)はX
線検査工程をそれぞれ示している。図6において、601
はランド504と同一の形状及びサイズを有する開口602が
形成されたメタルマスク、603はフラックス、604はラン
ド504上に印刷された印刷フラックス、605ははんだフィ
レット、606はX線源、607はX線検出器である。ここ
で、はんだフィレット605に対するX線検査装置は、図1
9に示すX線検査装置の構成においてX線源1607及びX
線検出器1608に代えてX線源606及びX線検出器607を用
いたものである。但し、ここでは、データメモリ1904は
ランド503の形状データ等を記憶し、データメモリ1905
はランド504の形状データ等を記憶しているものとす
る。
【0042】次に、実施の形態2におけるマザー基板50
5に対するCSP501の実装工程及びはんだフィレット60
5に対する検査工程を説明する。先ず、メタルマスク601
をマザー基板505に設置し、スクリーン印刷により開口6
02からランド504上にフラックス603を供給する。
5に対するCSP501の実装工程及びはんだフィレット60
5に対する検査工程を説明する。先ず、メタルマスク601
をマザー基板505に設置し、スクリーン印刷により開口6
02からランド504上にフラックス603を供給する。
【0043】スクリーン印刷の完了後にメタルマスク60
1を取り外し、CSP501をマザー基板505にマウントし
た後、リフローによりボールはんだ506をはんだフィレ
ット605とする。
1を取り外し、CSP501をマザー基板505にマウントし
た後、リフローによりボールはんだ506をはんだフィレ
ット605とする。
【0044】最後に、マザー基板505の下面に対向させ
て設置したX線源606からX線を照射し、CSP501の上
方に設置したX線検出器607によりはんだフィレット605
のX線透過像を観察し、ランド503,504間のはんだ付け
不良の有無を検査する。
て設置したX線源606からX線を照射し、CSP501の上
方に設置したX線検出器607によりはんだフィレット605
のX線透過像を観察し、ランド503,504間のはんだ付け
不良の有無を検査する。
【0045】図7は実施の形態2においてランド間を接
続したはんだフィレットの接続状態を示す説明図であ
り、図7(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図7(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、701は良好なはんだフィレット、702は処
理画像に示された良好なはんだフィレット、703はラン
ド504間を短絡させたはんだフィレット、704は処理画像
に示されたランド504間を短絡させたはんだフィレッ
ト、705はランド503とランド504との間でルーズコンタ
クトを発生させたはんだフィレット、706は処理画像に
示されたルーズコンタクトを発生させたはんだフィレッ
トである。
続したはんだフィレットの接続状態を示す説明図であ
り、図7(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図7(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、701は良好なはんだフィレット、702は処
理画像に示された良好なはんだフィレット、703はラン
ド504間を短絡させたはんだフィレット、704は処理画像
に示されたランド504間を短絡させたはんだフィレッ
ト、705はランド503とランド504との間でルーズコンタ
クトを発生させたはんだフィレット、706は処理画像に
示されたルーズコンタクトを発生させたはんだフィレッ
トである。
【0046】計算機1903は、処理画像におけるはんだフ
ィレット702がランド503及びランド504とを重ね合わせ
たものと同一の形状及びサイズで示されている場合、す
なわちランド503の円形とランド504の楕円形とが重なり
合った形状として示されている場合には、良好なはんだ
フィレット701であると判断する。
ィレット702がランド503及びランド504とを重ね合わせ
たものと同一の形状及びサイズで示されている場合、す
なわちランド503の円形とランド504の楕円形とが重なり
合った形状として示されている場合には、良好なはんだ
フィレット701であると判断する。
【0047】また、計算機1903は、処理画像におけるは
んだフィレット704が隣接するランド504間に連続して存
在する場合にはランド504間を短絡させたはんだフィレ
ット703であると判断する。
んだフィレット704が隣接するランド504間に連続して存
在する場合にはランド504間を短絡させたはんだフィレ
ット703であると判断する。
【0048】また、計算機1903は、処理画像におけるは
んだフィレット706がCSP501のランド503と同一の形
状及びサイズの円形として示されている場合には、ラン
ド503とランド504との間でルーズフィットを発生させた
はんだフィレット705であると判断する。
んだフィレット706がCSP501のランド503と同一の形
状及びサイズの円形として示されている場合には、ラン
ド503とランド504との間でルーズフィットを発生させた
はんだフィレット705であると判断する。
【0049】以上説明したように、本発明の実施の形態
2によるBGA型のCSPを用いた電子部品実装装置に
よれば、CSP501のランド503とこのランド503に接続
されるマザー基板505のランド504とが、マザー基板505
の実装面に対する投影方向において互いに重なり合わな
い領域をそれぞれ有していることにより、ランド503,5
04間がはんだフィレット605により接続されたCSP501
及びマザー基板505をX線検査装置によって検査した場
合に、X線の透過像においてルーズコンタクトを発生さ
せたはんだフィレット706が、CSP501のランド503と
同一形状及び同一サイズの画像として示されることか
ら、従来、X線検査によっては検出することができなか
ったルーズコンタクトが発生したはんだフィレット705
を簡単に検出することができる。
2によるBGA型のCSPを用いた電子部品実装装置に
よれば、CSP501のランド503とこのランド503に接続
されるマザー基板505のランド504とが、マザー基板505
の実装面に対する投影方向において互いに重なり合わな
い領域をそれぞれ有していることにより、ランド503,5
04間がはんだフィレット605により接続されたCSP501
及びマザー基板505をX線検査装置によって検査した場
合に、X線の透過像においてルーズコンタクトを発生さ
せたはんだフィレット706が、CSP501のランド503と
同一形状及び同一サイズの画像として示されることか
ら、従来、X線検査によっては検出することができなか
ったルーズコンタクトが発生したはんだフィレット705
を簡単に検出することができる。
【0050】(実施の形態3)図8は本発明の実施の形
態3の電子部品実装装置におけるCSP及びマザー基板
の構成を示すもので、図8(a)はCSP及びマザー基板
の側面図、図8(b)はCSPの下面図、図8(c)はマザー
基板の上面図である。図8において、801はLGA型の
CSP、802はCSP801のキャリア基板、803はキャリ
ア基板802に形成されたランド、804はマザー基板805の
実装面に形成されたランド、805はCSP801が実装され
るマザー基板である。
態3の電子部品実装装置におけるCSP及びマザー基板
の構成を示すもので、図8(a)はCSP及びマザー基板
の側面図、図8(b)はCSPの下面図、図8(c)はマザー
基板の上面図である。図8において、801はLGA型の
CSP、802はCSP801のキャリア基板、803はキャリ
ア基板802に形成されたランド、804はマザー基板805の
実装面に形成されたランド、805はCSP801が実装され
るマザー基板である。
【0051】ここで、CSP801のキャリア基板802に
は、図8(b)に示すように円形のランド803が形成され、
一方、マザー基板805には、図8(c)に示すようにランド
803に対して径が小さい円形のランド804が形成されてい
る。したがって、CSP801をマザー基板805に実装した
場合、ランド804は、マザー基板805の実装面に対する投
影方向においてランド803の内側に包含される。
は、図8(b)に示すように円形のランド803が形成され、
一方、マザー基板805には、図8(c)に示すようにランド
803に対して径が小さい円形のランド804が形成されてい
る。したがって、CSP801をマザー基板805に実装した
場合、ランド804は、マザー基板805の実装面に対する投
影方向においてランド803の内側に包含される。
【0052】図9は実施の形態3におけるマザー基板に
対するCSPの実装工程及び検査工程を示す説明図であ
り、図9(a)はクリームはんだの印刷工程、図9(b)はC
SPのマウント工程、図9(c)はリフロー工程、図9(d)
はX線検査工程をそれぞれ示している。図9において、
901はランド804と同一の形状及びサイズを有する開口90
2が形成されたメタルマスク、903はクリームはんだ、90
4はランド804上に印刷された印刷クリームはんだ、905
は印刷クリームはんだ904に対する外観検査装置、906は
はんだフィレット、907はX線源、908はX線検出器であ
る。ここで、外観検査装置905は、図17に基づいて説明
した外観検査装置1605と共通の構成を備えている。ま
た、はんだフィレット906に対するX線検査装置は、図1
9に示すX線検査装置の構成においてX線源1607及びX
線検出器1608に代えてX線源907及びX線検出器908を用
いたものである。但し、ここでは、データメモリ1904は
ランド803の形状データ等を記憶し、データメモリ1905
はランド804の形状データ等を記憶しているものとす
る。
対するCSPの実装工程及び検査工程を示す説明図であ
り、図9(a)はクリームはんだの印刷工程、図9(b)はC
SPのマウント工程、図9(c)はリフロー工程、図9(d)
はX線検査工程をそれぞれ示している。図9において、
901はランド804と同一の形状及びサイズを有する開口90
2が形成されたメタルマスク、903はクリームはんだ、90
4はランド804上に印刷された印刷クリームはんだ、905
は印刷クリームはんだ904に対する外観検査装置、906は
はんだフィレット、907はX線源、908はX線検出器であ
る。ここで、外観検査装置905は、図17に基づいて説明
した外観検査装置1605と共通の構成を備えている。ま
た、はんだフィレット906に対するX線検査装置は、図1
9に示すX線検査装置の構成においてX線源1607及びX
線検出器1608に代えてX線源907及びX線検出器908を用
いたものである。但し、ここでは、データメモリ1904は
ランド803の形状データ等を記憶し、データメモリ1905
はランド804の形状データ等を記憶しているものとす
る。
【0053】次に、マザー基板805に対するCSP801の
実装工程と印刷クリームはんだ904及びはんだフィレッ
ト906に対する検査工程とを説明する。先ず、メタルマ
スク901をマザー基板805に設置し、スクリーン印刷によ
り開口902からランド804上にクリームはんだ903を供給
する。
実装工程と印刷クリームはんだ904及びはんだフィレッ
ト906に対する検査工程とを説明する。先ず、メタルマ
スク901をマザー基板805に設置し、スクリーン印刷によ
り開口902からランド804上にクリームはんだ903を供給
する。
【0054】スクリーン印刷の完了後にメタルマスク90
1を取り外し、ランド804上の印刷クリームはんだ904の
印刷状態を外観検査装置905により検査する。続いて、
CSP801をマザー基板805にマウントした後、リフロー
により印刷クリームはんだ904をはんだフィレット906と
する。
1を取り外し、ランド804上の印刷クリームはんだ904の
印刷状態を外観検査装置905により検査する。続いて、
CSP801をマザー基板805にマウントした後、リフロー
により印刷クリームはんだ904をはんだフィレット906と
する。
【0055】最後に、マザー基板805の下面に対向させ
て設置したX線源907からX線を照射し、CSP801の上
方に設置したX線検出器908によりはんだフィレット906
のX線透過像を観察し、ランド803,804間のはんだ付け
不良の有無を検査する。
て設置したX線源907からX線を照射し、CSP801の上
方に設置したX線検出器908によりはんだフィレット906
のX線透過像を観察し、ランド803,804間のはんだ付け
不良の有無を検査する。
【0056】図10は実施の形態3におけるランド上の印
刷クリームはんだの印刷状態を示す説明図であり、図10
(a)は印刷クリームはんだがランド上に印刷されたマザ
ー基板の側面図、図10(b)は外観検査装置における画像
処理部により得られたマザー基板の処理画像の模式図で
ある。ここで、1001は印刷状態が良好な印刷クリームは
んだ、1002は処理画像に示された印刷状態が良好な印刷
クリームはんだ、1003はダレ・にじみが生じた印刷クリ
ームはんだ、1004は処理画像に示されたダレ・にじみが
生じた印刷クリームはんだ、1005は欠け・欠落が生じた
印刷クリームはんだ、1006は処理画像に示された欠け・
欠落が生じた印刷クリームはんだである。
刷クリームはんだの印刷状態を示す説明図であり、図10
(a)は印刷クリームはんだがランド上に印刷されたマザ
ー基板の側面図、図10(b)は外観検査装置における画像
処理部により得られたマザー基板の処理画像の模式図で
ある。ここで、1001は印刷状態が良好な印刷クリームは
んだ、1002は処理画像に示された印刷状態が良好な印刷
クリームはんだ、1003はダレ・にじみが生じた印刷クリ
ームはんだ、1004は処理画像に示されたダレ・にじみが
生じた印刷クリームはんだ、1005は欠け・欠落が生じた
印刷クリームはんだ、1006は処理画像に示された欠け・
欠落が生じた印刷クリームはんだである。
【0057】計算機1704は、処理画像における印刷クリ
ームはんだ1002がランド804と同一サイズの円形で示さ
れている場合には良好な印刷クリームはんだ1001である
と判断する。また、計算機1704は、処理画像における印
刷クリームはんだ1004がランド804からはみ出している
場合にはダレ・にじみが発生した印刷クリームはんだ10
03と判断する。このようなダレ・にじみが発生した印刷
クリームはんだ1003はランド804間のショートの発生原
因になる。また、計算機1704は、処理画像において印刷
クリームはんだ1006の外周付近でランド804が局部的に
露出している場合には欠け・欠落が発生した印刷クリー
ムはんだ1005であると判断する。このような欠け・欠落
が発生した印刷クリーム1005はランド803,804間でのル
ーズコンタクトの発生原因になる。
ームはんだ1002がランド804と同一サイズの円形で示さ
れている場合には良好な印刷クリームはんだ1001である
と判断する。また、計算機1704は、処理画像における印
刷クリームはんだ1004がランド804からはみ出している
場合にはダレ・にじみが発生した印刷クリームはんだ10
03と判断する。このようなダレ・にじみが発生した印刷
クリームはんだ1003はランド804間のショートの発生原
因になる。また、計算機1704は、処理画像において印刷
クリームはんだ1006の外周付近でランド804が局部的に
露出している場合には欠け・欠落が発生した印刷クリー
ムはんだ1005であると判断する。このような欠け・欠落
が発生した印刷クリーム1005はランド803,804間でのル
ーズコンタクトの発生原因になる。
【0058】図11は実施の形態3においてランド間を接
続したはんだフィレットの接続状態を示す説明図であ
り、図11(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図11(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、1101は良好なはんだフィレット、1102は
処理画像に示された良好なはんだフィレット、1103はラ
ンド804間を短絡させたはんだフィレット、1104は処理
画像に示されたランド804間を短絡させたはんだフィレ
ット、1105はランド803,804間でのルーズコンタクトを
発生させたはんだフィレット、1106は処理画像に示され
たルーズコンタクトを発生させたはんだフィレットであ
る。
続したはんだフィレットの接続状態を示す説明図であ
り、図11(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図11(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、1101は良好なはんだフィレット、1102は
処理画像に示された良好なはんだフィレット、1103はラ
ンド804間を短絡させたはんだフィレット、1104は処理
画像に示されたランド804間を短絡させたはんだフィレ
ット、1105はランド803,804間でのルーズコンタクトを
発生させたはんだフィレット、1106は処理画像に示され
たルーズコンタクトを発生させたはんだフィレットであ
る。
【0059】計算機1903は、処理画像におけるはんだフ
ィレット1102がランド803と同一サイズの円形で示され
ている場合には、良好なはんだフィレット1101であると
判断する。
ィレット1102がランド803と同一サイズの円形で示され
ている場合には、良好なはんだフィレット1101であると
判断する。
【0060】また、計算機1903は、処理画像におけるは
んだフィレット1104が隣接するランド804間に連続して
存在する場合にはランド804間を短絡させたはんだフィ
レット1103であると判断する。
んだフィレット1104が隣接するランド804間に連続して
存在する場合にはランド804間を短絡させたはんだフィ
レット1103であると判断する。
【0061】また、計算機1903は、処理画像におけるは
んだフィレット1106がマザー基板805のランド804と同一
のサイズの円形として示されている場合には、ランド80
3とランド804との間でルーズコンタクトを発生させたは
んだフィレット1105であると判断する。
んだフィレット1106がマザー基板805のランド804と同一
のサイズの円形として示されている場合には、ランド80
3とランド804との間でルーズコンタクトを発生させたは
んだフィレット1105であると判断する。
【0062】以上説明したように、本発明の実施の形態
3による電子部品実装装置によれば、マザー基板805の
ランド804が、マザー基板805の実装面に対する投影方向
においてランド803の内側に包含されることにより、ラ
ンド803,804間がはんだフィレット906により接続され
たCSP801及びマザー基板805をX線検査装置によって
検査した場合に、X線の透過像においてルーズコンタク
トを発生させたはんだフィレット1105が、マザー基板80
5のランド804と同一形状及び同一サイズの画像として示
されることから、従来、X線検査によっては検出するこ
とができなかったルーズコンタクトが発生したはんだフ
ィレット1105を簡単に検出することができる。
3による電子部品実装装置によれば、マザー基板805の
ランド804が、マザー基板805の実装面に対する投影方向
においてランド803の内側に包含されることにより、ラ
ンド803,804間がはんだフィレット906により接続され
たCSP801及びマザー基板805をX線検査装置によって
検査した場合に、X線の透過像においてルーズコンタク
トを発生させたはんだフィレット1105が、マザー基板80
5のランド804と同一形状及び同一サイズの画像として示
されることから、従来、X線検査によっては検出するこ
とができなかったルーズコンタクトが発生したはんだフ
ィレット1105を簡単に検出することができる。
【0063】(実施の形態4)図12は本発明の実施の形
態4の電子部品実装装置におけるCSP及びマザー基板
を示すもので、図12(a)はCSP及びマザー基板の側面
図、図12(b)はCSPの下面図、図12(c)はマザー基板の
上面図である。図12において、1201はBGA(Ball Grid
Array)型のCSP、1202はCSP1201のキャリア基
板、1203はキャリア基板1202に形成されたランド、1204
はマザー基板1205の実装面に形成されたランド、1205は
CSP1201が実装されるマザー基板、1206はランド1203
の上面に形成されたボールはんだである。
態4の電子部品実装装置におけるCSP及びマザー基板
を示すもので、図12(a)はCSP及びマザー基板の側面
図、図12(b)はCSPの下面図、図12(c)はマザー基板の
上面図である。図12において、1201はBGA(Ball Grid
Array)型のCSP、1202はCSP1201のキャリア基
板、1203はキャリア基板1202に形成されたランド、1204
はマザー基板1205の実装面に形成されたランド、1205は
CSP1201が実装されるマザー基板、1206はランド1203
の上面に形成されたボールはんだである。
【0064】ここで、CSP1201のキャリア基板1202に
は、図12(b)に示すように円形のランド1203及びこのラ
ンド1203と略等しい半径の半球状のボールはんだ1206が
形成され、一方、マザー基板1205には、図12(c)に示す
ように円形のランド1203に対して径が大きいランド1204
が形成されている。したがって、CSP1201をマザー基
板1205に実装した場合、ランド1203及びボールはんだ12
06は、マザー基板1205の実装面に対する投影方向におい
てランド1204の内側に包含される。
は、図12(b)に示すように円形のランド1203及びこのラ
ンド1203と略等しい半径の半球状のボールはんだ1206が
形成され、一方、マザー基板1205には、図12(c)に示す
ように円形のランド1203に対して径が大きいランド1204
が形成されている。したがって、CSP1201をマザー基
板1205に実装した場合、ランド1203及びボールはんだ12
06は、マザー基板1205の実装面に対する投影方向におい
てランド1204の内側に包含される。
【0065】図13は実施の形態4におけるマザー基板に
対するCSPの実装工程及び検査工程を示す説明図であ
り、図13(a)はフラックスの印刷工程、図13(b)はCSP
のマウント工程、図13(c)はリフロー工程、図13(d)はX
線検査工程をそれぞれ示している。図13において、1301
はランド1204と同一の形状及びサイズを有する開口1302
が形成されたメタルマスク、1303はフラックス、1304は
ランド1204上に印刷された印刷フラックス、1305ははん
だフィレット、1306はX線源、1307はX線検出器であ
る。ここで、はんだフィレット1305に対するX線検査装
置は、図19に示すX線検査装置の構成においてX線源16
07及びX線検出器1608に代えてX線源1306及びX線検出
器1307を用いたものである。但し、ここでは、データメ
モリ1904はランド1203の形状データ等を記憶し、データ
メモリ1905はランド1204の形状データ等を記憶している
ものとする。
対するCSPの実装工程及び検査工程を示す説明図であ
り、図13(a)はフラックスの印刷工程、図13(b)はCSP
のマウント工程、図13(c)はリフロー工程、図13(d)はX
線検査工程をそれぞれ示している。図13において、1301
はランド1204と同一の形状及びサイズを有する開口1302
が形成されたメタルマスク、1303はフラックス、1304は
ランド1204上に印刷された印刷フラックス、1305ははん
だフィレット、1306はX線源、1307はX線検出器であ
る。ここで、はんだフィレット1305に対するX線検査装
置は、図19に示すX線検査装置の構成においてX線源16
07及びX線検出器1608に代えてX線源1306及びX線検出
器1307を用いたものである。但し、ここでは、データメ
モリ1904はランド1203の形状データ等を記憶し、データ
メモリ1905はランド1204の形状データ等を記憶している
ものとする。
【0066】次に、実施の形態4におけるマザー基板12
05に対するCSP1201の実装工程及びはんだフィレット
1305に対する検査工程を説明する。先ず、メタルマスク
1301をマザー基板1205に設置し、スクリーン印刷により
開口1302からランド1204上にフラックス1303を供給す
る。
05に対するCSP1201の実装工程及びはんだフィレット
1305に対する検査工程を説明する。先ず、メタルマスク
1301をマザー基板1205に設置し、スクリーン印刷により
開口1302からランド1204上にフラックス1303を供給す
る。
【0067】スクリーン印刷の完了後にメタルマスク13
01を取り外し、CSP1201をマザー基板1205にマウント
した後、リフローによりボールはんだ1206をはんだフィ
レット1305とする。
01を取り外し、CSP1201をマザー基板1205にマウント
した後、リフローによりボールはんだ1206をはんだフィ
レット1305とする。
【0068】最後に、マザー基板1205の下面に対向させ
て設置したX線源1306からX線を照射し、CSP1201の
上方に設置したX線検出器1307によりはんだフィレット
1305のX線透過像を観察し、ランド1203,1204間のはん
だ付け不良の有無を検査する。
て設置したX線源1306からX線を照射し、CSP1201の
上方に設置したX線検出器1307によりはんだフィレット
1305のX線透過像を観察し、ランド1203,1204間のはん
だ付け不良の有無を検査する。
【0069】図14は実施の形態4においてランド間を接
続したはんだフィレットの接続状態を示す説明図であ
り、図14(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図14(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、1401は良好なはんだフィレット、1402は
処理画像に示された良好なはんだフィレット、1403はラ
ンド1204間を短絡させたはんだフィレット、1404は処理
画像に示されたランド1404間を短絡させたはんだフィレ
ット、1405はランド1203とランド1204との間でルーズコ
ンタクトを発生させたはんだフィレット、1406は処理画
像に示されたルーズコンタクトを発生させたはんだフィ
レットである。
続したはんだフィレットの接続状態を示す説明図であ
り、図14(a)ははんだフィレットによって接続されたC
SP及びマザー基板の側面図、図14(b)はX線検査装置
における画像処理部により得られた処理画像の模式図で
ある。ここで、1401は良好なはんだフィレット、1402は
処理画像に示された良好なはんだフィレット、1403はラ
ンド1204間を短絡させたはんだフィレット、1404は処理
画像に示されたランド1404間を短絡させたはんだフィレ
ット、1405はランド1203とランド1204との間でルーズコ
ンタクトを発生させたはんだフィレット、1406は処理画
像に示されたルーズコンタクトを発生させたはんだフィ
レットである。
【0070】計算機1903は、処理画像におけるはんだフ
ィレット1402がマザー基板1205のランド1204と同一サイ
ズの円形で示されている場合には、良好なはんだフィレ
ット1401であると判断する。
ィレット1402がマザー基板1205のランド1204と同一サイ
ズの円形で示されている場合には、良好なはんだフィレ
ット1401であると判断する。
【0071】また、計算機1903は、処理画像におけるは
んだフィレット1404が隣接するランド1404間に連続して
存在する場合にはランド1404間を短絡させたはんだフィ
レット1403であると判断する。
んだフィレット1404が隣接するランド1404間に連続して
存在する場合にはランド1404間を短絡させたはんだフィ
レット1403であると判断する。
【0072】また、計算機1903は、処理画像におけるは
んだフィレット1406がCSP1201のランド1203と同一の
サイズの円形で示されている場合には、ランド1203とラ
ンド1204との間でルーズコンタクトを発生させたはんだ
フィレット1405であると判断する。
んだフィレット1406がCSP1201のランド1203と同一の
サイズの円形で示されている場合には、ランド1203とラ
ンド1204との間でルーズコンタクトを発生させたはんだ
フィレット1405であると判断する。
【0073】以上説明したように、本発明の実施の形態
4によるBGA型のCSPを用いた電子部品実装装置に
よれば、マザー基板1205のランド1204が、マザー基板12
05の実装面に対する投影方向においてCSP1201のラン
ド1203を内側に包含することにより、ランド1203,1204
間がはんだフィレット1305により接続されたCSP1201
及びマザー基板1205をX線検査装置によって検査した場
合に、X線の透過像においてルーズコンタクトを発生さ
せたはんだフィレット1406が、CSP1201のランド1203
と同一の形状及びサイズの画像として示されることか
ら、従来、X線検査によっては検出することができなか
ったルーズコンタクトが発生したはんだフィレット1405
を簡単に検出することができる。
4によるBGA型のCSPを用いた電子部品実装装置に
よれば、マザー基板1205のランド1204が、マザー基板12
05の実装面に対する投影方向においてCSP1201のラン
ド1203を内側に包含することにより、ランド1203,1204
間がはんだフィレット1305により接続されたCSP1201
及びマザー基板1205をX線検査装置によって検査した場
合に、X線の透過像においてルーズコンタクトを発生さ
せたはんだフィレット1406が、CSP1201のランド1203
と同一の形状及びサイズの画像として示されることか
ら、従来、X線検査によっては検出することができなか
ったルーズコンタクトが発生したはんだフィレット1405
を簡単に検出することができる。
【0074】
【発明の効果】以上説明したように、請求項1,2又は
請求項3記載の電子部品実装装置によれば、パッケージ
側ランドと該パッケージ側ランドに接続されるマザー側
ランドとの双方又は一方が、実装面上において接続され
るランドに対して重なり合わない領域を有していること
により、マザー側ランドとキャリア側ランドとの間がは
んだにより接続されたCSP及びマザー基板をX線検査
装置によって検査した場合に、X線の透過像においてル
ーズコンタクトを発生させたはんだの像が、マザー側ラ
ンドとキャリア側ランドとを正常に接続したはんだの像
とは異なる形状として示されるので、従来、X線検査に
よっては検出することができなかったルーズコンタクト
が発生したはんだを簡単に検出することができる。
請求項3記載の電子部品実装装置によれば、パッケージ
側ランドと該パッケージ側ランドに接続されるマザー側
ランドとの双方又は一方が、実装面上において接続され
るランドに対して重なり合わない領域を有していること
により、マザー側ランドとキャリア側ランドとの間がは
んだにより接続されたCSP及びマザー基板をX線検査
装置によって検査した場合に、X線の透過像においてル
ーズコンタクトを発生させたはんだの像が、マザー側ラ
ンドとキャリア側ランドとを正常に接続したはんだの像
とは異なる形状として示されるので、従来、X線検査に
よっては検出することができなかったルーズコンタクト
が発生したはんだを簡単に検出することができる。
【0075】また、請求項4記載の電子部品実装装置の
検査方法によれば、請求項1,2又は請求項3記載の電
子部品実装装置にX線を照射し、CSP及びマザー基板
を透過したX線により形成された画像に基づいてパッケ
ージ側ランドとマザー側ランドと間のルーズコンタクト
を検出することにより、X線の透過像においてルーズコ
ンタクトを発生させたはんだの像が、マザー側ランドと
キャリア側ランドとを正常に接続したはんだの像とは異
なる形状として示されるので、ルーズコンタクトが発生
したはんだをX線検査によって簡単に検出することがで
きる。
検査方法によれば、請求項1,2又は請求項3記載の電
子部品実装装置にX線を照射し、CSP及びマザー基板
を透過したX線により形成された画像に基づいてパッケ
ージ側ランドとマザー側ランドと間のルーズコンタクト
を検出することにより、X線の透過像においてルーズコ
ンタクトを発生させたはんだの像が、マザー側ランドと
キャリア側ランドとを正常に接続したはんだの像とは異
なる形状として示されるので、ルーズコンタクトが発生
したはんだをX線検査によって簡単に検出することがで
きる。
【図1】本発明の実施の形態1の電子部品実装装置にお
けるCSP及びマザー基板の構成図である。
けるCSP及びマザー基板の構成図である。
【図2】本発明の実施の形態1におけるマザー基板に対
するCSPの実装工程及び検査工程を示す説明図であ
る。
するCSPの実装工程及び検査工程を示す説明図であ
る。
【図3】本発明の実施の形態1におけるランド上の印刷
クリームはんだの印刷状態を示す説明図である。
クリームはんだの印刷状態を示す説明図である。
【図4】本発明の実施の形態1においてランド間を接続
したはんだフィレットの接続状態を示す説明図である。
したはんだフィレットの接続状態を示す説明図である。
【図5】本発明の実施の形態2の電子部品実装装置にお
けるCSP及びマザー基板の構成図である。
けるCSP及びマザー基板の構成図である。
【図6】本発明の実施の形態2におけるマザー基板に対
するCSPの実装工程及び検査工程を示す説明図であ
る。
するCSPの実装工程及び検査工程を示す説明図であ
る。
【図7】本発明の実施の形態2においてランド間を接続
したはんだフィレットの接続状態を示す説明図である。
したはんだフィレットの接続状態を示す説明図である。
【図8】本発明の実施の形態3の電子部品実装装置にお
けるCSP及びマザー基板の構成図である。
けるCSP及びマザー基板の構成図である。
【図9】本発明の実施の形態3におけるマザー基板に対
するCSPの実装工程及び検査工程を示す説明図であ
る。
するCSPの実装工程及び検査工程を示す説明図であ
る。
【図10】本発明の実施の形態3におけるランド上の印
刷クリームはんだの印刷状態を示す説明図である。
刷クリームはんだの印刷状態を示す説明図である。
【図11】本発明の実施の形態3においてランド間を接
続したはんだフィレットの接続状態を示す説明図であ
る。
続したはんだフィレットの接続状態を示す説明図であ
る。
【図12】本発明の実施の形態4の電子部品実装装置に
おけるCSP及びマザー基板の構成図である。
おけるCSP及びマザー基板の構成図である。
【図13】本発明の実施の形態4におけるマザー基板に
対するCSPの実装工程及び検査工程を示す説明図であ
る。
対するCSPの実装工程及び検査工程を示す説明図であ
る。
【図14】本発明の実施の形態4においてランド間を接
続したはんだフィレットの接続状態を示す説明図であ
る。
続したはんだフィレットの接続状態を示す説明図であ
る。
【図15】従来の電子部品実装装置におけるCSP及び
マザー基板の構成図である。
マザー基板の構成図である。
【図16】従来の電子部品実装装置におけるマザー基板
に対するCSPの実装工程及び検査工程を示す説明図で
ある。
に対するCSPの実装工程及び検査工程を示す説明図で
ある。
【図17】電子部品実装装置の印刷クリームはんだに対
する外観検査装置の構成図である。
する外観検査装置の構成図である。
【図18】従来の電子部品実装装置におけるランド上の
印刷クリームはんだの印刷状態を示す説明図である。
印刷クリームはんだの印刷状態を示す説明図である。
【図19】電子部品実装装置のはんだフィレットに対す
るX線検査装置の構成図である。
るX線検査装置の構成図である。
【図20】従来の電子部品実装装置におけるランド間を
接続したはんだフィレットの接続状態を示す説明図であ
る。
接続したはんだフィレットの接続状態を示す説明図であ
る。
101,501,801,1201…CSP、 102,502,802,1202
…キャリア基板、 103,104,503,504,803,804,12
03,1204…ランド、 105,505,805,1205…マザー基
板、 201,601,901,1301…メタルマスク、 203,90
3…クリームはんだ、 204,904…印刷クリームはん
だ、 206,605,906,1305…はんだフィレット、 20
7,606,907,1306…X線源、 208,607,908,1307…
X線検出器、506,1206…ボールはんだ、 603,1303…
フラックス、 604,1304…印刷フラックス。
…キャリア基板、 103,104,503,504,803,804,12
03,1204…ランド、 105,505,805,1205…マザー基
板、 201,601,901,1301…メタルマスク、 203,90
3…クリームはんだ、 204,904…印刷クリームはん
だ、 206,605,906,1305…はんだフィレット、 20
7,606,907,1306…X線源、 208,607,908,1307…
X線検出器、506,1206…ボールはんだ、 603,1303…
フラックス、 604,1304…印刷フラックス。
Claims (4)
- 【請求項1】 LGA(Land Grid Array)型又はBGA
(Ball Grid Array)型のCSP(Chip Size Package)及び
このCSPが実装されるマザー基板を備え、 前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、 前記パッケージ側ランドと該パッケージ側ランドに接続
される前記マザー側ランドとが、前記実装面に対する投
影方向において互いに重なり合わない領域をそれぞれ有
していることを特徴とする表面実装型パッケージを用い
た電子部品実装装置。 - 【請求項2】 LGA(Land Grid Array)型のCSP(Ch
ip Size Package)及びこのCSPが実装されるマザー基
板を備え、 前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、 前記パッケージ側ランドが、前記実装面に対する投影方
向において前記パッケージ側ランドに接続される前記マ
ザー側ランドと重なり合わない領域を有していることを
特徴とする表面実装型パッケージを用いた電子部品実装
装置。 - 【請求項3】 BGA(Ball Grid Array)型のCSP(Ch
ip Size Package)及びこのCSPが実装されるマザー基
板を備え、 前記CSPにおけるキャリア基板に形成されたパッケー
ジ側ランドと前記マザー基板における実装面に形成され
たマザー側ランドとが互いにはんだにより電気的に接続
される電子部品実装装置であって、 前記マザー側ランドが、前記実装面に対する投影方向に
おいて前記マザー側ランドに接続される前記パッケージ
側ランドと重なり合わない領域を有していることを特徴
とする表面実装型パッケージを用いた電子部品実装装
置。 - 【請求項4】 請求項1,2又は請求項3記載の電子部
品実装装置にX線を照射し、CSP及びマザー基板を透
過したX線により形成された画像に基づいてパッケージ
側ランドとマザー側ランドと間のルーズコンタクトを検
出することを特徴とする表面実装型パッケージを用いた
電子部品実装装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9201604A JPH1144524A (ja) | 1997-07-28 | 1997-07-28 | 表面実装型パッケージを用いた電子部品実装装置及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9201604A JPH1144524A (ja) | 1997-07-28 | 1997-07-28 | 表面実装型パッケージを用いた電子部品実装装置及びその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1144524A true JPH1144524A (ja) | 1999-02-16 |
Family
ID=16443815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9201604A Withdrawn JPH1144524A (ja) | 1997-07-28 | 1997-07-28 | 表面実装型パッケージを用いた電子部品実装装置及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1144524A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001075801A1 (fr) * | 2000-03-30 | 2001-10-11 | Kokusai Gijutsu Kaihatsu Kabushiki Kaisha | Dispositif d'inspection d'orifice de brasure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225610A (ja) * | 1994-02-09 | 1995-08-22 | Komatsu Ltd | 故障診断方法および装置 |
US20030043052A1 (en) * | 1994-10-24 | 2003-03-06 | Fisher-Rosemount Systems, Inc. | Apparatus for providing redundant wireless access to field devices in a distributed control system |
JP2007149073A (ja) * | 2005-10-25 | 2007-06-14 | Fisher Rosemount Syst Inc | 不確かな通信によるプロセス制御 |
-
1997
- 1997-07-28 JP JP9201604A patent/JPH1144524A/ja not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07225610A (ja) * | 1994-02-09 | 1995-08-22 | Komatsu Ltd | 故障診断方法および装置 |
US20030043052A1 (en) * | 1994-10-24 | 2003-03-06 | Fisher-Rosemount Systems, Inc. | Apparatus for providing redundant wireless access to field devices in a distributed control system |
JP2007149073A (ja) * | 2005-10-25 | 2007-06-14 | Fisher Rosemount Syst Inc | 不確かな通信によるプロセス制御 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001075801A1 (fr) * | 2000-03-30 | 2001-10-11 | Kokusai Gijutsu Kaihatsu Kabushiki Kaisha | Dispositif d'inspection d'orifice de brasure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5471368A (en) | Module having vertical peripheral edge connection | |
US5936309A (en) | Mounted structure of printed circuit board in semiconductor package | |
KR20030081176A (ko) | 부품장착 관리방법, 장착검사장치 및 장착시스템 | |
KR100758207B1 (ko) | 반자동 피씨비 다기능 검사장치 | |
JP2698213B2 (ja) | 回路基板および回路基板の位置認識方式 | |
JPH1144524A (ja) | 表面実装型パッケージを用いた電子部品実装装置及びその検査方法 | |
JP2003218505A (ja) | プリント基板とプリント基板ユニット及びプリント基板ユニットの検査方法と製造方法並びにプリント基板ユニットを使用した通信機器 | |
JP2003224353A (ja) | 電子部品の基板実装方法 | |
Geiger et al. | Package stacking in SMT for 3D PCB assembly | |
KR20120022272A (ko) | 기판 외관검사 장치 | |
KR20040053152A (ko) | 나쁜 콘트라스팅 배경에 대해 금속 물체들의 컴퓨터 비전인식 | |
JP2004200258A (ja) | バンプ検査装置および検査方法 | |
JP2003141509A (ja) | 基板検査方法およびその装置 | |
JPH11233936A (ja) | はんだ接合検査方法、及びその方法を使用する表面実装配線板 | |
JP2007266501A (ja) | 半導体装置の実装方法及び実装基板 | |
JPH10180437A (ja) | 半田付検査装置 | |
JP3174536B2 (ja) | ハンダ付け状態の確認方法 | |
KR100274030B1 (ko) | 인쇄회로기판의제조방법 | |
JP3480187B2 (ja) | 電子部品の位置ずれ検査方法 | |
JPH04348583A (ja) | プリント配線板と表面実装用電子部品の実装方法 | |
JP3419263B2 (ja) | 電子部品の位置ずれ検査方法 | |
KR19990012815A (ko) | 볼 그리드 어레이 패키지의 실장장치 및 그 실장방법 | |
JPS60219800A (ja) | プリント板部品検査装置 | |
JP2002313998A (ja) | 半導体装置 | |
JP2007067141A (ja) | チップ部品およびチップ部品の識別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060622 |