JPH1141790A - Ｐｃｍ電流差動リレー装置 - Google Patents
Ｐｃｍ電流差動リレー装置Info
- Publication number
- JPH1141790A JPH1141790A JP9186354A JP18635497A JPH1141790A JP H1141790 A JPH1141790 A JP H1141790A JP 9186354 A JP9186354 A JP 9186354A JP 18635497 A JP18635497 A JP 18635497A JP H1141790 A JPH1141790 A JP H1141790A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- current
- pcm
- signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 各ＰＣＭ電流差動リレー装置において、伝送
路の伝送遅延時間に関する制約条件を受けることなく送
電線電流ＰＣＭ信号のサンプリングタイミングを一致さ
せ、自装置の送電線電流ＰＣＭ信号と相手装置からの送
電線電流ＰＣＭ信号との比較を正確に行えるようにし、
送電線系統保護を高精度で実現する。 【解決手段】 ＰＣＭ電流差動リレー装置１１−Ａ、１
１−Ｂは、送電線電流の位相に同期したサンプリングク
ロックを生成するクロック生成部２２−Ａ，２２−Ｂ
と、サンプリングクロックにより送電線電流をサンプリ
ングしてＰＣＭ信号に変換するアナログ／ディジタル変
換部２１−Ａ，２１−Ｂと、このＰＣＭ信号を送電線電
流の位相に同期したフレーム構成として相手装置へ送信
する伝送処理部２３−Ａ，２３−Ｂと、相手装置からの
ＰＣＭ信号を受信し、自装置のＰＣＭ信号と比較して送
電線事故を検出する演算処理部２４−Ａ，２４−Ｂとを
備えている。
路の伝送遅延時間に関する制約条件を受けることなく送
電線電流ＰＣＭ信号のサンプリングタイミングを一致さ
せ、自装置の送電線電流ＰＣＭ信号と相手装置からの送
電線電流ＰＣＭ信号との比較を正確に行えるようにし、
送電線系統保護を高精度で実現する。 【解決手段】 ＰＣＭ電流差動リレー装置１１−Ａ、１
１−Ｂは、送電線電流の位相に同期したサンプリングク
ロックを生成するクロック生成部２２−Ａ，２２−Ｂ
と、サンプリングクロックにより送電線電流をサンプリ
ングしてＰＣＭ信号に変換するアナログ／ディジタル変
換部２１−Ａ，２１−Ｂと、このＰＣＭ信号を送電線電
流の位相に同期したフレーム構成として相手装置へ送信
する伝送処理部２３−Ａ，２３−Ｂと、相手装置からの
ＰＣＭ信号を受信し、自装置のＰＣＭ信号と比較して送
電線事故を検出する演算処理部２４−Ａ，２４−Ｂとを
備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、落雷，接触，地絡
等の送電線事故を検出する為のＰＣＭ電流差動リレー装
置に関する。ＰＣＭ電流差動リレー装置は、送電線の所
定区間、例えば、変電所や開閉所等の区間の両端におけ
る送電線電流を検出し、その区間内における送電線事故
がなければ、その送電線の区間の両端における流入電流
と流出電流はほぼ同一となる。そこで、送電線の所定区
間の両端における送電線電流を検出し、ＰＣＭ信号に変
換して相互に伝送し、自装置のＰＣＭ信号と相手装置の
ＰＣＭ信号とを比較し、許容値範囲内で一致していれば
送電線は正常であり、又許容値を超えて不一致となる
と、接触，地絡等の送電線事故と判定し、送電線の所定
区間の両端に於ける開閉器を遮断し、事故発生区間の送
電線を切り離す送電線系統保護リレーシステムの一種で
ある。
等の送電線事故を検出する為のＰＣＭ電流差動リレー装
置に関する。ＰＣＭ電流差動リレー装置は、送電線の所
定区間、例えば、変電所や開閉所等の区間の両端におけ
る送電線電流を検出し、その区間内における送電線事故
がなければ、その送電線の区間の両端における流入電流
と流出電流はほぼ同一となる。そこで、送電線の所定区
間の両端における送電線電流を検出し、ＰＣＭ信号に変
換して相互に伝送し、自装置のＰＣＭ信号と相手装置の
ＰＣＭ信号とを比較し、許容値範囲内で一致していれば
送電線は正常であり、又許容値を超えて不一致となる
と、接触，地絡等の送電線事故と判定し、送電線の所定
区間の両端に於ける開閉器を遮断し、事故発生区間の送
電線を切り離す送電線系統保護リレーシステムの一種で
ある。
【０００２】
【従来の技術】図５は従来例のＰＣＭ電流差動リレー装
置及び情報伝送装置の説明図であり、５１−Ａ，５１−
ＢはＰＣＭ電流差動リレー装置、５２−Ａ，５２−Ｂは
ＰＣＭ電流差動リレー装置と伝送路との間に設けた情報
伝送装置、５３−Ａ，５３−Ｂは情報伝送装置５２−
Ａ，５２−Ｂを相互に接続する伝送路、５４−Ａ，５４
−Ｂはカレントトランス（ＣＴ）、５５−Ａ，５５−Ｂ
は開閉器（ＣＢ：サーキットブレイカ）である。
置及び情報伝送装置の説明図であり、５１−Ａ，５１−
ＢはＰＣＭ電流差動リレー装置、５２−Ａ，５２−Ｂは
ＰＣＭ電流差動リレー装置と伝送路との間に設けた情報
伝送装置、５３−Ａ，５３−Ｂは情報伝送装置５２−
Ａ，５２−Ｂを相互に接続する伝送路、５４−Ａ，５４
−Ｂはカレントトランス（ＣＴ）、５５−Ａ，５５−Ｂ
は開閉器（ＣＢ：サーキットブレイカ）である。
【０００３】送電線の所定区間の両端を、変電所Ａ，Ｂ
とした場合を示し、その変電所Ａ，Ｂにそれぞれ開閉器
５５−Ａ，５５−Ｂを設け、この開閉器５５−Ａ，５５
−Ｂを介して流れる送電線電流をカレントトランス５４
−Ａ，５４−Ｂにより検出し、その検出電流を、ＰＣＭ
電流差動リレー装置５１−Ａ，５１−Ｂにおいてサンプ
リングしてＰＣＭ信号に変換し、情報伝送装置５２−
Ａ，５２−Ｂから伝送路５３−Ａ，５３−Ｂを介してＰ
ＣＭ信号による電流値を相互に伝送し、自装置（ＰＣＭ
電流差動リレー装置５１−Ａ）のＰＣＭ信号と、相手装
置（ＰＣＭ電流差動リレー装置５１−Ｂ）のＰＣＭ信号
とを比較し、許容値の範囲内で比較一致の場合は、送電
線は正常と判定し、許容値を超えて比較不一致の場合
は、送電線事故と判定して、開閉器５５−Ａ，５５−Ｂ
を遮断する遮断指令を送出する。それによって、送電線
の事故区間を他の区間から切り離す。
とした場合を示し、その変電所Ａ，Ｂにそれぞれ開閉器
５５−Ａ，５５−Ｂを設け、この開閉器５５−Ａ，５５
−Ｂを介して流れる送電線電流をカレントトランス５４
−Ａ，５４−Ｂにより検出し、その検出電流を、ＰＣＭ
電流差動リレー装置５１−Ａ，５１−Ｂにおいてサンプ
リングしてＰＣＭ信号に変換し、情報伝送装置５２−
Ａ，５２−Ｂから伝送路５３−Ａ，５３−Ｂを介してＰ
ＣＭ信号による電流値を相互に伝送し、自装置（ＰＣＭ
電流差動リレー装置５１−Ａ）のＰＣＭ信号と、相手装
置（ＰＣＭ電流差動リレー装置５１−Ｂ）のＰＣＭ信号
とを比較し、許容値の範囲内で比較一致の場合は、送電
線は正常と判定し、許容値を超えて比較不一致の場合
は、送電線事故と判定して、開閉器５５−Ａ，５５−Ｂ
を遮断する遮断指令を送出する。それによって、送電線
の事故区間を他の区間から切り離す。
【０００４】送電線電流をサンプリングしてＰＣＭ信号
とする場合に、従来は、絶対時刻の一致したサンプリン
グクロックを用いることを前提としている。その為に、
絶対時刻を一致させる為の前処理を必要とするもので、
例えば、図６の（ａ）に示すように、情報伝送装置５２
−Ａ，５２−Ｂから信号ＳＡ，ＳＢを各相手装置に送信
すると共に、その信号ＳＡ，ＳＢを送信したタイミング
ＳＴａ，ＳＴｂを記憶保持し、次にそれぞれ各相手装置
から送信された信号ＳＢ，ＳＡが伝送路を経て自装置で
受信されるタイミングＲＴａ，ＲＴｂを計時し、自装置
が信号ＳＡ又はＳＢを送信してから、相手装置が送信し
た信号ＳＢ又はＳＡが受信されるまでの時間、即ち、 Ｔａ＝ＲＴａ−ＳＴａ ・・・（１） Ｔｂ＝ＲＴｂ−ＳＴｂ ・・・（２） を計測し、該計測された時間Ｔａ又はＴｂを相手側の情
報伝送装置５２−Ｂ又は５２−Ａに伝達する。
とする場合に、従来は、絶対時刻の一致したサンプリン
グクロックを用いることを前提としている。その為に、
絶対時刻を一致させる為の前処理を必要とするもので、
例えば、図６の（ａ）に示すように、情報伝送装置５２
−Ａ，５２−Ｂから信号ＳＡ，ＳＢを各相手装置に送信
すると共に、その信号ＳＡ，ＳＢを送信したタイミング
ＳＴａ，ＳＴｂを記憶保持し、次にそれぞれ各相手装置
から送信された信号ＳＢ，ＳＡが伝送路を経て自装置で
受信されるタイミングＲＴａ，ＲＴｂを計時し、自装置
が信号ＳＡ又はＳＢを送信してから、相手装置が送信し
た信号ＳＢ又はＳＡが受信されるまでの時間、即ち、 Ｔａ＝ＲＴａ−ＳＴａ ・・・（１） Ｔｂ＝ＲＴｂ−ＳＴｂ ・・・（２） を計測し、該計測された時間Ｔａ又はＴｂを相手側の情
報伝送装置５２−Ｂ又は５２−Ａに伝達する。
【０００５】次に、情報伝送装置５２−Ａ又は５２−Ｂ
では、自装置で計測した上記時間Ｔａ又はＴｂと相手装
置から伝達された上記時間Ｔｂ又はＴａとを比較し、時
間Ｔａと時間Ｔｂとに差があるときは、信号ＳＡ又はＳ
Ｂを送信するタイミングＳＴａ又はＳＴｂを調整し、該
送信タイミングＳＴａ又はＳＴｂを前回の送信時点より
ずらして（早め又は遅らせて）再度送信し、図６の
（ｂ）に示すように上記時間ＴａとＴｂとが一致するま
でこの動作を繰り返すことにより、情報伝送装置５２−
Ａ及び５２−Ｂの間で信号ＳＡ及びＳＢの発生タイミン
グＳＴａ、ＳＴｂを一致させ、それによって、信号ＳＡ
及びＳＢを基に情報伝送装置５２−Ａ及び５２−Ｂにお
いて絶対時刻の一致したサンプリングクロックを発生さ
せることができる。
では、自装置で計測した上記時間Ｔａ又はＴｂと相手装
置から伝達された上記時間Ｔｂ又はＴａとを比較し、時
間Ｔａと時間Ｔｂとに差があるときは、信号ＳＡ又はＳ
Ｂを送信するタイミングＳＴａ又はＳＴｂを調整し、該
送信タイミングＳＴａ又はＳＴｂを前回の送信時点より
ずらして（早め又は遅らせて）再度送信し、図６の
（ｂ）に示すように上記時間ＴａとＴｂとが一致するま
でこの動作を繰り返すことにより、情報伝送装置５２−
Ａ及び５２−Ｂの間で信号ＳＡ及びＳＢの発生タイミン
グＳＴａ、ＳＴｂを一致させ、それによって、信号ＳＡ
及びＳＢを基に情報伝送装置５２−Ａ及び５２−Ｂにお
いて絶対時刻の一致したサンプリングクロックを発生さ
せることができる。
【０００６】
【発明が解決しようとする課題】情報伝送装置５２−Ａ
と情報伝送装置５２−Ｂとが接続される上り回線伝送路
５３−Ａと下り回線伝送路５３−Ｂは、設備構成や回線
ルートが必ずしも同一になるとは限らず、上り回線伝送
路５３−Ａと下り回線伝送路５３−Ｂとで伝送時間が初
めから異なっていたり、或いは当初は同じでも途中で変
動したりすることがある。例えば、図７に示すように、
上り回線伝送路５３−Ａと下り回線伝送路５３−Ｂとの
間の伝送遅延時間Ｔｄ１とＴｄ２とが異なっていると、
たとえ上記時間Ｔａと時間Ｔｂとが同一となっても、情
報伝送装置５２−Ａ及び５２−Ｂが信号ＳＡ及びＳＢを
発生させるタイミングＳＴａ及びＳＴｂは一致せず、情
報伝送装置５２−Ａ及び５２−Ｂにおいて絶対時刻の一
致しないサンプリングクロックが発生することになる。
と情報伝送装置５２−Ｂとが接続される上り回線伝送路
５３−Ａと下り回線伝送路５３−Ｂは、設備構成や回線
ルートが必ずしも同一になるとは限らず、上り回線伝送
路５３−Ａと下り回線伝送路５３−Ｂとで伝送時間が初
めから異なっていたり、或いは当初は同じでも途中で変
動したりすることがある。例えば、図７に示すように、
上り回線伝送路５３−Ａと下り回線伝送路５３−Ｂとの
間の伝送遅延時間Ｔｄ１とＴｄ２とが異なっていると、
たとえ上記時間Ｔａと時間Ｔｂとが同一となっても、情
報伝送装置５２−Ａ及び５２−Ｂが信号ＳＡ及びＳＢを
発生させるタイミングＳＴａ及びＳＴｂは一致せず、情
報伝送装置５２−Ａ及び５２−Ｂにおいて絶対時刻の一
致しないサンプリングクロックが発生することになる。
【０００７】このように、情報伝送装置５２−Ａ及び５
２−Ｂにおいて絶対時刻の一致しないサンプリングクロ
ックが生成されると、送電線電流のサンプリングポイン
トが異なり、従って、送電線が正常な場合でも、絶対時
刻が異なることにより、送電線電流のサンプル値が異な
ることになる。即ち、自装置のＰＣＭ信号と相手装置の
ＰＣＭ信号とが相違することになり、誤判定が生じる問
題があった。
２−Ｂにおいて絶対時刻の一致しないサンプリングクロ
ックが生成されると、送電線電流のサンプリングポイン
トが異なり、従って、送電線が正常な場合でも、絶対時
刻が異なることにより、送電線電流のサンプル値が異な
ることになる。即ち、自装置のＰＣＭ信号と相手装置の
ＰＣＭ信号とが相違することになり、誤判定が生じる問
題があった。
【０００８】本発明は、上記伝送路の伝送遅延時間に関
する制約条件を受けず、即ち、上り回線伝送路と下り回
線伝送路との間ので伝送時間が異なっていても、各ＰＣ
Ｍ電流差動リレー装置における送電線電流のサンプリン
グタイミングを一致させ、自装置の送電線電流ＰＣＭ信
号と相手装置からの送電線電流ＰＣＭ信号との比較を、
送電線電流の位相に同期したサンプル値で行い、送電線
系統保護を高精度で実現することを目的とする。
する制約条件を受けず、即ち、上り回線伝送路と下り回
線伝送路との間ので伝送時間が異なっていても、各ＰＣ
Ｍ電流差動リレー装置における送電線電流のサンプリン
グタイミングを一致させ、自装置の送電線電流ＰＣＭ信
号と相手装置からの送電線電流ＰＣＭ信号との比較を、
送電線電流の位相に同期したサンプル値で行い、送電線
系統保護を高精度で実現することを目的とする。
【０００９】
【課題を解決するための手段】本発明のＰＣＭ電流差動
リレー装置は、（１）送電線の所定区間の両端における
送電線の電流を検出してＰＣＭ信号に変換し、該ＰＣＭ
信号を相互に伝送して比較し、比較不一致により送電線
事故を検出するＰＣＭ電流差動リレー装置において、送
電線電流の位相に同期したサンプリングクロックを生成
するクロック生成部２２−Ａ，２２−Ｂと、サンプリン
グクロックにより送電線電流をサンプリングしてＰＣＭ
信号に変換するアナログ／ディジタル変換部２１−Ａ，
２１−Ｂと、このアナログ／ディジタル変換部２１−
Ａ，２１−ＢからのＰＣＭ信号を、送電線電流の位相に
同期したフレーム構成として相手装置へ送信する伝送処
理部２３−Ａ，２３−Ｂと、相手装置からのＰＣＭ信号
を受信してフレーム同期をとり、自装置のＰＣＭ信号と
比較して送電線事故を検出する演算処理部２４−Ａ，２
４−Ｂとを備えている。自装置と相手装置とは、送電線
電流の位相に同期したサンプリングクロックにより送電
線電流をサンプリングし、且つ送電線電流の位相に同期
したフレーム構成でＰＣＭ信号を送受信し、フレーム同
期をとって比較することにより、従来例の絶対時刻のサ
ンプリングクロックを求める場合に比較して簡単且つ正
確となる。
リレー装置は、（１）送電線の所定区間の両端における
送電線の電流を検出してＰＣＭ信号に変換し、該ＰＣＭ
信号を相互に伝送して比較し、比較不一致により送電線
事故を検出するＰＣＭ電流差動リレー装置において、送
電線電流の位相に同期したサンプリングクロックを生成
するクロック生成部２２−Ａ，２２−Ｂと、サンプリン
グクロックにより送電線電流をサンプリングしてＰＣＭ
信号に変換するアナログ／ディジタル変換部２１−Ａ，
２１−Ｂと、このアナログ／ディジタル変換部２１−
Ａ，２１−ＢからのＰＣＭ信号を、送電線電流の位相に
同期したフレーム構成として相手装置へ送信する伝送処
理部２３−Ａ，２３−Ｂと、相手装置からのＰＣＭ信号
を受信してフレーム同期をとり、自装置のＰＣＭ信号と
比較して送電線事故を検出する演算処理部２４−Ａ，２
４−Ｂとを備えている。自装置と相手装置とは、送電線
電流の位相に同期したサンプリングクロックにより送電
線電流をサンプリングし、且つ送電線電流の位相に同期
したフレーム構成でＰＣＭ信号を送受信し、フレーム同
期をとって比較することにより、従来例の絶対時刻のサ
ンプリングクロックを求める場合に比較して簡単且つ正
確となる。
【００１０】又（２）クロック生成部２２−Ａ，２２−
Ｂは、送電線電流の位相に同期した信号を発生する位相
同期発振回路と、この位相同期発振回路の出力信号を分
周してサンプリングクロックを出力する分周回路と、送
電線電流の断検出を行う断検出回路とを含み、位相同期
発振回路は、送電線電流の位相と発振出力信号位相とを
比較する位相差計測部と、この位相差計測部からの位相
差信号を制御電圧として加える電圧制御発振器と、断検
出回路からの断検出信号により、位相差計測部からの位
相差信号を記憶し、この記憶した位相差信号を電圧制御
発振器の制御電圧として加えるメモリとを備えることが
できる。
Ｂは、送電線電流の位相に同期した信号を発生する位相
同期発振回路と、この位相同期発振回路の出力信号を分
周してサンプリングクロックを出力する分周回路と、送
電線電流の断検出を行う断検出回路とを含み、位相同期
発振回路は、送電線電流の位相と発振出力信号位相とを
比較する位相差計測部と、この位相差計測部からの位相
差信号を制御電圧として加える電圧制御発振器と、断検
出回路からの断検出信号により、位相差計測部からの位
相差信号を記憶し、この記憶した位相差信号を電圧制御
発振器の制御電圧として加えるメモリとを備えることが
できる。
【００１１】又（３）演算処理部２４−Ａ，２４−Ｂ
は、自装置のＰＣＭ信号と相手装置のＰＣＭ信号とを比
較し、比較不一致で且つ相手装置から断検出信号が入力
されていない時に、送電線の事故発生と判定して、送電
線の開閉器１４−Ａ，１４−Ｂの遮断指令を送出する制
御回路を備えることができる。
は、自装置のＰＣＭ信号と相手装置のＰＣＭ信号とを比
較し、比較不一致で且つ相手装置から断検出信号が入力
されていない時に、送電線の事故発生と判定して、送電
線の開閉器１４−Ａ，１４−Ｂの遮断指令を送出する制
御回路を備えることができる。
【００１２】
【発明の実施の形態】本発明の実施の形態を図１、図
２、図３及び図４を用いて説明する。図１は本発明の実
施の形態のＰＣＭ電流差動リレー装置及び情報伝送装置
の説明図、図２は本発明の実施の形態のＰＣＭ電流差動
リレー装置の要部説明図、図３は本発明の実施の形態の
位相同期発振回路の説明図、図４は本発明の実施の形態
のＰＣＭ電流差動リレー装置のタイムチャートである。
２、図３及び図４を用いて説明する。図１は本発明の実
施の形態のＰＣＭ電流差動リレー装置及び情報伝送装置
の説明図、図２は本発明の実施の形態のＰＣＭ電流差動
リレー装置の要部説明図、図３は本発明の実施の形態の
位相同期発振回路の説明図、図４は本発明の実施の形態
のＰＣＭ電流差動リレー装置のタイムチャートである。
【００１３】図１において、１１−Ａ，１１−ＢはＰＣ
Ｍ電流差動リレー装置、１２−Ａ，１２−Ｂは情報伝送
装置、１３−Ａ，１３−Ｂはカレントトランス（Ｃ
Ｔ）、１４−Ａ，１４−Ｂは開閉器（ＣＢ）、２１−
Ａ，２１−Ｂはアナログ／ディジタル変換部、２２−
Ａ，２２−Ｂはクロック生成部、２３−Ａ，２３−Ｂは
伝送処理部、２４−Ａ，２４−Ｂは２４は演算処理部で
ある。
Ｍ電流差動リレー装置、１２−Ａ，１２−Ｂは情報伝送
装置、１３−Ａ，１３−Ｂはカレントトランス（Ｃ
Ｔ）、１４−Ａ，１４−Ｂは開閉器（ＣＢ）、２１−
Ａ，２１−Ｂはアナログ／ディジタル変換部、２２−
Ａ，２２−Ｂはクロック生成部、２３−Ａ，２３−Ｂは
伝送処理部、２４−Ａ，２４−Ｂは２４は演算処理部で
ある。
【００１４】ＰＣＭ電流差動リレー装置１１−Ａ，１１
−Ｂは、カレントトランス（ＣＴ）１３−Ａ，１３−Ｂ
により送電線電流を検出し、該送電線電流の位相に同期
したサンプリングクロックをクロック生成部２２−Ａ，
２２−Ｂにより生成し、該サンプリングクロックによっ
て、カレントトランス１３−Ａ，１３−Ｂにより検出し
た送電線電流をサンプリングしてＰＣＭ信号に変換し、
情報伝送装置１２−Ａ，１２−Ｂを介して相互に隣接す
る他のＰＣＭ電流差動リレー装置に送電線電流値をＰＣ
Ｍ信号によって伝送する。
−Ｂは、カレントトランス（ＣＴ）１３−Ａ，１３−Ｂ
により送電線電流を検出し、該送電線電流の位相に同期
したサンプリングクロックをクロック生成部２２−Ａ，
２２−Ｂにより生成し、該サンプリングクロックによっ
て、カレントトランス１３−Ａ，１３−Ｂにより検出し
た送電線電流をサンプリングしてＰＣＭ信号に変換し、
情報伝送装置１２−Ａ，１２−Ｂを介して相互に隣接す
る他のＰＣＭ電流差動リレー装置に送電線電流値をＰＣ
Ｍ信号によって伝送する。
【００１５】図２において、２１はアナログ／ディジタ
ル変換部、２２はクロック生成部、２３は伝送処理部、
２４は演算処理部である。
ル変換部、２２はクロック生成部、２３は伝送処理部、
２４は演算処理部である。
【００１６】アナログ／ディジタル変換部２１は、カレ
ントトランスＣＴにより検出した送電線電流を低域通過
回路２１１により雑音成分を除去した後、Ａ／Ｄ変換回
路２１２においてクロック生成部２２からのサンプリン
グクロックにより、アナログ信号の送電線電流をディジ
タル信号に変換する。即ち、ＰＣＭ信号に変換する。カ
レントトランスＣＴにより検出した送電線電流が、低域
通過回路２１１により雑音成分が除去された波形の一例
を図４の（ｅ）に示す。
ントトランスＣＴにより検出した送電線電流を低域通過
回路２１１により雑音成分を除去した後、Ａ／Ｄ変換回
路２１２においてクロック生成部２２からのサンプリン
グクロックにより、アナログ信号の送電線電流をディジ
タル信号に変換する。即ち、ＰＣＭ信号に変換する。カ
レントトランスＣＴにより検出した送電線電流が、低域
通過回路２１１により雑音成分が除去された波形の一例
を図４の（ｅ）に示す。
【００１７】又Ａ／Ｄ変換回路２１２においてクロック
生成部２２からのサンプリングクロックにより、送電線
電流をサンプリングしてディジタル信号に変換したデー
タＤ０，Ｄ１，Ｄ２，・・・を、送電線電流の位相に同
期したフレーム構成とした場合の一例を図４の（ｆ）に
示す。なお、フレームパルスをデータＤ０〜Ｄ７の前後
に付加し、送電線電流の位相に同期したフレームパルス
となるように時間圧縮することになる。又送電線電流の
正から負に極性反転する時の零クロス点にフレームパル
スを挿入することもできる。
生成部２２からのサンプリングクロックにより、送電線
電流をサンプリングしてディジタル信号に変換したデー
タＤ０，Ｄ１，Ｄ２，・・・を、送電線電流の位相に同
期したフレーム構成とした場合の一例を図４の（ｆ）に
示す。なお、フレームパルスをデータＤ０〜Ｄ７の前後
に付加し、送電線電流の位相に同期したフレームパルス
となるように時間圧縮することになる。又送電線電流の
正から負に極性反転する時の零クロス点にフレームパル
スを挿入することもできる。
【００１８】クロック生成部２２は、同じくカレントト
ランスＣＴにより取り出した送電線電流を増幅回路２２
１により一定のレベルまで増幅させた後、基本波通過回
路２２２により５０Ｈｚ又は６０Ｈｚの送電線電流の基
本波のみを通過させ、矩形波変換回路２２３により５０
Ｈｚ又は６０Ｈｚの矩形波パルスに変換する。増幅回路
２２１の出力信号の一例を図４の（ａ）に示し、又基本
波通過回路２２２の出力信号の一例を図４の（ｂ）に示
す。この基本波信号を矩形波変換回路２２３により変換
した矩形波パルスを図４の（ｃ）に示す。
ランスＣＴにより取り出した送電線電流を増幅回路２２
１により一定のレベルまで増幅させた後、基本波通過回
路２２２により５０Ｈｚ又は６０Ｈｚの送電線電流の基
本波のみを通過させ、矩形波変換回路２２３により５０
Ｈｚ又は６０Ｈｚの矩形波パルスに変換する。増幅回路
２２１の出力信号の一例を図４の（ａ）に示し、又基本
波通過回路２２２の出力信号の一例を図４の（ｂ）に示
す。この基本波信号を矩形波変換回路２２３により変換
した矩形波パルスを図４の（ｃ）に示す。
【００１９】この矩形波パルスは位相同期発振回路２２
４に入力され、該位相同期発振回路２２４では、入力さ
れる該矩形波パルスの位相に同期した基本クロックを生
成する。該生成された基本クロックはクロック分周回路
２２５により分周され、サンプリングクロックとしてア
ナログ／ディジタル変換部２１のＡ／Ｄ変換回路２１２
及び伝送処理部２３のフレーム生成回路に送出される。
クロック分周回路２２５の出力のサンプリングクロック
の一例を図４の（ｄ）に示す。なお、実際のサンプリン
グクロックは、例えば、６００Ｈｚとすることができる
から、（ｃ）の矩形波パルスに比較して非常に短い間隔
となる。
４に入力され、該位相同期発振回路２２４では、入力さ
れる該矩形波パルスの位相に同期した基本クロックを生
成する。該生成された基本クロックはクロック分周回路
２２５により分周され、サンプリングクロックとしてア
ナログ／ディジタル変換部２１のＡ／Ｄ変換回路２１２
及び伝送処理部２３のフレーム生成回路に送出される。
クロック分周回路２２５の出力のサンプリングクロック
の一例を図４の（ｄ）に示す。なお、実際のサンプリン
グクロックは、例えば、６００Ｈｚとすることができる
から、（ｃ）の矩形波パルスに比較して非常に短い間隔
となる。
【００２０】位相同期発振回路２２４の具体的構成を図
３に示す。図３において、３１は位相差計測部、３２は
メモリ部、３３はディジタル／アナログ変換部、３４は
電圧制御発振器である。矩形波変換回路２２３から出力
される５０Ｈｚ又は６０Ｈｚの矩形波パルスは位相差計
測部３１に入力され、位相差計測部３１はこの矩形波変
換回路２２３から入力される矩形波パルスと電圧制御発
振器３４から出力される矩形波パルスとの位相差を計測
する。
３に示す。図３において、３１は位相差計測部、３２は
メモリ部、３３はディジタル／アナログ変換部、３４は
電圧制御発振器である。矩形波変換回路２２３から出力
される５０Ｈｚ又は６０Ｈｚの矩形波パルスは位相差計
測部３１に入力され、位相差計測部３１はこの矩形波変
換回路２２３から入力される矩形波パルスと電圧制御発
振器３４から出力される矩形波パルスとの位相差を計測
する。
【００２１】この位相差計測部３１の出力信号は、メモ
リ部３２を介してディジタル／アナログ変換部３３によ
りアナログの制御電圧に変換されて、電圧制御発振器３
４に入力され、発振出力信号の矩形波パルスの位相が制
御される。従って、この矩形波パルスは、送電線電流の
位相に同期したものとなり、この矩形波パルスをクロッ
ク分周回路２２５により分周して、例えば、６００Ｈｚ
のサンプリングクロックとし、アナログ／ディジタル変
換部２１のＡ／Ｄ変換回路２１２及び伝送処理部２３の
フレーム生成回路２３１に入力される。
リ部３２を介してディジタル／アナログ変換部３３によ
りアナログの制御電圧に変換されて、電圧制御発振器３
４に入力され、発振出力信号の矩形波パルスの位相が制
御される。従って、この矩形波パルスは、送電線電流の
位相に同期したものとなり、この矩形波パルスをクロッ
ク分周回路２２５により分周して、例えば、６００Ｈｚ
のサンプリングクロックとし、アナログ／ディジタル変
換部２１のＡ／Ｄ変換回路２１２及び伝送処理部２３の
フレーム生成回路２３１に入力される。
【００２２】伝送処理部２３は、アナログ／ディジタル
変換部２１においてディジタル化された例えば６００Ｈ
ｚのサンプリングクロックにより８ビット構成としたＰ
ＣＭ信号を、フレーム生成回路２３１にてサンプリング
クロックに同期したデータフォーマット中に挿入する。
この場合のフレーム構成は、送電線電流の位相に同期し
た構成とし、多点サンプリング回路２３２において例え
ば１．５ＭＨｚのクロックによって多点サンプリングし
て相手装置へ送信する。それによって、送電線電流の周
波数の変動による伝送速度の変動を回避することができ
る。
変換部２１においてディジタル化された例えば６００Ｈ
ｚのサンプリングクロックにより８ビット構成としたＰ
ＣＭ信号を、フレーム生成回路２３１にてサンプリング
クロックに同期したデータフォーマット中に挿入する。
この場合のフレーム構成は、送電線電流の位相に同期し
た構成とし、多点サンプリング回路２３２において例え
ば１．５ＭＨｚのクロックによって多点サンプリングし
て相手装置へ送信する。それによって、送電線電流の周
波数の変動による伝送速度の変動を回避することができ
る。
【００２３】又演算処理部２４は、同期回路２４１，信
号分離回路２４２，差演算回路２４３，制御回路２４４
を含み、同期回路２４１は、相手装置から受信したフレ
ームに対して同期引込みを行い、且つサンプリングクロ
ックを抽出し、信号分離回路２４２は、同期回路２４１
からのフレーム同期信号及びサンプリングクロックに基
づいてＰＣＭ信号を分離して、差演算回路２４３に入力
する。又相手装置に於ける送電線電流断の検出信号を受
信した場合は、その断検出信号を分離して制御回路２４
４に入力する。
号分離回路２４２，差演算回路２４３，制御回路２４４
を含み、同期回路２４１は、相手装置から受信したフレ
ームに対して同期引込みを行い、且つサンプリングクロ
ックを抽出し、信号分離回路２４２は、同期回路２４１
からのフレーム同期信号及びサンプリングクロックに基
づいてＰＣＭ信号を分離して、差演算回路２４３に入力
する。又相手装置に於ける送電線電流断の検出信号を受
信した場合は、その断検出信号を分離して制御回路２４
４に入力する。
【００２４】受信フレームが図４の（ｇ）に示す構成の
場合、差演算回路２４３は、フレーム同期信号を基に、
自装置のＰＣＭ信号と相手装置からのＰＣＭ信号とを比
較する。この場合、図４の（ｆ）に示す自装置のＰＣＭ
信号と、図４の（ｇ）に示す相手装置のＰＣＭ信号との
各データＤ０，Ｄ１，Ｄ２，・・・が時間的にずれてい
ても、フレーム同期をとることにより、同一タイミング
のデータＤ０，Ｄ１，Ｄ２，・・・について比較するこ
とができる。そして、許容値の範囲内の比較一致の場合
は、送電線は正常と判定し、許容値を超えて比較不一致
の場合は、送電線事故と判定する。
場合、差演算回路２４３は、フレーム同期信号を基に、
自装置のＰＣＭ信号と相手装置からのＰＣＭ信号とを比
較する。この場合、図４の（ｆ）に示す自装置のＰＣＭ
信号と、図４の（ｇ）に示す相手装置のＰＣＭ信号との
各データＤ０，Ｄ１，Ｄ２，・・・が時間的にずれてい
ても、フレーム同期をとることにより、同一タイミング
のデータＤ０，Ｄ１，Ｄ２，・・・について比較するこ
とができる。そして、許容値の範囲内の比較一致の場合
は、送電線は正常と判定し、許容値を超えて比較不一致
の場合は、送電線事故と判定する。
【００２５】制御回路２４４は、相手装置からの断検出
信号を受信していない時に、差演算回路２４３から許容
値を超えて比較不一致の信号が入力された時に、遮断指
令を送出し、例えば、図１の開閉器１４−Ａ，１４−Ｂ
を遮断して、変電所Ａ，Ｂ間の送電線の区間を他の区間
から切り離す。それによって、送電線系統を保護するこ
とができる。
信号を受信していない時に、差演算回路２４３から許容
値を超えて比較不一致の信号が入力された時に、遮断指
令を送出し、例えば、図１の開閉器１４−Ａ，１４−Ｂ
を遮断して、変電所Ａ，Ｂ間の送電線の区間を他の区間
から切り離す。それによって、送電線系統を保護するこ
とができる。
【００２６】又図２に示すクロック生成部２２におい
て、潮流電流が微量な場合など送電線電流から矩形波パ
ルスを発生させることが不可能なとき、断検出回路２２
６はそれを検出し、位相同期発振回路２２４に断検出信
号を入力して、位相同期発振回路２２４を自走状態に
し、又伝送処理部２３のフレーム生成回路２３１に断検
出信号を入力して、自装置では送電線電流が断状態であ
ることを相手装置へ通知する。
て、潮流電流が微量な場合など送電線電流から矩形波パ
ルスを発生させることが不可能なとき、断検出回路２２
６はそれを検出し、位相同期発振回路２２４に断検出信
号を入力して、位相同期発振回路２２４を自走状態に
し、又伝送処理部２３のフレーム生成回路２３１に断検
出信号を入力して、自装置では送電線電流が断状態であ
ることを相手装置へ通知する。
【００２７】位相同期発振回路２２４は、断検出信号に
よってメモリ部３２（図３参照）は、その時点の位相差
計測部３１からの出力信号を記憶保持して、この記憶保
持した位相差計測の出力信号を、ディジタル／アナログ
変換部３３により電圧制御発振器３４の制御電圧に変換
するから、電圧制御発振器３４は自走状態となる。
よってメモリ部３２（図３参照）は、その時点の位相差
計測部３１からの出力信号を記憶保持して、この記憶保
持した位相差計測の出力信号を、ディジタル／アナログ
変換部３３により電圧制御発振器３４の制御電圧に変換
するから、電圧制御発振器３４は自走状態となる。
【００２８】又演算処理部２４は、相手装置からの断検
出信号を信号分離回路２４２により分離したときは、制
御回路２４４は、差演算回路２４３から許容値を超えて
比較不一致の信号が入力された場合でも、遮断指令は出
力しない。即ち、相手装置からの送電線電流を検出した
ＰＣＭ信号は不確定或いは不安定なものであるから、自
装置で検出したＰＣＭ信号と比較しても意味がないこと
から、遮断指令は送出しないように制御する。
出信号を信号分離回路２４２により分離したときは、制
御回路２４４は、差演算回路２４３から許容値を超えて
比較不一致の信号が入力された場合でも、遮断指令は出
力しない。即ち、相手装置からの送電線電流を検出した
ＰＣＭ信号は不確定或いは不安定なものであるから、自
装置で検出したＰＣＭ信号と比較しても意味がないこと
から、遮断指令は送出しないように制御する。
【００２９】
【発明の効果】以上説明したように、本発明は、送電線
電流の位相に同期したサンプリングクロックを生成し、
このサンプリングクロックによりサンプリングしてＰＣ
Ｍ信号に変換した送電線電流を、送電線電流の位相に同
期したフレーム構成として相手装置へ送信し、相手装置
からのＰＣＭ信号を受信してフレーム同期をとり、自装
置のＰＣＭ信号と比較するものであり、送電線電流の位
相は、送電線の所定区間の両端に於いて同一となるか
ら、自装置と相手装置との間では、フレーム同期をとる
ことにより、絶対時刻を一致させて比較する場合と同様
に、同一のタイミングのサンプル値の比較を安定に行う
ことができる。
電流の位相に同期したサンプリングクロックを生成し、
このサンプリングクロックによりサンプリングしてＰＣ
Ｍ信号に変換した送電線電流を、送電線電流の位相に同
期したフレーム構成として相手装置へ送信し、相手装置
からのＰＣＭ信号を受信してフレーム同期をとり、自装
置のＰＣＭ信号と比較するものであり、送電線電流の位
相は、送電線の所定区間の両端に於いて同一となるか
ら、自装置と相手装置との間では、フレーム同期をとる
ことにより、絶対時刻を一致させて比較する場合と同様
に、同一のタイミングのサンプル値の比較を安定に行う
ことができる。
【００３０】従って、伝送遅延時間等の伝送路の条件に
依存せずに、同一のタイミングのサンプル値の比較が可
能となり、落雷，接触，地絡等の送電線の事故発生につ
いては、高精度且つ高速で検出することができる利点が
ある。又伝送路の条件に依存しないことは、任意のネッ
トワークを介してＰＣＭ電流差動リレー装置間を接続す
ることができることを示し、従って、ネットワークの統
合化を図ることができる等の利点がある。
依存せずに、同一のタイミングのサンプル値の比較が可
能となり、落雷，接触，地絡等の送電線の事故発生につ
いては、高精度且つ高速で検出することができる利点が
ある。又伝送路の条件に依存しないことは、任意のネッ
トワークを介してＰＣＭ電流差動リレー装置間を接続す
ることができることを示し、従って、ネットワークの統
合化を図ることができる等の利点がある。
【図１】本発明の実施の形態のＰＣＭ電流差動リレー装
置及び情報伝送装置の説明図である。
置及び情報伝送装置の説明図である。
【図２】本発明の実施の形態のＰＣＭ電流差動リレー装
置の要部説明図である。
置の要部説明図である。
【図３】本発明の実施の形態の位相同期発振回路の説明
図である。
図である。
【図４】本発明の実施の形態のＰＣＭ電流差動リレー装
置のタイムチャートである。
置のタイムチャートである。
【図５】従来のＰＣＭ電流差動リレー装置及び情報伝送
装置の説明図である。
装置の説明図である。
【図６】従来の情報伝送装置におけるサンプリングクロ
ック生成の説明図である。
ック生成の説明図である。
【図７】従来の情報伝送装置におけるサンプリングクロ
ック生成の問題点の説明図である。
ック生成の問題点の説明図である。
１１−Ａ，１１−Ｂ ＰＣＭ電流差動リレー装置 １２−Ａ，１２−Ｂ 情報伝送装置 １３−Ａ，１３−Ｂ カレントトランス（ＣＴ） １４−Ａ，１４−Ｂ 開閉器（ＣＢ：サーキットブレイ
カ） ２１−Ａ，２１−Ｂ アナログ／ディジタル変換部 ２２−Ａ，２２−Ｂ クロック生成部 ２３−Ａ，２３−Ｂ 伝送処理部 ２４−Ａ，２４−Ｂ 演算処理部
カ） ２１−Ａ，２１−Ｂ アナログ／ディジタル変換部 ２２−Ａ，２２−Ｂ クロック生成部 ２３−Ａ，２３−Ｂ 伝送処理部 ２４−Ａ，２４−Ｂ 演算処理部
Claims (3)
- 【請求項１】 送電線の所定区間の両端における送電線
の電流を検出してＰＣＭ信号に変換し、該ＰＣＭ信号を
相互に伝送して比較し、比較不一致により送電線事故を
検出するＰＣＭ電流差動リレー装置において、 前記送電線電流の位相に同期したサンプリングクロック
を生成するクロック生成部と、 前記サンプリングクロックにより前記送電線電流をサン
プリングしてＰＣＭ信号に変換するアナログ／ディジタ
ル変換部と、 該アナログ／ディジタル変換部からの前記ＰＣＭ信号を
前記送電線電流の位相に同期したフレーム構成として相
手装置へ送信する伝送処理部と、 前記相手装置からの前記ＰＣＭ信号を受信してフレーム
同期をとり、自装置の前記ＰＣＭ信号と比較して送電線
事故を検出する演算処理部とを備えたことを特徴とする
ＰＣＭ電流差動リレー装置。 - 【請求項２】 前記クロック生成部は、前記送電線電流
の位相に同期した信号を発生する位相同期発振回路と、
該位相同期発振回路の出力信号を分周して前記サンプリ
ングクロックを出力する分周回路と、前記送電線電流の
断検出を行う断検出回路とを含み、前記位相同期発振回
路は、前記送電線電流の位相と発振出力信号位相とを比
較する位相差計測部と、該位相差計測部からの位相差信
号を制御電圧として加える電圧制御発振器と、前記断検
出回路からの断検出信号により前記位相差計測部からの
前記位相差信号を記憶し、該記憶した前記位相差信号を
前記電圧制御発振器の制御電圧として加えるメモリとを
備えたことを特徴とする請求項１記載のＰＣＭ電流差動
リレー装置。 - 【請求項３】 前記演算処理部は、前記自装置のＰＣＭ
信号と前記相手装置のＰＣＭ信号とを比較し、比較不一
致で且つ前記相手装置から断検出信号が入力されていな
い時に、前記送電線の事故発生と判定して前記送電線の
開閉器の遮断指令を送出する制御回路を備えたことを特
徴とする請求項１記載のＰＣＭ電流差動リレー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9186354A JPH1141790A (ja) | 1997-07-11 | 1997-07-11 | Ｐｃｍ電流差動リレー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9186354A JPH1141790A (ja) | 1997-07-11 | 1997-07-11 | Ｐｃｍ電流差動リレー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141790A true JPH1141790A (ja) | 1999-02-12 |
Family
ID=16186904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9186354A Withdrawn JPH1141790A (ja) | 1997-07-11 | 1997-07-11 | Ｐｃｍ電流差動リレー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141790A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014138454A (ja) * | 2013-01-15 | 2014-07-28 | Toshiba Corp | 保護継電システムおよび保護継電装置 |
| CN105812963A (zh) * | 2014-12-29 | 2016-07-27 | 浙江大华技术股份有限公司 | 一种对讲机的中继系统和信号转换方法 |
-
1997
- 1997-07-11 JP JP9186354A patent/JPH1141790A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014138454A (ja) * | 2013-01-15 | 2014-07-28 | Toshiba Corp | 保護継電システムおよび保護継電装置 |
| JP2017104013A (ja) * | 2013-01-15 | 2017-06-08 | 株式会社東芝 | 保護継電システム |
| CN105812963A (zh) * | 2014-12-29 | 2016-07-27 | 浙江大华技术股份有限公司 | 一种对讲机的中继系统和信号转换方法 |
| CN105812963B (zh) * | 2014-12-29 | 2022-04-26 | 浙江大华技术股份有限公司 | 一种对讲机的中继系统和信号转换方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0895330B1 (en) | Test method and apparatus for testing a protective relay system | |
| US6845333B2 (en) | Protective relay with synchronized phasor measurement capability for use in electric power systems | |
| US20090088990A1 (en) | Synchronized phasor processor for a power system | |
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| JPS64890B2 (ja) | ||
| US4626622A (en) | Telephasing method and system for remotely identifying unknown phases of transmission or distribution lines within an electrical network | |
| US20020146083A1 (en) | System and method for aligning data between local and remote sources thereof | |
| CN101924537B (zh) | 基于电网周波的合并单元同步方法及系统 | |
| JPH1141790A (ja) | Ｐｃｍ電流差動リレー装置 | |
| US4002950A (en) | Power transmission control system | |
| JP2680507B2 (ja) | ディジタル形保護継電装置 | |
| JP4316103B2 (ja) | 故障点標定装置 | |
| JP2689506B2 (ja) | ディジタル保護継電装置のサンプリング同期方法 | |
| JPH0837724A (ja) | アナログデータのサンプリング同期制御方法 | |
| JPS621337A (ja) | デイジタル保護継電装置のデ−タ収集方法 | |
| JPH04364320A (ja) | 脱調検出回路 | |
| JPH0338128A (ja) | 無瞬断切替方法 | |
| KR102641615B1 (ko) | 고장 거리 검출이 가능한 다기능 위상 측정 장치 | |
| Thompson | The Future of Substations: Centralized Protection and Control | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| JP2671012B2 (ja) | タイミング抽出回路 | |
| JPS6260898B2 (ja) | ||
| JPH04352535A (ja) | ループ式伝送路制御方式 | |
| JP2001251752A (ja) | 分散電源用系統同期検出装置 | |
| JPS61292432A (ja) | デ−タ一致検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |