JPH114077A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH114077A JPH114077A JP15642197A JP15642197A JPH114077A JP H114077 A JPH114077 A JP H114077A JP 15642197 A JP15642197 A JP 15642197A JP 15642197 A JP15642197 A JP 15642197A JP H114077 A JPH114077 A JP H114077A
- Authority
- JP
- Japan
- Prior art keywords
- wiring conductor
- conductor layer
- thin film
- layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
体層との電気的接続の信頼性が低い。 【解決手段】ガラスセラミックス焼結体から成り、内部
に銅から成る内部配線導体層2を有する絶縁基体1と、
該絶縁基体1の表面に被着され、前記内部配線導体層2
と一部が接触する薄膜配線導体層3とから成る配線基板
であって、前記内部配線導体層2と薄膜配線導体層3と
の接触部にニッケルークロムからなる金属層4を介在さ
せた。
Description
や半導体素子収納用パッケージ等に使用される配線基板
に関し、より詳細には内部に銅から成る内部配線導体層
を、外表面に薄膜形成技術により高密度に形成された薄
膜配線導体層を有する配線基板に関するものである。
や容量素子、抵抗器等の受動部品を多数搭載し、所定の
電子回路を構成するようになした混成集積回路装置は、
通常、酸化アルミニウム質焼結体等から成る絶縁基体の
内部及び表面にタングステン、モリブデン等の高融点金
属粉末から成る配線導体層を形成した構造の配線基板を
準備し、該配線基板の絶縁基体表面に半導体素子や容量
素子、抵抗器等を搭載取着するとともに該半導体素子等
の電極を前記配線導体層に電気的に接続することによっ
て形成されている。
れる配線基板は一般に、セラミックスの積層技術及びス
クリーン印刷等の厚膜形成技術を採用することによって
製作されており、具体的には以下の方法によって製作さ
れる。
(SiO2 )、酸化マグネシウム(MgO)、酸化カル
シウム(CaO)等から成るセラミックス原料粉末に有
機溶剤、溶媒を添加混合して泥漿物を作り、次にこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形して複数枚のセラミックグリーン
シート(セラミック生シート)を得る。そして各セラミ
ックグリーンシートに打ち抜き加工法及び孔あけ加工法
等を施し所定位置に貫通孔を形成するとともに所定形状
に加工する。
の表面及び貫通孔内に、タングステンやモリブデン粉末
に有機溶剤、溶媒を添加混合して得た金属ペーストをス
クリーン印刷法により所定パターンに印刷塗布する。
塗布した各セラミックグリーンシートを上下に積層する
とともに還元雰囲気中、約1600℃の温度で焼成し、セラ
ミックグリーンシートと金属ペーストとを焼結一体化す
ることによって絶縁基体の内部及び表面に所定パターン
の配線導体層を形成した製品としての配線基板が完成す
る。
ては、配線導体層が全て金属ペーストをスクリーン印刷
することによって形成されており、スクリーン印刷によ
る配線導体層の形成は微細化が困難で、配線導体層を高
密度に形成することができないという欠点を有してい
た。
ンやモリブデンはその固有抵抗率が各々、5.49μΩ
・cm、5.78μΩ・cmと高い。そのため配線導体
層に電気信号を伝搬させた場合、配線導体層の有する電
気抵抗によって信号が大きく減衰し、電気信号を正確に
伝搬させることができないという欠点も有していた。
基体は酸化アルミニウム質焼結体から成り、該酸化アル
ミニウム質焼結体は比誘電率が9〜10(室温1MHz)と
高いため、絶縁基体に設けた配線導体層を伝わる電気信
号の伝搬速度が遅く、そのため信号の高速伝搬を要求す
る半導体素子等は搭載が不可となる欠点も有する。
を比誘電率が約5(室温1MHz)と低く、低温焼成が可能
なガラスセラミックスで形成し、絶縁基体の内部に固有
抵抗率が0.017〜0.018μΩ・cmと低い銅か
ら成る内部配線導体層を形成しておくとともに、絶縁基
体表面に薄膜形成技術を採用することによって薄膜配線
導体層を高密度に形成した配線基板が提案されている。
5(室温1MHz)と低いことから絶縁基体に設けた内部配
線導体層及び薄膜配線導体層を電気信号が伝搬した場
合、その伝搬速度は早いものとして高速伝搬を要求する
半導体素子等の搭載が可能となり、また内部配線導体層
を固有抵抗率が0.017〜0.018μΩ・cmと低
い銅で形成したことから内部配線導体層に電気信号を伝
搬させても電気信号は大きな減衰を受けることはなく電
気信号を正確に伝搬させることができ、更には配線導体
層の一部を薄膜形成技術により形成したことから配線導
体層の高密度化が達成される。
膜配線導体層は蒸着法やスパッタリング法、イオンプレ
ーティング法等の薄膜形成技術及びフォトリソグラフィ
ー技術を採用することによって絶縁基体表面に所定パタ
ーンに形成され、該薄膜配線導体層は通常、窒化タンタ
ルから成る密着層と、ニッケルークロムから成る中間
層、と金から成る主導体層の3層構造を有しており、密
着層によって薄膜配線導体層が絶縁基体に強固に接着さ
れ、中間層によって主導体層と密着層とを強固に接合さ
せるとともに主導体層と密着層との間の相互拡散を防止
している。
線基板においては、薄膜配線導体層の密着層を形成する
窒化タンタルが絶縁基体に対し密着性が良く、薄膜配線
導体層と絶縁基体とは強固に接着するものの窒化タンタ
ルと銅とはあまり密着性が良くないため銅から成る内部
配線導体層と薄膜配線導体層との電気的接続が不安定と
なり、両者の接続の信頼性が低いという欠点を誘発し
た。
で、その目的は銅から成る内部配線導体層と薄膜配線導
体層とを強固に電気的接続し、内部配線導体層及び薄膜
配線導体層に電気信号を高速で且つあまり減衰を生じる
ことなく伝搬させることができる配線基板を提供するこ
とにある。
ックス焼結体から成り、内部に銅から成る内部配線導体
層を有する絶縁基体と、該絶縁基体の表面に被着され、
前記内部配線導体層と一部が接触する薄膜配線導体層と
から成る配線基板であって、前記内部配線導体層と薄膜
配線導体層との接触部にニッケルークロムからなる金属
層を介在させたことを特徴とするものである。
5μm乃至1.0μmであることを特徴とするものであ
る。
部配線導体層と、窒化タンタルーニクロムー金等から成
る薄膜配線導体層との接触部に両者に対し密着性の良い
ニッケルークロムからなる金属層を介在させたことから
銅から成る内部配線導体層と薄膜配線導体層とを強固に
接着させて両者の電気的接続を確実、強固となすことが
できる。
導体層及び薄膜配線導体層が形成される絶縁基体を比誘
電率が約5(室温1MHz)と低いガラスセラミックス焼結
体で形成したことから内部配線導体層及び薄膜配線導体
層を伝搬する電気信号の伝搬速度を早いものとなすこと
ができ、その結果、電気信号の高速伝搬を要求する高速
駆動を行う半導体素子等の搭載も可能となる。
を低温焼成が可能なガラスセラミックス焼結体で形成し
たことから絶縁基体の内部に形成される内部配線導体層
に固有抵抗率が0.017〜0.018μΩ・cmの銅
を使用することができ、内部配線導体層を銅で形成する
と内部配線導体層を伝搬する電気信号に大きな減衰を与
えることもない。
導体の一部を薄膜形成技術を採用することによって形成
したことから配線導体全体を高密度に形成することが可
能となる。
細に説明する。図1は、本発明の配線基板の一実施例を
示し、1は絶縁基体、2は内部配線導体層、3は薄膜配
線導体層である。
体から成り、例えば、72.0〜76.0重量%の酸化
珪素、15.0〜17.0重量%の酸化ホウ素、1.5
重量%以下の酸化マンガン、1.1〜1.4重量%の酸
化ジルコニウム、合量が2.0〜3.0重量%の酸化リ
チウム、酸化カリウム、酸化ナトリウムから成るホウ珪
酸ガラスに無機物フィラーとして18.0〜24.0重
量%の酸化アルミニウム、8.0〜17.0重量%の酸
化珪素、13.0〜25.0重量%のコージェライトを
添加したもので形成されている。
縁基体1は、72.0〜76.0重量%の酸化珪素、1
5.0〜17.0重量%の酸化ホウ素、1.5重量%以
下の酸化マンガン、1.1〜1.4重量%の酸化ジルコ
ニウム、合量が2.0〜3.0重量%の酸化リチウム、
酸化カリウム、酸化ナトリウムから成るホウ珪酸ガラス
に、無機物フィラーとして18.0〜24.0重量%の
酸化アルミニウム、8.0〜17.0重量%の酸化珪
素、13.0〜25.0重量%のコージェライトを添加
したガラスセラミックス粉末に対し、有機溶剤、溶媒を
添加混合して泥漿状となすとともにこれを従来周知のド
クターブレード法やカレンダーロール法等によりシート
状に成形して複数枚のセラミックグリーンシート(セラ
ミック生シート)を得、次に前記各セラミックグリーン
シートを上下に積層するとともに約900℃の温度で焼
成することによって製作される。
かけて内部配線導体層2が、上面に薄膜配線導体層3が
各々形成されており、薄膜配線導体層3の一部は内部配
線導体層3と接触し、電気的に接続されている。
3はその各々の両方で電気信号を伝搬させるための配線
導体として作用する。
出する内部配線導体層2は銅から成り、銅の粉末にエチ
ルセルロース、或いはアクリル樹脂とアルファーテルピ
ネオール等の溶剤とを添加混合して得た銅ペーストを絶
縁基体1となる各セラミックグリーンシートの上面に予
めスクリーン印刷法等により所定パターンに印刷塗布し
ておくとともに各セラミックグリーンシートに予め設け
た貫通孔の内部に充填することによって絶縁基体1の所
定位置に所定パターンに形成される。この場合、絶縁基
体1を形成するガラスセラミックス焼結体はその焼成温
度が約900℃と低いため内部配線導体層2に固有抵抗
率が0.017〜0.018μΩ・cmと低い銅を使用
することが可能となり、該銅で内部配線導体層2を形成
するとその体積抵抗率が0.02μΩ・cmと低いため
内部配線導体層2を伝搬する電気信号に大きな減衰を与
えることはなく、電気信号を極めて正確に伝搬させるこ
とが可能となる。
体層3が、一部を前記内部配線導体層2に接触させた状
態で形成されており、該薄膜配線導体層3は例えば、窒
化タンタルから成る密着層と、ニッケルークロムやチタ
ン、タングステン等から成る中間層と、金から成る主導
体層とにより形成されている。
成る薄膜配線導体層3はその各々が蒸着法やスパッタリ
ング法、イオンプレーティング法等の薄膜形成技術及び
フォトリソグラフィー技術を採用することによって絶縁
基体1の上面に所定パターンに形成され、配線導体の一
部を薄膜配線導体層3で形成するために配線導体全体の
形成密度を高密度とすることが可能となる。
線導体層3は、具体的にはまず絶縁基体1の上面に順
次、密着層としての窒化タンタルを100〜10000
オングストロームの厚みに、中間層としてのニッケルー
クロムやチタン、タングステン等を500〜10000
オングストロームの厚みに、主導体層としての金を10
00オングストローム以上の厚みにスパッタリング法に
より被着させ、最後にこれをフォトリソグラフィー技術
を採用し、所定パターンに加工することによって形成さ
れる。
成る密着層は、絶縁基体1と薄膜配線導体層3との接合
強度を上げる作用をなし、その厚みが100オングスト
ローム未満であると薄膜配線導体層3を絶縁基体1に強
固に接合させるのが困難となる傾向にあり、また100
00オングストロームを超えると密着層を薄膜形成技術
により形成する際に応力が発生するとともにこれが内在
し、該内在応力によって絶縁基体1と薄膜配線導体層3
との接合強度が低下してしまう傾向にある。従って、前
記薄膜配線導体層3の密着層はその厚みを100〜10
000オングストロームの範囲とすることが良く、好適
には300〜2000オングストロームの範囲に、最適
には500〜1500オングストロームの範囲としてお
くことがよい。
ロムやチタン、タングステン等からなる中間層は、密着
層と主導体層との接着を強固とするとともに密着層と主
導体層の相互拡散を有効に防止する作用をなし、その厚
みが500オングストローム未満であると密着層と主導
体層の接着性が低下してしまうとともに密着層と主導体
層との相互拡散を有効に防止するのが困難となり、また
10000オングストロームを超えると中間層を薄膜形
成技術により形成する際に応力が発生するとともにこれ
が内在し、該内在応力によって密着層と中間層との接合
強度が低下してしまう傾向にある。従って、前記薄膜配
線導体層3の中間層はその厚みを500〜10000オ
ングストロームの範囲とすることが良く、好適には80
0〜5000オングストロームの範囲に、最適には10
00〜3000オングストロームの範囲としておくこと
がよい。
主として電気信号を伝搬させる通路として作用し、導電
率が高い金が使用され、その厚みが1000オングスト
ローム未満となると薄膜配線導体層3の導通抵抗が高く
なってしまう。従って、前記薄膜配線導体層3の主導体
層はその厚みを1000オングストローム以上とするこ
とが好ましく、コストの点を考慮すると1.0〜5μm
の範囲とすることが最適である。
導体層3を形成したガラスセラミックス焼結体から成る
絶縁基体1はその比誘電率が約5(室温1MHz)と低いこ
とから内部配線導体層2及び薄膜配線導体層3を伝搬す
る電気信号の伝搬速度を早いものとなすことができ、そ
の結果、配線基板に電気信号の高速伝搬を要求する高速
駆動を行う半導体素子等の搭載が可能となる。
体層3を形成した絶縁基体1は更に内部配線導体層2と
薄膜配線導体層3とが接触する部位に金属層4が介在形
成されている。
線導体層3とを強固に接合させる作用をなし、該金属層
4によって内部配線導体層2と薄膜配線導体層3とは強
固に接合し、これによって内部配線導体層2と薄膜配線
導体層3との電気的接続が確実、強固となる。
る銅と、薄膜配線導体層3の密着層を形成する窒化タン
タルの両方に対して接合性が良いニッケルークロムから
成り、スパタッリング法等の薄膜形成技術を採用するこ
とによって内部配線導体層2と薄膜配線導体層3との間
に所定厚みに形成される。
層4はその厚みが0.05μm未満となると内部配線導
体層2と薄膜配線導体層3との接合強度が低くなる傾向
にあり、また1.0μmを超えると金属層4を薄膜形成
技術により形成する際に応力が発生するとともにこれが
内在し、該内在応力によって内部配線導体層2と金属層
4との接合強度が低下してしまう傾向にある。従って、
前記金属層4はその厚みを0.05μm乃至1.0μm
の範囲とすることが良く、好適には0.1μm乃至0.
6μmの範囲に、最適には0.2μm乃至0.3μmの
範囲としておくことがよい。
上面に半導体素子や容量素子、抵抗器等を搭載取着し、
該半導体素子等の各電極を薄膜配線導体層3に接続すれ
ば混成集積回路装置となる。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例におい
て、絶縁基体1の上面に被着形成されている薄膜配線導
体層3の一部に窒化タンタルから成る密着層のみの領域
を形成しておくと窒化タンタルの電気抵抗を利用した抵
抗器を薄膜配線導体層3の一部に、該薄膜配線導体層3
と電気的接続をもって一体的に形成することが可能とな
る。従って、配線基板上に搭載される抵抗器の数を減ら
したいときには薄膜配線導体層3の一部に、該薄膜配線
導体層3の窒化タンタルから成る密着層のみの領域を形
成し、これを抵抗器として利用すればよい。
内部配線導体層と、窒化タンタルーニクロムー金等から
成る薄膜配線導体層との接触部に両者に対し密着性の良
いニッケルークロムからなる金属層を介在させたことか
ら銅から成る内部配線導体層と薄膜配線導体層とを強固
に接着させて両者の電気的接続を確実、強固となすこと
ができる。
導体層及び薄膜配線導体層が形成される絶縁基体を比誘
電率が約5(室温1MHz)と低いガラスセラミックス焼結
体で形成したことから内部配線導体層及び薄膜配線導体
層を伝搬する電気信号の伝搬速度を早いものとなすこと
ができ、その結果、電気信号の高速伝搬を要求する高速
駆動を行う半導体素子等の搭載も可能となる。
を低温焼成が可能なガラスセラミックス焼結体で形成し
たことから絶縁基体の内部に形成される内部配線導体層
に固有抵抗率が0.017〜0.018μΩ・cmの銅
を使用することができ、内部配線導体層を銅で形成する
と内部配線導体層を伝搬する電気信号に大きな減衰を与
えることもない。
導体の一部を薄膜形成技術を採用することによって形成
したことから配線導体全体を高密度に形成することが可
能となる。
る。
Claims (2)
- 【請求項1】ガラスセラミックス焼結体から成り、内部
に銅から成る内部配線導体層を有する絶縁基体と、該絶
縁基体の表面に被着され、前記内部配線導体層と一部が
接触する薄膜配線導体層とから成る配線基板であって、
前記内部配線導体層と薄膜配線導体層との接触部にニッ
ケルークロムからなる金属層を介在させたことを特徴と
する配線基板。 - 【請求項2】前記金属層の厚みが0.05μm乃至1.
0μmであることを特徴とする請求項1記載の配線基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15642197A JP3631588B2 (ja) | 1997-06-13 | 1997-06-13 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15642197A JP3631588B2 (ja) | 1997-06-13 | 1997-06-13 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH114077A true JPH114077A (ja) | 1999-01-06 |
JP3631588B2 JP3631588B2 (ja) | 2005-03-23 |
Family
ID=15627389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15642197A Expired - Fee Related JP3631588B2 (ja) | 1997-06-13 | 1997-06-13 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3631588B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171044A (ja) * | 2000-11-29 | 2002-06-14 | Kyocera Corp | 配線基板 |
-
1997
- 1997-06-13 JP JP15642197A patent/JP3631588B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002171044A (ja) * | 2000-11-29 | 2002-06-14 | Kyocera Corp | 配線基板 |
JP4530524B2 (ja) * | 2000-11-29 | 2010-08-25 | 京セラ株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3631588B2 (ja) | 2005-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172304A (en) | Capacitor-containing wiring board and method of manufacturing the same | |
JPH0213958B2 (ja) | ||
JP3631588B2 (ja) | 配線基板 | |
JP3610247B2 (ja) | 配線基板 | |
JP3716088B2 (ja) | 配線基板 | |
JPH07162157A (ja) | 多層基板 | |
JPH06104578A (ja) | 多層配線基板及びその製造方法 | |
JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
JP3199563B2 (ja) | 配線基板 | |
JP2703426B2 (ja) | 回路基板 | |
JPH11243267A (ja) | 配線基板 | |
JP2842707B2 (ja) | 回路基板 | |
JPH0794839A (ja) | 回路基板 | |
JP2003168763A (ja) | 複合電子部品 | |
JP3792425B2 (ja) | 電子部品搭載用配線基板 | |
JP2823783B2 (ja) | 配線基板 | |
JP2000133907A (ja) | 容量素子付き回路基板 | |
JP2746798B2 (ja) | 配線基板 | |
JP2000114685A (ja) | 配線基板 | |
JP2738603B2 (ja) | 回路基板 | |
JP2000133506A (ja) | 抵抗体付き配線基板の製造方法 | |
JP4614788B2 (ja) | 配線基板 | |
JPH10135637A (ja) | セラミック多層配線基板 | |
JPH11307895A (ja) | 配線基板 | |
JPH11186681A (ja) | 電子部品搭載基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Written amendment |
Effective date: 20041112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041217 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081224 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091224 |
|
LAPS | Cancellation because of no payment of annual fees |