JPH114073A - セラミック電子回路基板、その焼成方法および焼成装置 - Google Patents

Abstract

(57)【要約】 【課題】表出するスルーホールのセラミック基板部分に
微少なクラックがなく、かつ寸法精度が非常に高いセラ
ミック電子回路基板を実現すること。 【解決手段】圧力を枠状構造物を通じて基板の外辺部か
ら任意の距離だけ内部に入った部分の一部にのみ加える
ことによって、基板のスルーホール表出部を加圧するこ
となく、焼結による収縮を抑制することによって、非常
に高い寸法精度と高信頼性をともに達成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セラミック電子回
路基板、その焼成方法および焼成装置に係り、特に高寸
法精度・高信頼性を有するセラミック電子回路基板、そ
の焼成方法および焼成装置に関する。

【０００２】

【従来の技術】近年の電子産業部門においては、各種素
子を高性能化することが必須の課題となってきている。
特に、高密度実装を実現するためには、多数の半導体チ
ップを１個の基板に搭載することが望ましく、多数のチ
ップ間での電気信号の高速伝送という観点から、比誘電
率をできるだけ小さくすることのできるセラミック基板
が用いられている。

【０００３】一般に、セラミック基板は、その作製過程
で大きな寸法変化を伴って製造され、焼成工程での寸法
変化が特に大きく、原料の物理的・化学的性質をはじ
め、焼成プロセスの条件バラツキなどの影響を大きく受
けるため、充分な寸法精度を得ることが難しかった。。
特に、多数の半導体チップを搭載し、基板との間に多く
の接続を必要とするようなセラミック電子回路基板にお
いては、このバラツキを低減し、高い寸法精度を確保す
ることは、非常に重要な技術になってきている。

【０００４】本発明者らは、焼成工程を圧力を加えた条
件下で行うと、内部に複雑なパターンの導体層を有する
基板の場合にも、その寸法精度を安定化できることを特
開平５−２８３２７２号に開示した。この方法によれ
ば、セラミック基板の加圧方向に対して垂直な面方向の
寸法変化を抑制し、寸法変化率バラツキを小さく安定化
できる。

【０００５】

【発明が解決しようとする課題】本発明者らはその後、
前記セラミック電子回路基板の高寸法精度焼成法を各種
の材料系に適用すべく種々検討を重ねてきた。その結
果、セラミック絶縁材料と導体材料との間での収縮・膨
張特性（焼結収縮カーブ、熱膨張係数）をある程度一致
させる必要があることが明確になってきた。

【０００６】通常、セラミック材料と導体材料との間の
収縮・膨張特性が大きく異なる場合には、これらの間に
圧縮・引っ張りの応力が発生し、セラミック基板に微少
なクラックが発生するという問題があった。この点に関
して、前記従来技術では、セラミック基板の全面に圧力
を加えるために上下面が圧縮され、導体部分が上部に突
出できないために、さらにクラック発生の可能性が大き
くなる。また、前記従来技術においては、基板の全面を
加圧するために大がかりな装置を必要とし、基板の生産
性の向上にも大きな問題があった。

【０００７】本発明の目的は、かかる従来技術の問題点
を解決するためになされたもので、セラミック絶縁材料
と導体材料との間での収縮・膨張特性の違いがある程度
ある場合でも、高寸法精度を維持したままで、さらに高
信頼性のセラミック電子回路基板を容易な方法で提供す
ることにある。

【０００８】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、セラミック絶縁層、導体層および有機バ
インダとからなる積層体基板に圧力を加え、被加圧面の
焼成収縮を抑制して焼成し、寸法精度を向上させたセッ
ラミック電子回路基板において、基板の厚さが基板内で
一様でない、基板構成をとる。また、上記のセラミック
電子回路基板において、基板の厚さが、基板の外辺部か
ら任意の距離だけ内部に入った部分の一部でのみ小さ
い、基板構成をとる。

【０００９】さらに具体的には、上記の寸法精度を向上
させたセラミック電子回路基板において、基板がその表
面ないし裏面の一部に凹部をもつ、基板構成をとる。な
お、この凹部は、基板の外辺部から任意の距離だけ内部
に入った部分にのみ存在しても構わず、基板の全面積の
３％以上５０％以下の面積をしめることが必要である。

【００１０】上記の目的を達成するための上記基板構成
をもつセラミック電子回路基板を提供するためには、セ
ラミック絶縁層、導体層および有機バインダとからなる
積層体基板を加熱し、上記バインダを除去して脱バイン
ダ体とする工程と、該脱バインダ体をさらに加熱し、緻
密化させて焼結体とする焼結工程とを、この順に有し、
上記工程のうちのいずれかを基板に圧力を加え、被加圧
面の焼成収縮を抑制しながら行うセラミック電子回路基
板の焼成方法において、前記圧力を加える部分が、基板
の外辺部から任意の距離だけ内部に入った部分にのみ存
在するようにして、基板を焼成してやればよい。

【００１１】具体的には、前記圧力を加える部分の面積
が、基板の全面積の３％以上５０％以下であるようにし
てやればよく、前記圧力を荷重によって加える場合に
は、前記荷重の総量を０．５ｋｇｆ以上５０ｋｇｆ以下
とすれば充分である。さらに具体的には、前記圧力を枠
状の構造物を通じて与えてやれば、上記目的を達成する
ことができる。この枠状構造物としては、方形状、円形
状、六角形状およびそれらをハニカム状に配列した構造
物のうちのいずれかを用いることができる。

【００１２】また上記基板構成をもつセラミック電子回
路基板の焼成は、以下のようなセラミック電子回路基板
焼成装置を用いることで実現できる。

【００１３】すなわち、セラミック積層体基板を加熱し
て焼成させるセラミック電子回路基板焼成装置におい
て、セラミック基板を保持するための板状部材（以下、
敷き板という）と、前記基板に圧力を加えるための部材
（以下、加圧用構造物という）とを備える装置構成とす
ればよい。

【００１４】具体的には、前記加圧用構造物が、枠状構
造物と、該枠状構造物を通じて圧力を加える機構をもつ
ことが、望ましい。この枠状構造物は、方形状、円形
状、六角形状およびそれらをハニカム状に配列した構造
物のうちのいずれであっても構わない。また、圧力を加
える機構としては、枠状構造物の上部に載置した重量物
が、最も容易な機構として好ましいが、これに限ったも
のではない。

【００１５】さらに、本発明の基板焼成装置は、前記セ
ラミック基板と、敷き板と、加圧用構造物とを収容する
ための加熱焼成炉を含む構成であることはもちろんであ
るが、この加熱焼成炉としては、箱形焼成炉またはベル
ト炉であることが望ましいが、その他の加熱機構であっ
ても、なんら問題は生じない。

【００１６】

【発明の実施の形態】本発明のセラミック電子回路基板
は、高寸法精度である上に、セラミック材料と導体材料
との間の収縮・膨張特性がある程度異なる場合にも、セ
ラミック基板の微少なクラックの発生を防止できる。さ
らに、従来のように全面に圧力を加える必要がないため
に、脱バインダ性も良好で、さらにより簡便に圧力を加
えることができるため、焼成装置が大幅に簡略化でき
る。

【００１７】この本発明の基板は、基板の外辺部から任
意の距離だけ内部に入った部分にのみ圧力を与えてやる
ことによって達成できる。その結果、導体部分がスルー
ホールとして表出している部分には圧力を加えずに、焼
成を行うことが可能となり、クラックの発生のない高寸
法精度な基板を実現できる。

【００１８】一般に、セラミック基板は外辺部から中心
部に向かって発生する焼結収縮力によって中心部に向か
って収縮する。これに対し、基板の厚さ方向に加えられ
た圧力により発生する、圧力と垂直方向の摩擦力が基板
の同方向の収縮力と打ち消し合うことで、基板の圧力と
垂直方向の収縮が抑制され、高寸法精度が達成される。
同時に基板の圧力と同方向では収縮が促進され、これに
よって緻密化が達成されることになる。

【００１９】一方、本発明の方法は、基板の一部分にの
み圧力を加える方法である。したがって、本発明の加圧
された部分は、それ以外の部分に比して、セラミックの
焼結が、より進行し緻密化することになる。その結果と
して、本発明のセラミック電子回路基板は、上記の加圧
された部分が凹部となり、図１（ａ）に示すような基板
内の厚さが一様でない基板となる。

【００２０】この凹部、すなわち基板の圧力を与える部
分は、基板の一部分に存在すればよいが、基板の外辺部
から任意の距離だけ内部に入った部分にのみ存在しても
構わない。さらに、基板の最外辺部にのみ圧力を与えた
場合には、高寸法精度を必要とするスルーホールが表出
している部分からの距離が大きすぎて、充分な寸法精度
が得られない。

【００２１】この基板内部の凹部は、内部のスルーホー
ルが表出していない部分であればどこであっても構わな
いが、上記の理由からあまりスルーホール部分から離れ
ないことが望ましい。

【００２２】また、図１（ｂ）に示すように基板の表面
のみに凹部が存在しても、図１（ｃ）に示すように表裏
両面に凹部が存在しても構わない。これらは、加圧力の
違いによって発生することもあるし、上下ともに加圧用
構造物を用いた場合にも当然発生する。しかしながら、
この圧力を加える部分（凹部）の面積は、基板の全面積
の３％以上５０％以下の面積をしめることが必要であ
る。より好ましくは、５％以上３０％以下であることが
望ましい。

【００２３】これらの面積以下の部分に圧力を加えただ
けでは、セラミック基板の焼結収縮力に打ち勝つだけの
摩擦力が確保できず、簡便な方法・装置では、基板の収
縮を抑制することができずに高寸法精度の達成が困難に
なる。

【００２４】また、上記面積以上の部分に圧力を与える
場合には、スルーホール表出部を避けることが困難にな
り、スルーホール表出部のセラミック基板の微少クラッ
クの発生が防止できなくなる。さらに、このような大き
な面積になれば、当然加える全圧力も大きくなり、簡便
な方法・装置を使用できなくなる。

【００２５】本発明は、各種のセラミック電子回路基板
に適用でき、特にその大きさ・厚さ等には制限はない
が、特に１００ｍｍ□以下の小さな基板を製造する場合
には、本発明の方法を適用した大型の２００ｍｍ□以上
の基板から分割製造してもなんら問題はない。この場合
には、後述するように各部分をそれぞれ分割して加圧し
てやれば、必要な各部分の寸法をさらに高精度化するの
に大きな効果がある。また一般的に、焼結収縮力は基板
厚さが大きくなれば大きくなるので、本発明の効果は基
板厚さが薄いものほどより顕著である。

【００２６】本発明の基板を焼成する際の具体的なプロ
セスについて以下に述べる。本発明のセラミック電子回
路基板は、通常の工程によって作製した積層体基板のバ
インダを除去する脱バインダ工程、緻密化を行う焼結工
程のうちいずれかあるいは両方を、基板に圧力を加えな
がら行う。

【００２７】具体的には、この圧力は、枠状の構造物を
通じて加えるのが最も効果的である。既述のように、外
辺部の収縮（移動）を抑えてやれば、全体としての収縮
を抑制することが可能になる。したがって、基板のスル
ーホール表出部外側の部分に上記枠状の構造物によって
圧力を加えれば、収縮が抑制でき高寸法精度化を達成で
きる。なお、高寸法精度を必要とする部分にのみ枠構造
物を配置してやれば、そこだけを高寸法精度化すること
も可能である。

【００２８】枠状構造物としては、図２に示すように、
基板形状と相似形の方形状（図２ｂ）を用いるのが適当
であるが、これに限らず円形状（図２ｃ）、六角形状
（図２ｄ）でも構わない。さらに、上記方形、円形、六
角形状の枠をハニカム状に配列した構造物（例えば図２
ｅ）を用いれば、必要な各領域で高寸法精度がより容易
に得られる。なお、ハニカム状構造物を用いる場合に
は、その加圧部分は、基板のスルーホール表出部を避け
るような配置をとるのは当然である。

【００２９】さらに、上述した圧力を荷重を載置するこ
とによって加える場合には、収縮の抑制に必要な荷重の
総量は、０．５ｋｇｆ以上５０ｋｇｆ以下とすれば充分
であり、焼成装置を大幅に簡略化できる。なお、セラミ
ック基板と枠状構造物の接触する部分は、加圧によって
基板と枠状構造物が固着する可能性があるが、この部分
に基板材料の焼結温度では焼結しない材料のグリーンシ
ートあるいは粉末のいずれかを配置しておけば、この固
着が防止できるのはもちろんのことである。

【００３０】以下、本発明のセラミック電子回路基板焼
成装置について具体的に説明する。図３は本発明の焼成
装置の一例を示した模式図である。

【００３１】セラミック電子回路基板積層体（１）をこ
れを保持するための板状部材（以下、敷き板という）
（２）の上に載置し、この積層体の上に、圧力を加える
ための部材（以下、加圧用構造物という）（３、８）を
のせる。

【００３２】具体的には、圧力を加えるための部材は、
枠状構造物（３）と、圧力を加える機構（８）とからな
る。図３には、方形の枠状構造物（図２（ｂ））と、圧
力を加える機構としての荷重（８）を載置した場合につ
いて示してあるが、本発明の装置はこれらに限定される
ものではない。

【００３３】図３（ａ）は、上記の組をヒータ（４）を
有する箱形焼成炉の中に配置して焼成を行っているとき
の横断面図であるが、これら組を複数配置して焼成する
場合も、当然本発明の中に含まれる。さらに、図３
（ｂ）は、上記組を右方向（７）に移動するベルト
（６）とヒータ（４）を備えたベルト炉の中に配置し焼
成している時の横断面図である。この場合も、複数の組
を連続的にベルト上に順次配置して焼成すれば、より効
率的にセラミック電子回路基板の製造ができる。

【００３４】なおここで、セラミック絶縁層材料として
は、アルミナ、ムライト、ジルコニア、マグネシア、窒
化アルミニウム、窒化ホウ素、またはこれらの混合物を
主成分とするセラミックスや、ホウケイ酸ガラス、アル
ミノケイ酸ガラス等の種々のガラス、コージェライト、
βーユークリプタイト等の結晶を含む結晶化ガラス、お
よびこれらとアルミナ、シリカ、ムライト、ジルコニ
ア、マグネシア、シリコンカーバイド、シリコンナイト
ライド、窒化アルミニウム、窒化ホウ素、ダイヤモンド
等のセラミックフィラとの複合材等のセラミックスが用
いうる。

【００３５】また、導体層材料としては、銅、銀、金、
銀／パラジウム、ニッケル、タングステン、モリブデ
ン、パラジウム、白金またはこれらの組合わせからなる
材料が好適である。

【００３６】〔実施例〕以下に本発明の実施例を説明す
る。

【００３７】（実施例１）酸化物に換算してＳｉＯ２を
７５〜８５重量％、Ｂ２Ｏ３を１０〜３０重量％、Ａｌ
２Ｏ３を１〜１０重量％、アルカリ金属酸化物を１０重
量％以下、その他を１重量％以下とし、総量１００％と
なるように選んだ組成を有する平均粒径２μｍのホウケ
イ酸ガラス粉末８０体積％と、平均粒径２μｍのアルミ
ナ粉末１０体積％と、平均粒径２μｍのコージェライト
粉末１０体積％とを混合し、さらにこれら粉末に水分散
性のメタクリル酸系バインダ、可塑剤、分散剤、消泡剤
および水を含む溶剤を加えて、ボールミルで２４ｈ湿式
混合してスラリーを作製した。

【００３８】次に、ドクターブレード法により、このス
ラリーをグリーンシートに成形した。これらグリーンシ
ートに、パンチ法により６０〜１００μｍφの穴をあ
け、これにＣｕの導体ペーストを印刷法により充填して
ビアを形成した。また、グリーンシート上にもＣｕペー
ストを用いて配線パターンを印刷した。これらのグリー
ンシートを、各層のビアが接続されるように位置を合わ
せて１０層を積層し、１２０℃、１５０ｋｇ／ｃｍ２の
条件下で加熱圧着し、三次元に配線の形成された積層体
基板を作製した。得られた積層体基板の大きさは２００
×２００ｍｍ、厚さは約２ｍｍであった。

【００３９】本実施例の基板焼成時の配置図を図３
（ａ）に横方向断面図として示す。まず、大きさ２２０
×２２０ｍｍ、厚さ１０ｍｍのアルミナ質の多孔質板
（２）（気孔率約７０％、平均気孔径１０μｍ）を敷き
板として用意した。この敷き板の上下面は、少なくとも
１／１０００の平行度になるように加工した。さらに、
同じアルミナ質の多孔質板で、大きさ１７０×１７０ｍ
ｍ、厚さ１０ｍｍで、中央部分に１５０×１５０ｍｍの
開口部をもつ枠状構造物（３）を作製した。

【００４０】この枠状構造物の上下面も、少なくとも１
／１０００の平行度になるように加工してある。なお、
本実施例では、脱バインダ性の観点から枠状構造物を多
孔質板で作製したが、炭化ケイ素焼結体あるいは、ステ
ンレス鋼等の耐熱性金属で作製してもなんら問題はな
い。最後に圧力を加えるための重しとして、大きさ２０
０×２００×５０ｍｍのタングステン金属板（８）（比
重：１９．３、総重量：３８．６ｋｇ）を準備した。

【００４１】以上により焼成の準備ができたので、図３
（ａ）に示すように、ヒータ（４）を備える焼結炉内に
敷き板（２）を配置し、この上に積層体基板（１）を配
置し、さらに枠状構造物（３）をのせ、さらにその上に
タングステンの重し（８）を載置した。この際の基板全
面積にしめる圧力印加部分の面積割合は１６％である。
このまま加熱を開始し、加湿雰囲気中、８００℃で２０
時間保持して、有機バインダ成分を充分除去した後、非
酸化性雰囲気中、９５０℃で１時間焼結した。

【００４２】本実施例により作製したセラミック基板に
おいては、基板の中央部１５０×１５０ｍｍの内側に形
成された表出スルーホールの周囲には全く微少なクラッ
クが見られなかった。また、この領域の寸法精度は非常
に高く、表面スルーホールパターンの焼成による寸法変
化率をほぼゼロに保つことができ、そのバラツキも±
０．１％以内であった。なお、作製した基板は、中央部
１５０×１５０ｍｍの外側に幅１５ｍｍ深さ０．３ｍｍ
の凹部をもっていた。

【００４３】（比較例１）実施例１と全く同様にしてセ
ラミック積層体基板を準備し、枠状構造物が大きさ１５
２×１５２ｍｍ、厚さ１０ｍｍで、中央部分に１５０×
１５０ｍｍの開口部をもつ以外は全く同様にして、焼成
を行った。

【００４４】本比較例で作製したセラミック基板でも微
少なクラックが見られなかったが、表面スルーホールパ
ターンの焼成による寸法変化率は、−１．０％とわずか
な収縮が起こっており、そのバラツキは±０．５％であ
った。なお、この際の基板全面積にしめる圧力印加部分
の面積割合は１．５％であった。

【００４５】（実施例２）酸化物に換算してＳｉＯ２を
７５〜８５重量％、Ｂ２Ｏ３を１０〜３０重量％、Ａｌ
２Ｏ３を１〜１０重量％、アルカリ金属酸化物を１０重
量％以下、その他を１重量％以下とし、総量１００％と
なるように選んだ組成を有する平均粒径２μｍのホウケ
イ酸ガラス粉末５５体積％と、平均粒径２μｍのアルミ
ナ粉末２５体積％と、平均粒径２μｍのコージェライト
粉末２０体積％とを混合した材料を用い、実施例１と同
様の方法でグリーンシートを作製した。

【００４６】これらグリーンシートに実施例１と同様の
方法により、銀／パラジウム導体でビアおよび配線を形
成した後、各層のビアが接続されるように位置を合わせ
て５層を積層し、１１０℃、１７５ｃｍ２の条件下で加
熱圧着し、三次元に配線の形成された積層体基板を作製
した。得られた積層体基板の大きさは２５０×２５０ｍ
ｍ、厚さは約１ｍｍであった。

【００４７】本実施例の基板焼成時の配置図を図３
（ｂ）に横方向断面図として示す。基本的には実施例１
と同様に、大きさ２７０×２７０ｍｍ、厚さ１０ｍｍの
アルミナ質の多孔質板（２）、大きさ２３０×２３０ｍ
ｍ、厚さ１０ｍｍで、中央部分に１９０×１９０ｍｍの
開口部をもつ枠状構造物（３）、圧力を加えるための重
しとして、大きさ２００×２００×１００ｍｍのステン
レス鋼製金属板（８）（比重：８．０、総重量：３２．
０ｋｇ）を準備した。

【００４８】その後、図３（ｂ）に示すように、ヒータ
（４）を備えるベルト炉内のベルト上に実施例１と同様
に敷き板（２）、積層体基板（１）、枠状構造物
（３）、ステンレス鋼の重し（８）を載置し、大気中、
５００℃で３時間保持した後、１０００℃で２時間焼結
した。

【００４９】本実施例により作製したセラミック基板に
おいても、基板の中央部１９０×１９０ｍｍの内側に形
成された表出スルーホールの周囲には全く微少なクラッ
クが見られなかった。また、この領域の寸法精度は非常
に高く、表面スルーホールパターンの焼成による寸法変
化率をほぼゼロに保つことができ、そのバラツキも±
０．１５％以内であった。なお、作製した基板は、中央
部１９０×１９０ｍｍの外側に幅２０ｍｍ深さ０．２ｍ
ｍの凹部をもっていた。

【００５０】（実施例３）実施例２と全く同様にして三
次元に配線の形成された積層体基板を作製した。この基
板は、中央部１９０×１９０ｍｍの中に８０×８０ｍｍ
のチップ接続領域が、４ヶ有り、それらが３０ｍｍ幅の
セラミックのみの領域（スルーホール表出せず）で４分
割されている表面パターンとなっている。この積層体基
板の大きさは２５０×２５０ｍｍ、厚さは約１ｍｍであ
った。

【００５１】枠状構造物として図２（ｅ）に示したよう
な、大きさ１１０×１１０ｍｍ、厚さ１０ｍｍで、中央
部分に８０×８０ｍｍの開口部をもつ構造物を４ヶ接続
し、田の字状にした枠状構造物とその他は実施例２と全
く同様な装置を準備し、実施例１と同様な焼成炉内に配
置して、大気中、５００℃で３時間保持した後、１００
０℃で２時間焼結した。

【００５２】本実施例により作製したセラミック基板に
おいても、基板の中央部１９０×１９０ｍｍの内側に形
成された８０×８０ｍｍ×４ヶの表出スルーホールの周
囲には全く微少なクラックが見られなかった。また、こ
の領域の寸法精度は非常に高く、表面スルーホールパタ
ーンの焼成による寸法変化率を各８０×８０ｍｍの領域
でほぼゼロに保つことができ、そのバラツキは、各８０
×８０ｍｍの領域内で±０．１％以内、１９０×１９０
ｍｍの領域内でも±０．１５％以内であった。

【００５３】

【発明の効果】本発明によれば、圧力を枠状の構造物を
通じて加えながら、脱バインダ、焼結の工程を行うこと
によって、高寸法精度を維持したままで、スルーホール
表出部のセラミック基板に発生する微少なクラックを防
止し、高信頼性のセラミック電子回路基板を容易な方法
で得ることができる。

【００５４】さらに、本発明の方法は、セラミック基板
の収縮を抑制するために加える圧力が小さくてすみ、高
寸法精度なセラミック電子回路基板の容易な焼成方法お
よび焼成装置を提供できる。

【図面の簡単な説明】

【図１】本発明のセラミック電子回路基板の外観を示す
説明図である。

【図２】本発明のセラミック電子回路基板の焼成に用い
る枠状構造物例を示す説明図である。

【図３】本発明のセラミック電子回路基板の焼成装置例
を示す説明図である。

【符号の説明】

１…セラミック電子回路基板、１ａ…表面の凹部、
１ｂ…裏面の凹部、２…敷き板、３…枠状構造物、４…
ヒータ、５…圧力、６…ベルト、７…ベルトの移動方
向、 ８…重し。

Claims (15)

【特許請求の範囲】
1. 【請求項１】セラミック絶縁層、導体層および有機バイ
   ンダとからなる積層体基板に圧力を加え、被加圧面の焼
   成収縮を抑制して焼成し、寸法精度を向上させたセラミ
   ック電子回路基板において、 前記基板の厚さが基板内で一様でないことを特徴とする
   セラミック電子回路基板。
2. 【請求項２】請求項１記載のセラミック電子回路基板に
   おいて、 前記基板の厚さが、基板の外辺部から任意の距離だけ内
   部に入った部分の一部でのみ小さいセラミック電子回路
   基板。
3. 【請求項３】セラミック絶縁層、導体層および有機バイ
   ンダとからなる積層体基板に圧力を加え、被加圧面の焼
   成収縮を抑制して焼成し、寸法精度を向上させたセラミ
   ック電子回路基板において、 前記基板がその表面ないし裏面の一部に凹部をもつこと
   を特徴とするセラミック電子回路基板。
4. 【請求項４】請求項３記載のセラミック電子回路基板に
   おいて、 前記凹部が、基板の外辺部から任意の距離だけ内部に入
   った部分にのみ存在するセラミック電子回路基板。
5. 【請求項５】請求項３または４に記載のセラミック電子
   回路基板において、 前記凹部の面積が、基板の全面積の３〜５０％であるセ
   ラミック電子回路基板。
6. 【請求項６】セラミック絶縁層、導体層および有機バイ
   ンダとからなる積層体基板を加熱し、上記バインダを除
   去して脱バインダ体とする工程と、 該脱バインダ体をさらに加熱し、緻密化させて焼結体と
   する焼結工程とを、この順に有し、上記工程のうちのい
   ずれかを基板に圧力を加え、被加圧面の焼成収縮を抑制
   しながら行うセラミック電子回路基板の焼成方法におい
   て、 前記圧力を加える部分が、基板の外辺部から任意の距離
   だけ内部に入った部分にのみ存在することを特徴とする
   セラミック電子回路基板の焼成方法。
7. 【請求項７】請求項６記載のセラミック電子回路基板の
   焼成方法において、 前記圧力を加える部分の面積が、基板の全面積の３〜５
   ０％であるセラミック電子回路基板の焼成方法。
8. 【請求項８】請求項６または７に記載のセラミック電子
   回路基板の焼成方法において、前記圧力を荷重によって
   加え、前記荷重の総量が５〜５０ｋｇｆであるセラミッ
   ク電子回路基板の焼成方法。
9. 【請求項９】請求項６，７または８に記載のセラミック
   電子回路基板の焼成方法において、 前記圧力を枠状の構造物を通じて加えるセラミック電子
   回路基板の焼成方法。
10. 【請求項１０】請求項９に記載のセラミック電子回路基
    板の焼成方法において、 前記枠状構造物として、方形状、円形状、六角形状およ
    びそれらをハニカム状に配列した構造物のうちのいずれ
    かを用いるセラミック電子回路基板の焼成方法。
11. 【請求項１１】セラミック積層体基板を加熱して焼成さ
    せるセラミック電子回路基板焼成装置において、 セラミック基板を保持するための板状部材（以下、敷き
    板という）と、前記基板に圧力を加えるための部材（以
    下、加圧用構造物という）とを備えたことを特徴とする
    セラミック電子回路基板焼成装置。
12. 【請求項１２】請求項１１に記載のセラミック電子回路
    基板焼成装置において、 前記加圧用構造物が、枠状構造物と、該枠状構造物を通
    じて圧力を加える機構を有するセラミック電子回路基板
    焼成装置。
13. 【請求項１３】請求項１２に記載のセラミック電子回路
    基板焼成装置において、 前記枠状構造物が、方形状、円形状、六角形状およびそ
    れらをハニカム状に配列した構造物のうちのいずれかで
    あるセラミック電子回路基板焼成装置。
14. 【請求項１４】請求項１２または１３に記載のセラミッ
    ク電子回路基板焼成装置において、 前記枠状構造物を通じて圧力を与える機構が、枠状構造
    物の上部に載置した重量物であるセラミック電子回路基
    板焼成装置。
15. 【請求項１５】請求項１１〜１４のいずれかに記載のセ
    ラミック電子回路基板焼成装置において、 前記セラミック基板と、敷き板と、加圧用構造物とを収
    容するための加熱焼成炉は、箱形焼成炉またはベルト炉
    であるセラミック電子回路基板焼成装置。