JPH1140660A

JPH1140660A - 被吸着体脱離方法、静電チャック、及びプラズマ処理装置

Info

Publication number: JPH1140660A
Application number: JP19565397A
Authority: JP
Inventors: Shinji Yashima; 伸二八島
Original assignee: Kokusai Electric Corp
Current assignee: Kokusai Electric Corp
Priority date: 1997-07-22
Filing date: 1997-07-22
Publication date: 1999-02-12

Abstract

(57)【要約】【課題】静電チャックの電荷を中和コンデンサで中和
することにより、静電チャックに吸着された被吸着体を
速やかに脱離させる。【解決手段】サセプタ１５と同じ静電容量をもつ中和
コンデンサＣ2 を設ける。サセプタ１５への被処理基板
１４の吸着時、直流電源１６により静電チャック２２の
等価コンデンサＣ1 に充電するとともに、中和コンデン
サＣ2 にも充電する。被処理基板１４の脱離時、直流電
源１６を切り離すとともに、中和コンデンサＣ2 を逆極
性にしてサセプタ１５に直列接続する。これにより直列
接続された両コンデンサＣ1 、Ｃ2 は両端をアースを介
してショートされて、サセプタ１５及び被処理基板１４
に蓄積した電荷が中和コンデンサＣ2 に蓄積した電荷で
急速に中和され、被処理基板１４は短時間で脱離する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は被吸着体脱離方法、
静電チャック、及びプラズマ処理装置に係り、特にプラ
ズマＣＶＤ装置の静電チャックに好適なものに関する。

【０００２】

【従来の技術】図６に示すように、対向電極１、２間に
高周波電力を供給してプラズマ３を発生させ、被処理基
板４を処理するプラズマＣＶＤ装置では、被処理基板４
の保持のために静電チャック８を使用している。静電チ
ャック８は、一方の対向電極２を構成するサセプタ５の
上に誘電層７を設け、この誘電層７を介してサセプタ５
と被処理基板４間に電荷を蓄積してサセプタ５に被処理
基板４を静電吸着させるものである。

【０００３】このサセプタ５に直流電源６の＋側を接続
し、直流電圧を印加した状態でプラズマ３を生成する
と、プラズマ３が導体となり被処理基板４をアースする
のでサセプタ５に＋電荷が、被処理基板４に−電荷がそ
れぞれ帯電し、被処理基板４はクーロン力によりサセプ
タ５に吸引密着される。

【０００４】気相成長によるＣＶＤ処理によって被処理
基板表面への成膜を行った後、サセプタ５に吸着した被
処理基板４をクーロン力から解放して脱離する必要があ
る。

【０００５】従来、サセプタ５に吸着した被処理基板４
を脱離する場合、直流電源６をショートさせて被処理基
板４の−電荷をプラズマ３を介してサセプタ５の＋電荷
と結合し、静電チャック８の電荷を放電させる方法や、
直流電源を用いて静電チャック８に逆電圧を印加して中
和する方法をとっていた。

【０００６】

【発明が解決しようとする課題】静電チャックの等価回
路は、図７に示すように、被処理基板４とサセプタ５間
の静電容量Ｃ、静電チャック８の表面の接触抵抗やプラ
ズマの直流抵抗Ｒ、直流電源Ｖ、直流電源をオン、オフ
するスイッチＳの直列回路と考えられる。スイッチＳを
オン、オフしたときの等価回路の過渡特性は、図８に示
す次のようになる。

【０００７】時刻ｔ0 で直流電源を入れると、実線で示
すように時定数τ＝ＣＲで電荷が徐々にＣに蓄積されて
いく。時刻ｔ1 でスイッチＳをオフして直流電源を切る
と、一点鎖線で示すように時定数τ＝ＣＲで電荷が徐々
に放電されていき、電圧がゼロになった時点ｔ3 で電荷
がなくなりクーロン力がゼロとなって被処理基板は脱離
する。一方、時刻ｔ1 で逆電圧を印加すると、二点鎖線
で示すように急速に放電され、時刻ｔ3 よりはるか手前
の時刻ｔ2 で放電が終了し、この時点で被処理基板は脱
離する。

【０００８】しかしながら、上述した従来の２つの方法
には、次のような問題があった。

【０００９】(1) 静電チャックの直流電源を切ってショ
ートする方法では、脱離時に単に電源を切って静電チャ
ックをショートさせるだけでよいため制御が容易である
が、被処理基板が脱離するまでの時間が長く、したがっ
て、プラズマＣＶＤ装置のスループットが悪いという欠
点があった。

【００１０】(2) 逆電圧を直流電源により印加して脱離
する方法は、脱離するまでの時間が短い点で優れている
が、逆電圧を印加してから丁度電荷がゼロになる時間ｔ
a 後に印加を止める制御が必要となる。時間ｔa を超え
ると、逆充電されて被処理基板が再び静電チャックに吸
着してしまうからである。この逆電圧の決定と印加時間
ｔa の制御は、設定が非常に困難であると考えられる。
被処理基板が容易に脱離できるのは静電チャックの電圧
がゼロをクロスする瞬間であり、また、脱離のための逆
電圧値は吸着のための直流電圧印加時間との相関がある
うえ、装置のバラツキや被処理基板に応じて実験により
個別に決める必要があるからである。

【００１１】本発明の課題は、上述した従来技術の問題
点を解消して、簡単な制御で被吸着体の脱離を早めるこ
とが可能な被吸着体脱離方法、構造が簡単な静電チャッ
ク、及びスループットを向上することが可能なプラズマ
処理装置を提供することにある。

【００１２】

【課題を解決するための手段】請求項１の発明は、サセ
プタに静電吸着された被吸着体を離脱する時に、逆極性
の中和コンデンサを介してサセプタと被吸着体間に蓄積
された電荷を中和するようにした被吸着体離脱法であ
る。

【００１３】中和コンデンサを介してサセプタと被吸着
体間に蓄積された電荷を中和するようにしたので、中和
コンデンサを介さずに、サセプタと被吸着体とをショー
トして放電させた場合に比して放電時定数が小さくな
る。ここに、中和コンデンサを介して中和させるサセプ
タと被吸着体間の蓄積電荷は、中和コンデンサによって
は完全にゼロにならなくても、中和が促進されればよ
い。最終的にサセプタと被吸着体間をショートして蓄積
電荷が完全にゼロになれば、中和が促進された分、サセ
プタと被吸着体間を単にショートさせる場合よりも放電
時間を短くできるからである。

【００１４】請求項２の発明は、サセプタと被吸着体間
に電荷を蓄積してサセプタに被吸着体を静電吸着させる
とともに、中和コンデンサにも電荷を蓄積し、被吸着体
を離脱する時に、中和コンデンサに蓄積した電荷でサセ
プタと被吸着体間に蓄積した電荷を中和させることを特
徴とする被吸着体脱離方法である。

【００１５】中和コンデンサに蓄積された電荷でサセプ
タと被吸着体間に蓄積した電荷を中和させるようにした
ため、サセプタと被吸着体間に蓄積された電荷を短時間
で消滅させることができる。また、サセプタと被吸着体
間に電荷を蓄積するときに、同時に中和コンデンサにも
電荷を蓄積するようにしたので、中和コンデンサへの電
荷蓄積作業が容易となる。

【００１６】請求項３の発明は、サセプタと被吸着体間
に電荷を蓄積してサセプタに被吸着体を吸着する静電チ
ャックにおいて、サセプタと被吸着体に蓄積された電荷
を上記被吸着体の脱離時に中和させる中和コンデンサを
備えたことを特徴とする静電チャックである。静電チャ
ックに中和コンデンサを設けるだけの簡単な構造で、静
電チャックに蓄積された電荷を短時間で消滅させること
ができる。

【００１７】請求項４の発明は、請求項３に記載の静電
チャックにおいて、被吸着体の吸着時静電チャック及び
上記中和コンデンサに電荷供給源を接続し、被吸着体の
脱離時上記電荷供給源を切り離すと共に上記静電チャッ
クに上記中和コンデンサを逆極性で接続するスイッチを
さらに備えたことを特徴とする静電チャックである。ス
イッチを接続変更するだけで、静電チャックの電荷を中
和させることができるので、逆極性の直流電源電圧や、
その印加時間を制御するものに比べて制御が容易にな
る。

【００１８】請求項５の発明は、請求項３または４に記
載の静電チャックを備えたプラズマ処理装置である。被
吸着体の脱離時間が短縮されるため、スループットが向
上する。

【００１９】請求項６の発明は、請求項３または４に記
載の静電チャックを偶数個備え、同時に偶数個の被吸着
体を処理するプラズマ処理装置において、上記偶数個の
静電チャックを２個づつ対にして相互に中和コンデンサ
として作用させることを特徴とするプラズマ処理装置で
ある。これにより対の静電チャックを相互に中和コンデ
ンサとして作用させるので、中和コンデンサを特別に用
意する必要がなく、偶数個の被吸着体を同時に処理する
プラズマ処理装置であっても、構造の簡素化が図れる。

【００２０】請求項７の発明は、請求項６に記載のプラ
ズマ処理装置において、被吸着体の吸着時、上記対の静
電チャックに逆極性の電荷供給源を接続し、被吸着体の
脱離時、上記電荷供給源を切り離すと共に上記逆極性に
充電された対の静電チャック同士を接続するスイッチを
さらに備えたことを特徴とする静電チャックである。ス
イッチを接続変更するだけで、対の静電チャックの電荷
を中和させることができるので、同時に偶数個の被吸着
体を処理する場合でも、中和制御が容易になる。

【００２１】

【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて説明する。

【００２２】図１は枚葉式の平行平板型プラズマＣＶＤ
装置内に設けた実施形態による静電チャックを示し、
(a) は被吸着体としての被処理基板１４の吸着時の状
態、(b)は被処理基板１４の離脱時の状態をそれぞれ示
す。

【００２３】装置内に設けたサセプタ１５はアノード電
極を兼ね、アルミニウムやカーボンなどの導電性部材で
構成され、その上にアルミナや窒化アルミニウムなどの
誘電層１０が形成される。この誘電層１０を介してサセ
プタ１５の上に半導体基板またはガラス基板などの被処
理基板１４が載置される。被処理基板１４、誘電層１
０、サセプタ１５で等価コンデンサＣ1 を構成し、この
コンデンサＣ1 に蓄積される電荷によるクーロン力によ
り被処理基板１４がサセプタ１５上に静電吸着される。

【００２４】サセプタ１５と対向したプラズマ室内の上
面にはアースに落としたアース電極１１が配設され、こ
れもカーボンやアルミニウムなどの導電性部材から構成
される。サセプタ１５に、負電極をアースに落とした電
荷供給源としての直流電源１６の正電極が接続される。

【００２５】本発明の静電チャック２２は、サセプタ１
５、誘電層１０、プラズマ１３、アース電極１１、直流
電源１６により構成され、被処理基板１４を静電吸着す
る。なお、サセプタ１５に印加する直流電源電圧は１０
００Ｖ程度である。

【００２６】上記コンデンサＣ1 と同じ静電容量をもつ
中和コンデンサＣ2 を直流電源１６に対してコンデンサ
Ｃ1 と並列に接続する。中和コンデンサＣ2 は通常の電
解コンデンサで構成することができる。図１(a) で示す
被処理基板１４の吸着時には、中和コンデンサＣ2 の一
方の電極は、上記直流電源１６の正電極が接続され、他
方の電極はアースに落とされる。中和コンデンサＣ2
は、サセプタ１５及び被処理基板１４間のコンデンサＣ
1 に蓄積した電荷を中和する機能を有する。

【００２７】さて、サセプタ１５に直流電源１６の直流
電圧を印加した状態で、アース電極１１とサセプタ１５
間に高周波電力を印加してプラズマ１３を生成すると、
プラズマ１３が導体となって被処理基板１４をプラズマ
１３、アース電極１１を介してアースすることで被処理
基板１４が−に帯電し、＋に帯電したサセプタ１５に被
処理基板１４は吸引密着される。この被処理基板１４の
吸着時、中和コンデンサＣ2 にも直流電源１６の直流電
圧が印加されるので、等価コンデンサＣ1 に蓄積された
電荷と同量の電荷が中和コンデンサＣ2 の電極間に蓄積
される。

【００２８】被処理基板１４をサセプタ１５に吸着した
後、プラズマ室内に反応ガスを流して被処理基板１４の
表面に成膜処理する。

【００２９】成膜処理後、被処理基板１４をサセプタ１
５から脱離するには、図１(b) に示すように、サセプタ
１５及び中和コンデンサＣ2 に接続していた直流電源１
６を切り離すとともに、中和コンデンサＣ2 の極性を反
転して、その−電極をサセプタ１５に接続し、＋電極を
アースする。

【００３０】すると、プラズマ１３を介してアースされ
ている被処理基板１４とサセプタ１５とで構成される等
価コンデンサＣ1 に、中和コンデンサＣ2 がアースを介
して直列接続されてショートするため、中和コンデンサ
Ｃ2 の電荷がサセプタ１５及び被処理基板１４の電荷を
中和させ、クーロン力がゼロになって被処理基板１４が
サセプタ１５から脱離する。

【００３１】サセプタ１５の抵抗をＲ、静電容量をＣ1
とした場合、中和コンデンサＣ2 を介在させないで、サ
セプタ１５と被処理基板１４間を直接ショートさせたと
き、被処理基板１４の脱離時間τは、 τ＝Ｃ1 Ｒ（時定数） (1) となる。しかし、実施形態のように中和コンデンサＣ2
（Ｃ1 ＝Ｃ2 ）を介在させると、サセプタ１５と中和コ
ンデンサＣ2 は直列接続されていることにより、合成静
電容量ＣがＣ1 の半分に減じるため、被処理基板１４の
脱離時間τ′は、 τ′＝ＣＲ＝（Ｃ1 ／２）Ｒ (2) となり、直流電源１６のみを単に切ってショートさせる
場合に比してサセプタ１５の電荷の消滅を１／２に短縮
でき、倍の速さで脱離可能となる。

【００３２】なお、上記中和コンデンサは、スイッチと
共に装置内であってプラズマ室外の静電チャック２２の
近傍に設けることが好ましい。この場合、静電チャック
２２と等価な中和コンデンサを設けるようにしても、ダ
ミー用の静電チャックを設けるようにしてもよい。また
中和コンデンサは１個で構成しても、直列接続した複数
の中和コンデンサで構成しても、さらには並列接続した
複数の中和コンデンサで構成してもよい。

【００３３】ところで、被処理基板１４の吸着時に中和
コンデンサＣ2 に電荷を蓄積し、被処理基板１４の離脱
時に、極性を反転させて中和コンデンサＣ2 に蓄積した
電荷でサセプタ１５に蓄積した電荷を中和させるには、
接続変更のためのスイッチ回路が必要となる。図２は、
そのような接続変更スイッチ回路の具体例を示した回路
図である。

【００３４】スイッチＳ1 はサセプタ１５と直流電源１
６との間に接続され、被処理基板１４の吸着時、オンし
てサセプタ１５に直流電源１６の直流電圧を印加し、被
処理基板１４の脱離時、オフして直流電源１６を切り離
す。

【００３５】切替スイッチＳ2 は、２回路４接点で構成
され、１回路目の共通端子ａはサセプタ１５に接続さ
れ、その可動接点ｂを一方に倒したとき、中和コンデン
サＣ2の一方の電極に、他方に倒したときは中和コンデ
ンサＣ2 の他方の電極にそれぞれ接続される。また、２
回路目の共通端子ｃはアースに接続され、可動接点ｂと
連動する可動接点ｄを一方に倒したとき、中和コンデン
サＣ2 の他方の電極に、他方に倒したときは中和コンデ
ンサＣ2 の一方の電極にそれぞれ接続される。そして、
切替スイッチＳ2 は、被処理基板１４の吸着時、可動接
点ｂ、ｄを一方に倒して中和コンデンサＣ2 に直流電源
１６の直流電圧を印加して電荷を蓄積し、被処理基板１
４の脱離時、他方に倒してサセプタ１５に逆極性で中和
コンデンサＣ2 を接続する。

【００３６】このように吸着時はＳ1 をオン、Ｓ2 を一
方に倒し、脱離時はＳ1 をオフし、Ｓ2 を切替えるとい
うスイッチの接続変更を行うだけで、被処理基板１４の
吸着時に中和コンデンサＣ2 に電荷を蓄積し、被処理基
板１４の離脱時に、図２(b)に示すように等価コンデン
サＣ1 に対して中和コンデンサＣ2 を逆極性となるよう
に直列接続して、中和コンデンサＣ2 に蓄積した電荷で
サセプタ１５に蓄積した電荷を中和させることができ
る。したがって、静電チャック２２の直流電源１６を切
ってショートする場合よりも放電時間が短縮でき、ま
た、静電チャック２２に直流電源から逆電圧を印加する
場合と異なり、静電チャック２２と電圧、容量の等しい
中和コンデンサで中和するため、逆電圧や逆電圧印加時
間の難しい制御を必要としない。

【００３７】なお、上記したプラズマＣＶＤ処理装置に
おいては、両電極間にプラズマ生成用の高周波電源の他
に静電チャック用の直流電源を接続する必要があるが、
両者の回路関係を示したのが図３である。図３(a) は静
電チャックに水冷ジャケットがない場合、図３(b) は静
電チャックに水冷ジャケットを取り付けた場合をそれぞ
れ示している。両回路は基本的には同じであり、サセプ
タ１５内に埋め込まれたアノード電極１７または水冷ジ
ャケット２１に、整合器１９を介して高周波電源１８が
接続されるとともに、アノード電極１７にはコイルＬお
よび抵抗Ｃからなるフィルタ２０を介して上記直流電源
１６が接続される。

【００３８】ところで上述した実施形態では１枚の基板
を処理する枚葉式のプラズマＣＶＤ処理装置に適用した
場合について説明したが、本発明の静電チャックは同時
に複数枚の被処理基板を処理するプラズマＣＶＤ処理装
置にも適用できる。

【００３９】図４は２枚の被処理基板を同時処理するプ
ラズマＣＶＤ処理装置の静電チャック２２を示したもの
であり、(a) は被処理基板の吸着時の状態、(b) は被処
理基板の離脱時の状態をそれぞれ示す。

【００４０】装置内に設けた第１サセプタ１５、第２サ
セプタ２５はアノード電極を兼ねて構成され、その上に
被処理基板１４がそれぞれ誘電層１０を介して載置され
る。被処理基板１４の吸着時は、サセプタ１５、２５と
対向したプラズマ室内上面にはプラズマ１３を介してア
ースに落とされた共通アース電極１１が配設される。第
１サセプタ１５には、負電極をアースに落とした第１直
流電源１６の正電極が接続される。第２サセプタ２５に
は、正電極をアースに落とした第２直流電源２６の負電
極が接続され、第１サセプタ１５と被処理基板１４間
と、第２サセプタ２５と被処理基板１４間には互いに逆
極性で同量の電荷が蓄積されるようになっている。

【００４１】被処理基板１４を第１、第２サセプタ１
５、２５に静電吸着させて成膜処理する。処理後、第
１、第２サセプタ１５、２５から被処理基板１４を脱離
する時は、図４(b) のように、第１、第２サセプタ１
５、２５から第１直流電源１６、第２直流電源２６を切
り離して、それまで分離されていた第１、第２サセプタ
１５、２５を直列接続に変更する。

【００４２】すると、被処理基板１４、第１サセプタ１
５、第２サセプタ２５、被処理基板１４がループ回路を
構成してショートされるため、第１サセプタ１５及び被
処理基板１４の電荷と第２サセプタ２５及び被処理基板
１４の電荷が相互に中和され、これにより被処理基板１
４の脱離時間を上記実施形態と同様に短縮することがで
きる。特に、この実施形態では、２つの静電チャック２
２の電荷を相互に中和するようにしたので、静電チャッ
ク２２以外に別個に中和コンデンサを必要とすることが
ない。そのため装置内の構造の簡素化を図ることができ
る。

【００４３】このように第１、第２サセプタ１５、２５
に蓄積した電荷を相互に中和させるには、接続変更のた
めのスイッチ回路が必要となる。図５は、そのような接
続変更スイッチの具体例を示した回路図である。

【００４４】スイッチＳ3 は第１サセプタ１５と第１直
流電源１６との間に接続され、被処理基板１４の吸着
時、オンして第１サセプタ１５に第１直流電源１６の直
流電圧を印加し、被処理基板１４の脱離時、オフして直
流電源１６を切り離す。スイッチＳ4 は第２サセプタ２
５と第１直流電源１６との間に接続され、被処理基板１
４の吸着時、オンして第２サセプタ２５に逆極性の第２
直流電源２６の直流電圧を印加し、被処理基板１４の脱
離時、オフして第２直流電源２６を切り離す。

【００４５】スイッチＳ5 は、第１、第２サセプタ１
５、２５間に介設され、被処理基板１４の吸着時、オフ
して第１、第２サセプタ１５、２５間を切り離し、これ
らに独立して電荷を蓄積させる。被処理基板１４の脱離
時はオンして、図５(b) に示すように第１、第２サセプ
タ１５、２５同士を逆極性で接続して中和させる。

【００４６】このように吸着時Ｓ3 、Ｓ4 をオンし、Ｓ
5 はオフする。脱離時はＳ3 、Ｓ4をオフし、Ｓ5 をオ
ンすることにより、第１サセプタ１５及び被処理基板１
４間、第２サセプタ２５及び被処理基板１４間に蓄積し
た電荷を相互に中和させることができる。なお、このと
きスイッチＳ5 をアースに落としてもよい。

【００４７】なお上記実施形態では、中和コンデンサの
静電容量は静電チャックの静電容量と等しくしたが、か
ならずしも等しくする必要はない。要するに静電チャッ
クの電荷の中和ないし電荷放電の時間が、従来よりも短
く、しかも逆充電されなければよいのであり、そのため
に静電チャックに接続される中和コンデンサによる直列
合成容量が静電チャックの単体の容量よりも小さくなれ
ばよい。したがって、１／２倍、１／３倍、２／３倍、
１／４倍、３／４倍、１／５倍、２／５倍、３／５倍、
４／５倍…としてもよい。

【００４８】また中和コンデンサの充電電圧を静電チャ
ックのそれと同じとしたが、直流電源を別個に用意し
て、中和コンデンサの充電電圧を異ならせてもよい。

【００４９】また複数枚同時処理プラズマ処理装置の場
合では、２枚同時処理について説明したが、偶数枚同時
処理できるプラズマ処理装置であれば、それ以上の４
枚、６枚、…いずれにも適用できる。

【００５０】また、本発明はプラズマＣＶＤ装置の他に
プラズマエッチング装置、スパッタリング装置などの半
導体製造装置が具備するプラズマ装置の電極構造にも適
用でき、さらに被処理基板の保持及び温度制御のための
試料台、搬送系など広く一般の静電チャックにも適用で
きる。

【００５１】

【発明の効果】本発明の被吸着体脱離方法によれば、中
和コンデンサを介して静電チャックを中和するという簡
単な制御で、被吸着体の脱離に要する時間を短縮するこ
とができる。また、本発明の静電チャックによれば、中
和コンデンサを設けて合成容量を減ずるだけの簡単な構
造で、吸着体の脱離時間の短縮化を実現できる。さら
に、本発明のプラズマ処理装置によれば、吸着体の脱離
時間を短縮できるので、スループットが向上する。

【図面の簡単な説明】

【図１】枚葉式の平行平板型プラズマＣＶＤ装置内に設
けた実施形態による静電チャックの構成を示し、(a) は
被処理基板の吸着時の状態図、(b) は被処理基板の離脱
時の状態図である。

【図２】図１を具体的に実施するためのスイッチ構成図
であり、(a) は回路図、(b) は中和時の等価回路図であ
る。

【図３】静電チャックにプラズマ生成用の高周波電源と
静電チャック用の直流電源を接続した回路図であり、
(a) はサセプタに水冷ジャケットがない場合、(b) は水
冷ジャケットがある場合の図である。

【図４】２枚同時処理型のプラズマＣＶＤ装置内に設け
た実施形態による静電チャックの構成を示し、(a) は被
処理基板の吸着時の状態図、(b) は被処理基板の離脱時
の状態図である。

【図５】図４を具体的に実施するためのスイッチ構成図
であり、(a) は回路図、(b) は中和時の等価回路図であ
る。

【図６】プラズマＣＶＤ装置の概略図である。

【図７】一般的な静電チャックの等価回路図である。

【図８】従来例による静電チャックの充電と放電特性図
である。

【符号の説明】

１３プラズマ１４被処理基板（被吸着体）１５サセプタ１６直流電源２２静電チャックＣ1 等価コンデンサＣ2 中和コンデンサ

Claims

【特許請求の範囲】

【請求項１】サセプタに静電吸着された被吸着体を離脱
する時に、逆極性の中和コンデンサを介してサセプタと
被吸着体間に蓄積された電荷を中和するようにした被吸
着体離脱法。
【請求項２】サセプタと被吸着体間に電荷を蓄積してサ
セプタに被吸着体を静電吸着させるとともに、中和コン
デンサにも電荷を蓄積し、被吸着体を離脱する時に、中和コンデンサに蓄積した電
荷でサセプタと被吸着体間に蓄積した電荷を中和させる
ことを特徴とする被吸着体脱離方法。
【請求項３】サセプタと被吸着体間に電荷を蓄積してサ
セプタに被吸着体を吸着する静電チャックにおいて、サセプタと被吸着体に蓄積された電荷を上記被吸着体の
脱離時に中和させる中和コンデンサを備えたことを特徴
とする静電チャック。
【請求項４】請求項３に記載の静電チャックにおいて、被吸着体の吸着時静電チャック及び上記中和コンデンサ
に電荷供給源を接続し、被吸着体の脱離時上記電荷供給
源を切り離すと共に上記静電チャックに上記中和コンデ
ンサを逆極性で接続するスイッチをさらに備えたことを
特徴とする静電チャック。
【請求項５】請求項３または４に記載の静電チャックを
備えたプラズマ処理装置。
【請求項６】請求項３または４に記載の静電チャックを
偶数個備え、同時に偶数個の被吸着体を処理するプラズ
マ処理装置において、上記偶数個の静電チャックを２個づつ対にして相互に中
和コンデンサとして作用させることを特徴とするプラズ
マ処理装置。
【請求項７】請求項６に記載のプラズマ処理装置におい
て、被吸着体の吸着時、上記対の静電チャックに逆極性の電
荷供給源を接続し、被吸着体の脱離時、上記電荷供給源
を切り離すと共に上記逆極性に充電された対の静電チャ
ック同士を接続するスイッチをさらに備えたことを特徴
とする静電チャック。