JPH11111826A - 静電チャックにおける試料の脱離方法 - Google Patents
静電チャックにおける試料の脱離方法Info
- Publication number
- JPH11111826A JPH11111826A JP27019897A JP27019897A JPH11111826A JP H11111826 A JPH11111826 A JP H11111826A JP 27019897 A JP27019897 A JP 27019897A JP 27019897 A JP27019897 A JP 27019897A JP H11111826 A JPH11111826 A JP H11111826A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- voltage
- desorption
- electrostatic chuck
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 試料であるＭＩＳデバイスのゲート酸化膜に
電気的損傷を与えることなく、静電チャックから円滑に
脱離可能とする。 【解決手段】 静電チャック１４内の電極１３に電圧を
印加し、試料Ｗを吸着している状態において、静電チャ
ック１４から試料Ｗを脱離させる場合、試料Ｗの構造が
異なると、それに応じた逆極性電圧を定めて電極１３へ
印加することとし、逆極性電圧の印加時間は出来る限り
短くする。
電気的損傷を与えることなく、静電チャックから円滑に
脱離可能とする。 【解決手段】 静電チャック１４内の電極１３に電圧を
印加し、試料Ｗを吸着している状態において、静電チャ
ック１４から試料Ｗを脱離させる場合、試料Ｗの構造が
異なると、それに応じた逆極性電圧を定めて電極１３へ
印加することとし、逆極性電圧の印加時間は出来る限り
短くする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造装置の真
空処理室内にウェハ等の試料を載置する試料台として装
備され、処理中試料を吸着保持するための静電チャック
における試料の脱離方法に関する。
空処理室内にウェハ等の試料を載置する試料台として装
備され、処理中試料を吸着保持するための静電チャック
における試料の脱離方法に関する。
【０００２】
【従来の技術】プラズマプロセスによりシリコン基板等
の試料に所定の処理を施す装置、例えばプラズマエッチ
ング装置、プラズマＣＶＤ装置においては、処理中試料
を試料台に保持するための手段として静電気力（クーロ
ン力）を利用した静電チャックが広く用いられている。
図７は静電チャックを備えた一般的なプラズマ処理装置
の模式図であり、図中１１はプラズマが生成され、また
プラズマが他から導入される空間である。
の試料に所定の処理を施す装置、例えばプラズマエッチ
ング装置、プラズマＣＶＤ装置においては、処理中試料
を試料台に保持するための手段として静電気力（クーロ
ン力）を利用した静電チャックが広く用いられている。
図７は静電チャックを備えた一般的なプラズマ処理装置
の模式図であり、図中１１はプラズマが生成され、また
プラズマが他から導入される空間である。
【０００３】空間１１の上，下には電極１２，１３が配
置されており、上部の電極１２は空間１１に面して配置
された状態で接地され、また下部の電極１３は静電チャ
ック１４内に配設されている。静電チャック１４は、電
極１３とその上部に設けられた誘電体１５等で構成さ
れ、静電気力を利用して試料Ｗを吸着保持するようにな
してある。試料Ｗを吸着保持した際、静電チャック１４
の上面（試料吸着面）と試料Ｗの裏面の間には、間隙１
６が存在する。この間隙１６は、静電チャックの上面お
よび試料Ｗの裏面の面粗さにより生じるものや、静電チ
ャック上面に試料冷却用の冷却ガスを流すために形成さ
れる溝により生じるものである。また、下部の電極１３
には高周波電源（ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃ
ｙ）電源）１７と、直流電源１８ａ，１８ｂとが並列的
に接続されている。
置されており、上部の電極１２は空間１１に面して配置
された状態で接地され、また下部の電極１３は静電チャ
ック１４内に配設されている。静電チャック１４は、電
極１３とその上部に設けられた誘電体１５等で構成さ
れ、静電気力を利用して試料Ｗを吸着保持するようにな
してある。試料Ｗを吸着保持した際、静電チャック１４
の上面（試料吸着面）と試料Ｗの裏面の間には、間隙１
６が存在する。この間隙１６は、静電チャックの上面お
よび試料Ｗの裏面の面粗さにより生じるものや、静電チ
ャック上面に試料冷却用の冷却ガスを流すために形成さ
れる溝により生じるものである。また、下部の電極１３
には高周波電源（ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃ
ｙ）電源）１７と、直流電源１８ａ，１８ｂとが並列的
に接続されている。
【０００４】電極１３と直流電源１８ａ，１８ｂとの間
には、高周波フィルタ１９及び切替用のスイッチＳＷが
直列に介装され、スイッチＳＷの操作によって直流電源
１８ａの正極側、また直流電源１８ｂの負極側が夫々選
択的に電極１３と接続されるようにしてある。このよう
なプラズマ処理装置によって試料Ｗにプラズマ処理を施
す場合は、試料Ｗを静電チャック１４上に載置し、スイ
ッチＳＷを直流電源１８ａ側に投入し、電極１３に所定
の電圧（通常３００Ｖ）を印加する。
には、高周波フィルタ１９及び切替用のスイッチＳＷが
直列に介装され、スイッチＳＷの操作によって直流電源
１８ａの正極側、また直流電源１８ｂの負極側が夫々選
択的に電極１３と接続されるようにしてある。このよう
なプラズマ処理装置によって試料Ｗにプラズマ処理を施
す場合は、試料Ｗを静電チャック１４上に載置し、スイ
ッチＳＷを直流電源１８ａ側に投入し、電極１３に所定
の電圧（通常３００Ｖ）を印加する。
【０００５】次に、空間１１内を所定の真空度に設定
し、この状態で所定のガスを導入し、１３．５６ＭＨｚ
のＲＦ電圧、又は２．４５ＧＨｚのマイクロ波によって
プラズマを生成させる。これによって、電圧が印加され
ている電極１３とプラズマを介して接地されている試料
Ｗとの間に電位差が生じる。この電位差によって誘電体
１５に誘電分極現象が起こり、試料Ｗとの間の静電気力
により試料Ｗは静電チャック１４上に吸着保持される。
この際、試料Ｗと静電チャック１４の上面とは全面的に
接触しているわけではなく、上述のように間隙１６が存
在する。また、静電チャック内には図示しないが温度調
整のためのヒータ及び冷媒通路が設けられており、試料
Ｗの温度調節も施される。さらに、電極１３に高周波電
圧を印加し、プラズマを試料Ｗ表面に均一に導き、所望
のプラズマ処理、例えばエッチング処理を行う。
し、この状態で所定のガスを導入し、１３．５６ＭＨｚ
のＲＦ電圧、又は２．４５ＧＨｚのマイクロ波によって
プラズマを生成させる。これによって、電圧が印加され
ている電極１３とプラズマを介して接地されている試料
Ｗとの間に電位差が生じる。この電位差によって誘電体
１５に誘電分極現象が起こり、試料Ｗとの間の静電気力
により試料Ｗは静電チャック１４上に吸着保持される。
この際、試料Ｗと静電チャック１４の上面とは全面的に
接触しているわけではなく、上述のように間隙１６が存
在する。また、静電チャック内には図示しないが温度調
整のためのヒータ及び冷媒通路が設けられており、試料
Ｗの温度調節も施される。さらに、電極１３に高周波電
圧を印加し、プラズマを試料Ｗ表面に均一に導き、所望
のプラズマ処理、例えばエッチング処理を行う。
【０００６】図８は、図７に示した静電チャック関連部
分の電気的等価回路図であり、図中Ｃ1 ，Ｃ2 は夫々間
隙１６、静電チャック１４における誘電体１５の容量成
分、Ｒ1 ，Ｒ2 は夫々間隙１６、誘電体１５の抵抗成
分、Ｑ1 ，Ｑ2 は夫々間隙１６、誘電体１５の容量成分
に誘起される電荷量、Ｖ1 ，Ｖ2 は夫々間隙１６、誘電
体１５の容量成分に加わる直流電源１８ａからの印加電
圧、Ｖは直流電源１８ａから電極１３に対する印加電圧
を示してしている。
分の電気的等価回路図であり、図中Ｃ1 ，Ｃ2 は夫々間
隙１６、静電チャック１４における誘電体１５の容量成
分、Ｒ1 ，Ｒ2 は夫々間隙１６、誘電体１５の抵抗成
分、Ｑ1 ，Ｑ2 は夫々間隙１６、誘電体１５の容量成分
に誘起される電荷量、Ｖ1 ，Ｖ2 は夫々間隙１６、誘電
体１５の容量成分に加わる直流電源１８ａからの印加電
圧、Ｖは直流電源１８ａから電極１３に対する印加電圧
を示してしている。
【０００７】次に静電チャック１４による試料Ｗの吸着
及びこれからの脱離のメカニズムを図９に基づき説明す
る。図９は、静電チャックに対する試料脱離時の印加電
圧、吸着力の関係を示すグラフであり、図９（ａ）は、
試料を吸着させるべく静電チャックの電極１３への直流
電圧の印加タイミングチャート、図９（ｂ）は、間隙１
６に加わる電圧Ｖ1（吸着力）の推移を示すグラフであ
る。静電チャック１４に試料Ｗを吸着させる場合は、図
９（ａ）に示す如く、直流電源１８ａから所定の直流電
圧Ｖを印加する。また試料Ｗの脱離時には印加直流電圧
を零とする。一方、試料Ｗに作用する吸着力は直流電圧
の印加に対応して立ち上がり、下式で与えられる所定の
吸着力Ｆに達し、その状態に維持される。 Ｆ＝Ｑ1 2 ／２ε0 ＝（Ｃ1 ・Ｖ1 ）2 ／２ε0 但し、ε0 は間隙の誘電率 つまり、静電吸着力Ｆは、間隙１６に加わる電圧Ｖ1 の
自乗に比例する。
及びこれからの脱離のメカニズムを図９に基づき説明す
る。図９は、静電チャックに対する試料脱離時の印加電
圧、吸着力の関係を示すグラフであり、図９（ａ）は、
試料を吸着させるべく静電チャックの電極１３への直流
電圧の印加タイミングチャート、図９（ｂ）は、間隙１
６に加わる電圧Ｖ1（吸着力）の推移を示すグラフであ
る。静電チャック１４に試料Ｗを吸着させる場合は、図
９（ａ）に示す如く、直流電源１８ａから所定の直流電
圧Ｖを印加する。また試料Ｗの脱離時には印加直流電圧
を零とする。一方、試料Ｗに作用する吸着力は直流電圧
の印加に対応して立ち上がり、下式で与えられる所定の
吸着力Ｆに達し、その状態に維持される。 Ｆ＝Ｑ1 2 ／２ε0 ＝（Ｃ1 ・Ｖ1 ）2 ／２ε0 但し、ε0 は間隙の誘電率 つまり、静電吸着力Ｆは、間隙１６に加わる電圧Ｖ1 の
自乗に比例する。
【０００８】直流電圧の印加が遮断されると、吸着力は
急激に低下するが、直ぐに零になるのでなく、Ｃ1 ，Ｃ
2 ，Ｒ1 ，Ｒ2 で決定される時定数に従って低下するこ
ととなり、時間ｔ3 までのしばらくの間は吸着力が残存
し、そのままでは高速処理に対応出来ない。この対策と
して試料Ｗの脱離時には吸着時とは逆極性の直流電圧
（脱離電圧）を電極１３へ印加することにより脱離時間
の短縮を計る技術が提案されている（特開平１−１８１
５４４号公報）。
急激に低下するが、直ぐに零になるのでなく、Ｃ1 ，Ｃ
2 ，Ｒ1 ，Ｒ2 で決定される時定数に従って低下するこ
ととなり、時間ｔ3 までのしばらくの間は吸着力が残存
し、そのままでは高速処理に対応出来ない。この対策と
して試料Ｗの脱離時には吸着時とは逆極性の直流電圧
（脱離電圧）を電極１３へ印加することにより脱離時間
の短縮を計る技術が提案されている（特開平１−１８１
５４４号公報）。
【０００９】図９（ｃ）は、逆極性の電圧を印加した場
合の試料Ｗに作用する吸着力の推移を示すグラフであ
り、横軸に時間を、また縦軸に間隙１６に加わる電圧Ｖ
1 （静電吸着力に対応）をとって示してある。図中破線
は、電極１３に対し図９（ａ）に示すパターンで電圧を
印加した場合の変化であり、図９（ｂ）に示す場合と同
じである。いま図９（ａ）においてプラズマプロセスの
終了時に直流印加電圧を単に遮断して零とするのではな
く、それまでの直流電源１８ａからの印加電圧＋Ｖから
直流電源１８ｂによる印加電圧−Ｖに切り換えること
で、誘電体１６表面と試料Ｗとの間の電圧は、図９
（ｃ）に実線で示す如く、電圧は一旦零となり、その後
負電圧に切り換わる。
合の試料Ｗに作用する吸着力の推移を示すグラフであ
り、横軸に時間を、また縦軸に間隙１６に加わる電圧Ｖ
1 （静電吸着力に対応）をとって示してある。図中破線
は、電極１３に対し図９（ａ）に示すパターンで電圧を
印加した場合の変化であり、図９（ｂ）に示す場合と同
じである。いま図９（ａ）においてプラズマプロセスの
終了時に直流印加電圧を単に遮断して零とするのではな
く、それまでの直流電源１８ａからの印加電圧＋Ｖから
直流電源１８ｂによる印加電圧−Ｖに切り換えること
で、誘電体１６表面と試料Ｗとの間の電圧は、図９
（ｃ）に実線で示す如く、電圧は一旦零となり、その後
負電圧に切り換わる。
【００１０】これによって誘電体１６表面と試料Ｗとの
間に印加される電圧Ｖ1 が零となる時間がｔ3 からｔ4
に短縮されることとなる。ところで残留吸着力の時定数
はＣ1 ，Ｃ2 ，Ｒ1 ，Ｒ2 で決定され、このうちＣ2 ，
Ｒ2 は装置に固有のものであり変化しない。また間隙１
６は真空であり、Ｃ1 ，Ｒ1 は一定の値であるため、残
留吸着力の時定数は一定でありプロセス条件等によって
は変化しない。従って、一度試料Ｗを脱離することが可
能な条件（脱離時の逆極性電圧値、脱離時の逆極性電圧
印加時間）を設定してしまえば、高速、且つ安定した試
料の脱離を行える。
間に印加される電圧Ｖ1 が零となる時間がｔ3 からｔ4
に短縮されることとなる。ところで残留吸着力の時定数
はＣ1 ，Ｃ2 ，Ｒ1 ，Ｒ2 で決定され、このうちＣ2 ，
Ｒ2 は装置に固有のものであり変化しない。また間隙１
６は真空であり、Ｃ1 ，Ｒ1 は一定の値であるため、残
留吸着力の時定数は一定でありプロセス条件等によって
は変化しない。従って、一度試料Ｗを脱離することが可
能な条件（脱離時の逆極性電圧値、脱離時の逆極性電圧
印加時間）を設定してしまえば、高速、且つ安定した試
料の脱離を行える。
【００１１】
【発明が解決しようとする課題】しかし、上記した説明
はあくまで、試料Ｗの構造が一定である場合であり、試
料Ｗの構造、特に電極１３と対向する裏面側の構造、例
えばウェハ裏面の粗さ、ウェハ裏面の膜状態（絶縁膜の
有無、厚さ）等は、一様でなく作製しようとするデバイ
スに依って変化する。このことは図８に示す間隙１６の
容量成分Ｃ1 及び抵抗成分Ｒ1 が変化することにほかな
らず、先に設定した試料Ｗの脱離条件（脱離時に加える
べき脱離電圧の値、脱離電圧の印加時間）では安定して
試料Ｗを脱離できないことを意味する。
はあくまで、試料Ｗの構造が一定である場合であり、試
料Ｗの構造、特に電極１３と対向する裏面側の構造、例
えばウェハ裏面の粗さ、ウェハ裏面の膜状態（絶縁膜の
有無、厚さ）等は、一様でなく作製しようとするデバイ
スに依って変化する。このことは図８に示す間隙１６の
容量成分Ｃ1 及び抵抗成分Ｒ1 が変化することにほかな
らず、先に設定した試料Ｗの脱離条件（脱離時に加える
べき脱離電圧の値、脱離電圧の印加時間）では安定して
試料Ｗを脱離できないことを意味する。
【００１２】このため、実際には試料Ｗの構造が変わる
都度、脱離電圧の値および脱離電圧の印加時間を変える
ことで安定的に試料Ｗを脱離せしめ得る条件を探す必要
があるが、脱離条件を変えると試料Ｗに加わる電圧値や
電圧の印加時間も変化し、電気的損傷による劣化が懸念
される。そこで本発明者等は先ず、試料Ｗに形成された
電気的損傷を受け易い部分、例えばＭＩＳデバイスにお
けるゲート酸化膜に加わる電圧の過渡現象に注目し、こ
れを解析した。
都度、脱離電圧の値および脱離電圧の印加時間を変える
ことで安定的に試料Ｗを脱離せしめ得る条件を探す必要
があるが、脱離条件を変えると試料Ｗに加わる電圧値や
電圧の印加時間も変化し、電気的損傷による劣化が懸念
される。そこで本発明者等は先ず、試料Ｗに形成された
電気的損傷を受け易い部分、例えばＭＩＳデバイスにお
けるゲート酸化膜に加わる電圧の過渡現象に注目し、こ
れを解析した。
【００１３】結果、次のような事実を知見した。即ち、 電極１３に印加する脱離電圧の値は、ゲート酸化膜
に加わる電気的ストレスの程度にはあまり影響を与えな
いこと。すなわち、脱離電圧を大きくしても、ゲート酸
化膜は電気的損傷をあまり受けないこと。 電極１３に印加する脱離電圧の印加時間は、ゲート
酸化膜に加わる電気的ストレスの程度に大きな影響を与
えること。すなわち、印加時間を長くすると、ゲート酸
化膜は著しく電気的損傷を受けること。
に加わる電気的ストレスの程度にはあまり影響を与えな
いこと。すなわち、脱離電圧を大きくしても、ゲート酸
化膜は電気的損傷をあまり受けないこと。 電極１３に印加する脱離電圧の印加時間は、ゲート
酸化膜に加わる電気的ストレスの程度に大きな影響を与
えること。すなわち、印加時間を長くすると、ゲート酸
化膜は著しく電気的損傷を受けること。
【００１４】本発明はこのような知見に基づきなされた
ものであり、試料の構造、例えば試料裏面における誘電
体の有無、試料裏面における誘電体膜厚、試料裏面の粗
さ等が変わった際に、試料上に形成されている酸化膜に
電気的損傷を与えず、しかも安定して試料を離脱せしめ
ることが可能な静電チャックにおける試料の脱離方法を
提供することを目的としている。
ものであり、試料の構造、例えば試料裏面における誘電
体の有無、試料裏面における誘電体膜厚、試料裏面の粗
さ等が変わった際に、試料上に形成されている酸化膜に
電気的損傷を与えず、しかも安定して試料を離脱せしめ
ることが可能な静電チャックにおける試料の脱離方法を
提供することを目的としている。
【００１５】
【課題を解決するための手段】本発明に係る静電チャッ
クにおける試料の脱離方法は、静電チャックに吸着電圧
を印加することにより静電吸着保持された試料を、所定
の処理終了後に前記吸着電圧とは逆極性の脱離電圧を所
定時間印加して前記試料を脱離させる方法において、試
料の構造が異なり、吸着力がより強力である試料を脱離
する際に、前記脱離電圧の印加時間を増大せずに、該脱
離電圧の値を増大することを特徴とする。
クにおける試料の脱離方法は、静電チャックに吸着電圧
を印加することにより静電吸着保持された試料を、所定
の処理終了後に前記吸着電圧とは逆極性の脱離電圧を所
定時間印加して前記試料を脱離させる方法において、試
料の構造が異なり、吸着力がより強力である試料を脱離
する際に、前記脱離電圧の印加時間を増大せずに、該脱
離電圧の値を増大することを特徴とする。
【００１６】
【発明の実施の形態】以下本発明をその実施の形態を示
す図面に基づき具体的に説明する。図１は、プラズマ処
理装置の処理室内に装備されている静電チャック１４に
ゲート酸化膜２を持つＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌ
ａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスであ
る試料Ｗを載置した構成を示す模式図である。静電チャ
ック１４は、その上部に誘電体１５を隔てて電極１３が
配設されており、誘電体１５の上に試料Ｗが吸着される
ようにしてある。
す図面に基づき具体的に説明する。図１は、プラズマ処
理装置の処理室内に装備されている静電チャック１４に
ゲート酸化膜２を持つＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌ
ａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスであ
る試料Ｗを載置した構成を示す模式図である。静電チャ
ック１４は、その上部に誘電体１５を隔てて電極１３が
配設されており、誘電体１５の上に試料Ｗが吸着される
ようにしてある。
【００１７】試料Ｗはシリコン基板１の上面にゲート酸
化膜２を積層し、更にその上にゲート電極３を積層形成
したＭＩＳデバイスを備えている。前記電極１３には、
高周波電源（ＲＦ電源）１７と直流電源１８ａ，１８ｂ
とが並列的に接続されている。電極１３と直流電源１８
ａ，１８ｂとの間には高周波フィルタ１９、電圧変換手
段たる可変抵抗器２０及び切替え用のスイッチＳＷが直
列に介装されており、スイッチＳＷの操作によって直流
電源１８ａ，１８ｂの正極側又は直流電源１８ｂの負極
側が選択的に電極１３に接続され、可変抵抗器２０によ
って、電極１３に対する印加電圧を適宜に設定変更可能
としてある。
化膜２を積層し、更にその上にゲート電極３を積層形成
したＭＩＳデバイスを備えている。前記電極１３には、
高周波電源（ＲＦ電源）１７と直流電源１８ａ，１８ｂ
とが並列的に接続されている。電極１３と直流電源１８
ａ，１８ｂとの間には高周波フィルタ１９、電圧変換手
段たる可変抵抗器２０及び切替え用のスイッチＳＷが直
列に介装されており、スイッチＳＷの操作によって直流
電源１８ａ，１８ｂの正極側又は直流電源１８ｂの負極
側が選択的に電極１３に接続され、可変抵抗器２０によ
って、電極１３に対する印加電圧を適宜に設定変更可能
としてある。
【００１８】電極１３に対する印加電圧は試料Ｗの構造
が変わると、その都度予め適正に脱離可能な電圧直流電
圧を実験的に算出し、これに基づき可変抵抗器２０を操
作し、電極１３に所定の直流電圧を印加し得るようにし
てある。次にこのようなプラズマ処理装置により試料Ｗ
にプラズマ処理を施す際及びプラズマ処理終了時におけ
る静電チャック１４の制御について説明する。試料Ｗを
静電チャック１４上に載置し、スイッチＳＷを直流電源
１８ａ側に投入し、可変抵抗器２０を調節して電極１３
に所定の電圧（通常は３００Ｖ）を印加する。
が変わると、その都度予め適正に脱離可能な電圧直流電
圧を実験的に算出し、これに基づき可変抵抗器２０を操
作し、電極１３に所定の直流電圧を印加し得るようにし
てある。次にこのようなプラズマ処理装置により試料Ｗ
にプラズマ処理を施す際及びプラズマ処理終了時におけ
る静電チャック１４の制御について説明する。試料Ｗを
静電チャック１４上に載置し、スイッチＳＷを直流電源
１８ａ側に投入し、可変抵抗器２０を調節して電極１３
に所定の電圧（通常は３００Ｖ）を印加する。
【００１９】この状態でプラズマを生成すると、誘電分
極現象により誘電体１５表面と試料Ｗにはそれぞれに所
定の電荷Ｑ3 が生じ、試料Ｗは誘電体１５上に吸着保持
される。このとき、誘電体１５と試料Ｗとの間には、前
述のように誘電体表面および試料裏面の面粗さや、誘電
体表面に形成された冷却ガス流入用の溝の存在などによ
り間隙１６が存在する。このようにして、試料Ｗに対す
る処理を行うが、この際には高周波電源１７から所定の
ＲＦ電圧を電極１３に印加し、プラズマによる均一な処
理、例えばプラズマエッチングが促進されるようにす
る。プラズマ処理が終了すると、高周波電源１７及び直
流電源１８ａから電極１３に対する電圧の印加を遮断
し、同時的に直流電源１８ｂから試料Ｗの構造に対応し
て予め定めてある逆極性の電圧を所定時間だけ印加し、
試料Ｗの吸着力が低下した時点で、試料Ｗを静電チャッ
ク１４から脱離し、搬送手段（図示せず）により処理室
の外に搬送する。次いで、次に処理すべき試料を搬送手
段により静電チャック上へと搬送し、静電チャック上に
載置する。以下同様に上述の処理を繰り返し、順次試料
を処理していく。構造の異なる試料を脱離する場合に
は、それぞれの試料に対応するように脱離条件を変更す
るが、吸着力が強力な試料を脱離する際に、脱離電圧の
値のみを変更し、脱離電圧の印加時間は変更しないよう
にする。
極現象により誘電体１５表面と試料Ｗにはそれぞれに所
定の電荷Ｑ3 が生じ、試料Ｗは誘電体１５上に吸着保持
される。このとき、誘電体１５と試料Ｗとの間には、前
述のように誘電体表面および試料裏面の面粗さや、誘電
体表面に形成された冷却ガス流入用の溝の存在などによ
り間隙１６が存在する。このようにして、試料Ｗに対す
る処理を行うが、この際には高周波電源１７から所定の
ＲＦ電圧を電極１３に印加し、プラズマによる均一な処
理、例えばプラズマエッチングが促進されるようにす
る。プラズマ処理が終了すると、高周波電源１７及び直
流電源１８ａから電極１３に対する電圧の印加を遮断
し、同時的に直流電源１８ｂから試料Ｗの構造に対応し
て予め定めてある逆極性の電圧を所定時間だけ印加し、
試料Ｗの吸着力が低下した時点で、試料Ｗを静電チャッ
ク１４から脱離し、搬送手段（図示せず）により処理室
の外に搬送する。次いで、次に処理すべき試料を搬送手
段により静電チャック上へと搬送し、静電チャック上に
載置する。以下同様に上述の処理を繰り返し、順次試料
を処理していく。構造の異なる試料を脱離する場合に
は、それぞれの試料に対応するように脱離条件を変更す
るが、吸着力が強力な試料を脱離する際に、脱離電圧の
値のみを変更し、脱離電圧の印加時間は変更しないよう
にする。
【００２０】図２は、図１に示すＭＩＳ構造を持つウェ
ハと静電チャックとに関連する部分の電気的等価回路図
であり、各符号は夫々次の値を示している。 Ｃ3 ：ゲート酸化膜２の容量成分 Ｃ1 ：間隙１６の容量成分 Ｃ2 ：誘電体１５の容量成分 Ｒ3 ：ゲート酸化膜２の抵抗成分 Ｒ1 ：間隙１６の抵抗成分 Ｒ2 ：誘電体１５の抵抗成分 Ｖ3 ：ゲート電極と試料との間に印加される電圧 Ｖ1 ：試料と誘電体１５との間に印加される電圧 Ｖ2 ：誘電体１５表面と電極１３との印加される電圧 Ｑ3 ：ゲート電極１３の帯電電荷量 Ｑ1 ：試料Ｗ表面の帯電電荷量 Ｑ2 ：誘電体１５表面の帯電電荷量 ±Ｖ：直流電源１８ａ又は１８ｂから電極１３へ印加す
る直流電圧
ハと静電チャックとに関連する部分の電気的等価回路図
であり、各符号は夫々次の値を示している。 Ｃ3 ：ゲート酸化膜２の容量成分 Ｃ1 ：間隙１６の容量成分 Ｃ2 ：誘電体１５の容量成分 Ｒ3 ：ゲート酸化膜２の抵抗成分 Ｒ1 ：間隙１６の抵抗成分 Ｒ2 ：誘電体１５の抵抗成分 Ｖ3 ：ゲート電極と試料との間に印加される電圧 Ｖ1 ：試料と誘電体１５との間に印加される電圧 Ｖ2 ：誘電体１５表面と電極１３との印加される電圧 Ｑ3 ：ゲート電極１３の帯電電荷量 Ｑ1 ：試料Ｗ表面の帯電電荷量 Ｑ2 ：誘電体１５表面の帯電電荷量 ±Ｖ：直流電源１８ａ又は１８ｂから電極１３へ印加す
る直流電圧
【００２１】次に本発明に係る静電チャックにおける試
料の脱離方法についての試験結果を説明する。シリコン
基板１上に厚さ８ｎｍのゲート酸化膜２及びリンドープ
された厚さ４００ｎｍのゲート電極３を積層形成し、Ｍ
ＩＳトランジスタを持つＭＩＳデバイスを作製し、図１
に示す態様で静電チャック１４に吸着し、プラズマエッ
チング処理を施し、各試料Ｗについて脱離電圧、脱離電
圧の印加時間を変え、ゲート酸化膜２に生じる電気的損
傷をＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅ
ｌｅｃｔｒｉｃ Ｂｒｅａｋ−ｄｏｗｎ）法により調べ
た。なお、エッチング処理時には、直流電源１８ａより
３００Ｖの直流電圧を電極１３へ印加した。
料の脱離方法についての試験結果を説明する。シリコン
基板１上に厚さ８ｎｍのゲート酸化膜２及びリンドープ
された厚さ４００ｎｍのゲート電極３を積層形成し、Ｍ
ＩＳトランジスタを持つＭＩＳデバイスを作製し、図１
に示す態様で静電チャック１４に吸着し、プラズマエッ
チング処理を施し、各試料Ｗについて脱離電圧、脱離電
圧の印加時間を変え、ゲート酸化膜２に生じる電気的損
傷をＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ Ｄｉｅ
ｌｅｃｔｒｉｃ Ｂｒｅａｋ−ｄｏｗｎ）法により調べ
た。なお、エッチング処理時には、直流電源１８ａより
３００Ｖの直流電圧を電極１３へ印加した。
【００２２】エッチング処理は圧力：３．０ｍＴｏｒ
ｒ、ガス塩素供給量は５０ｓｃｃｍ、酸素供給量は１２
ｓｃｃｍ、プラズマは２．４５ＧＨｚ、１４００Ｗのμ
波によりＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏ
ｎ Ｒｅｓｏｎａｎｃｅ）励起させて生成し、電極１３
には高周波電源１７から１３．５６ＭＨｚ、６０ＷのＲ
Ｆ電圧を印加した。一方エッチング処理の終了後は高周
波電源１７、直流電源１８ａからの電圧印加を遮断し、
直流電源１８ｂからの印加電圧、印加時間を各試料Ｗ毎
に変更した。印加電圧の調節は可変抵抗器２０の操作に
よって行い、また印加時間はスイッチＳＷの操作によっ
て行った。なお、ＴＤＤＢ（絶縁膜が絶縁破壊されるに
至るまでの時間）の測定はゲート電極３に１１Ｖの電圧
を印加することにより行った。
ｒ、ガス塩素供給量は５０ｓｃｃｍ、酸素供給量は１２
ｓｃｃｍ、プラズマは２．４５ＧＨｚ、１４００Ｗのμ
波によりＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏ
ｎ Ｒｅｓｏｎａｎｃｅ）励起させて生成し、電極１３
には高周波電源１７から１３．５６ＭＨｚ、６０ＷのＲ
Ｆ電圧を印加した。一方エッチング処理の終了後は高周
波電源１７、直流電源１８ａからの電圧印加を遮断し、
直流電源１８ｂからの印加電圧、印加時間を各試料Ｗ毎
に変更した。印加電圧の調節は可変抵抗器２０の操作に
よって行い、また印加時間はスイッチＳＷの操作によっ
て行った。なお、ＴＤＤＢ（絶縁膜が絶縁破壊されるに
至るまでの時間）の測定はゲート電極３に１１Ｖの電圧
を印加することにより行った。
【００２３】結果は図３〜図６に示す通りである。図３
は、試料脱離時に直流電源１８ｂから脱離電圧−３０，
−４０，−５０Ｖを夫々加えた場合における試料Ｗの絶
縁酸化膜２に印加された電圧Ｖ3 の過渡現象を示すグラ
フであり、横軸に脱離電圧印加時間（秒）を、また縦軸
に電圧Ｖ3をとって示してある。図４は、試料脱離時の
同じ脱離電圧−３０，−４０，−５０Ｖを夫々加えた場
合における間隙１６に印加された電圧Ｖ1 の過渡現象を
示すグラフであり、横軸に脱離電圧印加時間（秒）を、
また縦軸に電圧Ｖ1 をとって示してある。この電圧Ｖ1
は試料Ｗに対する吸着力と対応する。
は、試料脱離時に直流電源１８ｂから脱離電圧−３０，
−４０，−５０Ｖを夫々加えた場合における試料Ｗの絶
縁酸化膜２に印加された電圧Ｖ3 の過渡現象を示すグラ
フであり、横軸に脱離電圧印加時間（秒）を、また縦軸
に電圧Ｖ3をとって示してある。図４は、試料脱離時の
同じ脱離電圧−３０，−４０，−５０Ｖを夫々加えた場
合における間隙１６に印加された電圧Ｖ1 の過渡現象を
示すグラフであり、横軸に脱離電圧印加時間（秒）を、
また縦軸に電圧Ｖ1 をとって示してある。この電圧Ｖ1
は試料Ｗに対する吸着力と対応する。
【００２４】図５は試料脱離時に加える脱離電圧（Ｖ）
とゲート酸化膜の累積不良率５０％に至るまでの時間
（秒）との関係を示すグラフであり、横軸に脱離電圧
（Ｖ）を、また縦軸に累積不良率５０％に至るまでの時
間（秒）をとって示してある。図５から明らかなように
累積不良率５０％に至るまでの時間は脱離電圧（−１
０，−２０，−５０，−１００Ｖ）の変化にかかわらず
５０秒程度で略一定しており、電極１３に加える試料脱
離のための脱離電圧は少なくとも０〜−１００（Ｖ）の
範囲内では殆どゲート酸化膜の信頼性に影響を与えるこ
とがない。なお、試料Ｗの脱離は電極１３に脱離電圧−
８０Ｖを印加することで円滑に脱離させることが出来
た。
とゲート酸化膜の累積不良率５０％に至るまでの時間
（秒）との関係を示すグラフであり、横軸に脱離電圧
（Ｖ）を、また縦軸に累積不良率５０％に至るまでの時
間（秒）をとって示してある。図５から明らかなように
累積不良率５０％に至るまでの時間は脱離電圧（−１
０，−２０，−５０，−１００Ｖ）の変化にかかわらず
５０秒程度で略一定しており、電極１３に加える試料脱
離のための脱離電圧は少なくとも０〜−１００（Ｖ）の
範囲内では殆どゲート酸化膜の信頼性に影響を与えるこ
とがない。なお、試料Ｗの脱離は電極１３に脱離電圧−
８０Ｖを印加することで円滑に脱離させることが出来
た。
【００２５】図６は、試料Ｗの脱離時に電極１３を加え
る脱離電圧印加時間（秒）がゲート酸化膜の劣化度合に
与える影響を示すグラフであり、横軸に脱離電圧の印加
時間（秒）を、また縦軸に累積不良率５０％に至るまで
の時間（秒）をとって示してある。図６に示すグラフか
ら明らかな如く、脱離電圧の印加時間（秒）が長くなる
と共に、ゲート酸化膜の劣化が急速に進んでおり、図５
に示す場合と同じ結果に留めるには長くとも１０秒以内
に留めるのが望ましいことが解る。図５，図６の結果か
ら、吸着力がより強力な試料を脱離させるためには、脱
離電圧の印加時間を長くせずに、脱離電圧の値を増大し
対応することで、ゲート酸化膜に電気的な損傷を与える
ことなく、試料を脱離できることが解る。
る脱離電圧印加時間（秒）がゲート酸化膜の劣化度合に
与える影響を示すグラフであり、横軸に脱離電圧の印加
時間（秒）を、また縦軸に累積不良率５０％に至るまで
の時間（秒）をとって示してある。図６に示すグラフか
ら明らかな如く、脱離電圧の印加時間（秒）が長くなる
と共に、ゲート酸化膜の劣化が急速に進んでおり、図５
に示す場合と同じ結果に留めるには長くとも１０秒以内
に留めるのが望ましいことが解る。図５，図６の結果か
ら、吸着力がより強力な試料を脱離させるためには、脱
離電圧の印加時間を長くせずに、脱離電圧の値を増大し
対応することで、ゲート酸化膜に電気的な損傷を与える
ことなく、試料を脱離できることが解る。
【００２６】
【発明の効果】以上の如く本発明にあっては、試料の脱
離時に構造が異なり、より強力な吸着力を持つ試料を脱
離する際には、脱離電圧の値を増大させて、脱離電圧の
印加時間を増大させないので、試料中の絶縁酸化膜に電
気的損傷を与えることなく、迅速、且つ円滑に脱離せし
め得る効果がある。
離時に構造が異なり、より強力な吸着力を持つ試料を脱
離する際には、脱離電圧の値を増大させて、脱離電圧の
印加時間を増大させないので、試料中の絶縁酸化膜に電
気的損傷を与えることなく、迅速、且つ円滑に脱離せし
め得る効果がある。
【図１】プラズマ処理装置の処理室内に装備されている
静電チャックにゲート酸化膜を持つＭＩＳ（Ｍｅｔａｌ
−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
デバイスである試料を載置した構成を示す模式図であ
る。
静電チャックにゲート酸化膜を持つＭＩＳ（Ｍｅｔａｌ
−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
デバイスである試料を載置した構成を示す模式図であ
る。
【図２】ＭＩＳ構造を持つウェハと静電チャックとに関
連する部分の電気的等価回路図である。
連する部分の電気的等価回路図である。
【図３】試料脱離時に直流電源から脱離電圧−３０，−
４０，−５０Ｖを夫々加えた場合における試料の絶縁酸
化膜に印加された電圧Ｖ3 の過渡現象を示すグラフであ
る。
４０，−５０Ｖを夫々加えた場合における試料の絶縁酸
化膜に印加された電圧Ｖ3 の過渡現象を示すグラフであ
る。
【図４】試料脱離時の同じ脱離電圧−３０，−４０，−
５０Ｖを夫々加えた場合における間隙に印加された電圧
Ｖ1 の過渡現象を示すグラフである。
５０Ｖを夫々加えた場合における間隙に印加された電圧
Ｖ1 の過渡現象を示すグラフである。
【図５】試料脱離時に加える脱離電圧（Ｖ）とゲート酸
化膜の累積不良率５０％に至るまでの時間（秒）との関
係を示すグラフである。
化膜の累積不良率５０％に至るまでの時間（秒）との関
係を示すグラフである。
【図６】試料の脱離時に電極を加える脱離電圧印加時間
（秒）がゲート酸化膜の劣化度合に与える影響を示すグ
ラフである。
（秒）がゲート酸化膜の劣化度合に与える影響を示すグ
ラフである。
【図７】一般的なプラズマ処理装置の構成を示す模式図
である。
である。
【図８】図７に示すプラズマ処理装置における静電チャ
ックの電気的等価回路図である。
ックの電気的等価回路図である。
【図９】静電チャックに対する試料脱離時の印加電圧、
吸着力の関係を示すグラフである。
吸着力の関係を示すグラフである。
Ｗ 試料 １ シリコン基板 ２ ゲート酸化膜 ３ ゲート電極 １３ 電極 １４ 静電チャック １７ 高周波電源 １８ａ，１８ｂ 直流電源 ２０ 可変抵抗器 ＳＷ スイッチ
Claims (1)
- 【請求項１】 静電チャックに吸着電圧を印加すること
により静電吸着保持された試料を、所定の処理終了後に
前記吸着電圧とは逆極性の脱離電圧を所定時間印加して
前記試料を脱離させる方法において、 試料の構造が異なり、吸着力がより強力である試料を脱
離する際に、前記脱離電圧の印加時間を増大せずに、該
脱離電圧の値を増大することを特徴とする静電チャック
における試料の脱離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27019897A JPH11111826A (ja) | 1997-10-02 | 1997-10-02 | 静電チャックにおける試料の脱離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27019897A JPH11111826A (ja) | 1997-10-02 | 1997-10-02 | 静電チャックにおける試料の脱離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111826A true JPH11111826A (ja) | 1999-04-23 |
Family
ID=17482904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27019897A Pending JPH11111826A (ja) | 1997-10-02 | 1997-10-02 | 静電チャックにおける試料の脱離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111826A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406545B2 (en) * | 1999-07-27 | 2002-06-18 | Kabushiki Kaisha Toshiba | Semiconductor workpiece processing apparatus and method |
| US6771483B2 (en) | 2000-01-21 | 2004-08-03 | Tocalo Co., Ltd. | Electrostatic chuck member and method of producing the same |
| US20140231389A1 (en) * | 2013-02-20 | 2014-08-21 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| JP2015515123A (ja) * | 2012-02-29 | 2015-05-21 | エーエスエムエル ネザーランズ ビー．ブイ． | 静電クランプ |
| JP2018022756A (ja) * | 2016-08-03 | 2018-02-08 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置及び試料の離脱方法 |
-
1997
- 1997-10-02 JP JP27019897A patent/JPH11111826A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6406545B2 (en) * | 1999-07-27 | 2002-06-18 | Kabushiki Kaisha Toshiba | Semiconductor workpiece processing apparatus and method |
| US6771483B2 (en) | 2000-01-21 | 2004-08-03 | Tocalo Co., Ltd. | Electrostatic chuck member and method of producing the same |
| JP2015515123A (ja) * | 2012-02-29 | 2015-05-21 | エーエスエムエル ネザーランズ ビー．ブイ． | 静電クランプ |
| US20140231389A1 (en) * | 2013-02-20 | 2014-08-21 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| US9875881B2 (en) * | 2013-02-20 | 2018-01-23 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| JP2018022756A (ja) * | 2016-08-03 | 2018-02-08 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置及び試料の離脱方法 |
| US10825700B2 (en) | 2016-08-03 | 2020-11-03 | Hitachi High-Tech Corporation | Plasma processing apparatus and method for releasing sample |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513563B2 (en) | Plasma processing apparatus and plasma processing method | |
| US6760213B2 (en) | Electrostatic chuck and method of treating substrate using electrostatic chuck | |
| KR100845896B1 (ko) | 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법 | |
| JP4847909B2 (ja) | プラズマ処理方法及び装置 | |
| KR100537259B1 (ko) | 기판의 취급방법 | |
| KR20100018454A (ko) | 정전 흡착 장치의 제전 처리 방법, 기판 처리 장치, 및 기억 매체 | |
| KR102001018B1 (ko) | 시료의 이탈 방법 및 플라스마 처리 장치 | |
| JP2003502831A (ja) | 半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法 | |
| JP2879887B2 (ja) | プラズマ処理方法 | |
| JP4322484B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| US9253862B2 (en) | Plasma processing method and plasma processing apparatus | |
| JP4642809B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| WO2010068268A1 (en) | De-clamping wafers from an electrostatic chuck | |
| US20030236004A1 (en) | Dechucking with N2/O2 plasma | |
| JP2758755B2 (ja) | ドライエッチング装置及び方法 | |
| JPH08167643A (ja) | 試料保持装置及びその塵埃除去方法 | |
| US6628500B1 (en) | Method and apparatus for dechucking a substrate from an electrostatic chuck | |
| US20090242128A1 (en) | Plasma processing apparatus and method | |
| JP3182615B2 (ja) | プラズマ処理方法および装置 | |
| JP2019169635A (ja) | クリーニング方法及び処理装置 | |
| JP2002203837A (ja) | プラズマ処理方法および装置並びに半導体装置の製造方法 | |
| JPH11111826A (ja) | 静電チャックにおける試料の脱離方法 | |
| JP2011040658A (ja) | 処理物保持装置、静電チャックの制御方法及び半導体装置の製造方法 | |
| JPH1027780A (ja) | プラズマ処理方法 | |
| JP4070974B2 (ja) | プラズマ処理方法及びプラズマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |