KR100845896B1 - 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법 - Google Patents

정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법 Download PDF

Info

Publication number
KR100845896B1
KR100845896B1 KR1020060059732A KR20060059732A KR100845896B1 KR 100845896 B1 KR100845896 B1 KR 100845896B1 KR 1020060059732 A KR1020060059732 A KR 1020060059732A KR 20060059732 A KR20060059732 A KR 20060059732A KR 100845896 B1 KR100845896 B1 KR 100845896B1
Authority
KR
South Korea
Prior art keywords
substrate
plasma
plasma processing
electrostatic chuck
discharge
Prior art date
Application number
KR1020060059732A
Other languages
English (en)
Other versions
KR20080001336A (ko
Inventor
최상돈
Original Assignee
주식회사 뉴파워 프라즈마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 뉴파워 프라즈마 filed Critical 주식회사 뉴파워 프라즈마
Priority to KR1020060059732A priority Critical patent/KR100845896B1/ko
Publication of KR20080001336A publication Critical patent/KR20080001336A/ko
Application granted granted Critical
Publication of KR100845896B1 publication Critical patent/KR100845896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

정전척과 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템 및 방법이 게시된다. 본 발명의 플라즈마 처리 시스템은 하부 전극과 접지 사이에 전기적인 방전 경로를 제공하여 피처리 기판에 축적된 전하가 접지로 방전될 수 있도록 하는 방전 회로를 구비한다. 시스템 제어부는 플라즈마 처리가 완료되면 일정 시간에 걸쳐서 플라즈마 방전이 유지되는 레벨까지 플라즈마 에너지가 낮아지도록 고주파 전력을 제어한다. 플라즈마 에너지가 낮아지는 것에 따라 피처리 기판 및 정전척에 유도되는 전압이 낮아지면서 피처리 기판과 하부 전극은 플라즈마에 의해 전기적으로 커플링 되어 피처리 기판과 정전척에 축적된 전하가 방전 회로를 통하여 접지로 방전된다. 그럼으로 피처리 기판이 정전척으로부터 리프팅될 때 피처리 기판과 정전척 사이에 아킹이 발생되는 것이 방지된다. 또한, 피처리 기판의 언로딩 단계 이전에 미리 축전된 전하가 충분히 방전됨으로 해당 피처리 기판의 후속 공정을 진행함에 있어서 후속 공정을 진행하는 공정 설비와 피처리 기판 사이에 발생될 수 있는 아킹도 방지된다.
플라즈마, 정전척, 아킹, 방전

Description

정전척과 피처리 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템 및 방법{PLASMA PROCESSING SYSTEM AND METHOD FOR PREVENTING ARCKING IN BETWEEN ELECTROSTATIC CHUCK AND SUBSTRATE}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 처리 시스템의 구성도이다.
도 2는 도 1의 플라즈마 처리 시스템에서 수행되는 플라즈마 처리 과정을 순차적으로 도시한 흐름도이다.
도 3은 축적 전하의 방전시 피처리 기판과 정전척의 전압 변화를 보여주는 그래프이다.
도 4는 피처리 기판에 충적된 전하가 방전회로를 통하여 방전되는 것을 설명하기 위한 정전척의 단면도 및 부분 확대도면이다.
도 5는 본 발명의 제2 실시예에 따른 플라즈마 처리 시스템의 구성도이다.
*도면의 주요 부분에 대한 부호의 설명*
100: 플라즈마 처리 챔버 110: 정전척
120: 상부 전극 112: 하부 전극
200: 전원 공급원 300: 가스 공급 시스템
400: 리프트 핀 구동부 500: 시스템 제어부
본 발명은 플라즈마 처리 시스템 및 방법에 관한 것으로, 구체적으로는 정전척과 피처리 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템 및 방법에 관한 것이다.
반도체 집적 회로를 제조하기 위한 반도체 웨이퍼 기판이나 LCD 유리 기판의 가공을 위한 플라즈마 처리 챔버는 정전척(electrostatic chuck)을 구비한다. 정전척은 플라즈마 처리 챔버의 내부에 설치되며 피처리 기판이 처리되는 동안 피처리 기판을 클램핑하기 위해 사용된다.
전형적으로 정전척은 유전체 재료층에 덮여진 정전 전극과 지지대(pedestal)로 구성된다. 기판 지지대는 도전성 재료로 구성되는데 일반적으로 가스 샤워 헤드로 구성되는 상부 전극과 쌍을 이루는 하부 전극을 구성한다. 상부 전극과 하부 전극은 고주파(radio frequency) 공급원에 전기적으로 연결되어 플라즈마 발생을 위한 기전력을 플라즈마 처리 챔버 내부로 공급하여 공정 가스를 분리시켜 플라즈마를 발생시킨다.
한편, 플라즈마 처리 공정이 진행되는 과정에서 피처리 기판은 플라즈마 처리 챔버의 내부에 발생된 플라즈마에 의해 자기 바이어싱(self biasing)되고 정전척은 직류 전원 공급원에 의해 바이어싱 된다. 이에 따라, 정전척과 피처리 기판 사이의 전위차로 인하여 반대로 극성화된 전하가 피처리 기판의 후면에 축적되게 된다.
그런데, 피처리 기판과 정전척의 후면에 축전된 전하는 공정 완료 후에도 여전히 남아 있어서 피처리 기판이 기판 지지대로부터 리프팅 되는 과정에서 피처리 기판과 정전척 사이에 아킹이 발생되는 경우가 있다. 피처리 기판의 언로딩시 발생되는 피처리 기판과 정전척 사이에 아킹은 피처리 기판의 내부 회로를 손상시켜 공정 수율을 저하시키며, 플라즈마 처리 챔버의 내부를 오염시키는 등의 여러 문제점을 야기한다.
피처리 기판과 정전척에 축전된 전하는 피처리 기판이 정전척에 밀착되도록 하여 피처리 기판의 리프팅시 무리한 동작에 의해 기판이 손상되는 경우가 발생될 수 있다. 특히, 점점 대형화되어가는 웨이퍼 기판이나 유리 기판의 경우 이러한 문제점은 더욱 심화된다. 게다가 피처리 기판이 전하를 축전한 채로 후속 공정으로 진행하는 경우에도 해당되는 후속 공정에서도 후속 공정 설비와 피처리 기판 사이에 아킹이 발생하는 등의 문제점을 야기할 수 있다.
1999년 11월 15일 공개된 공개번호 제10-1999-0080522호에 게시된 플라즈마 식각 설비의 하부 전극과 정전기 감쇠 장치 및 정전기 감쇠 방법은 하부 전극의 중심부에 하나 이상의 관통홀을 형성하고, 피처리 기판이 리프팅될 때 관통홀을 통하여 중성화된 가스를 공급함으로서 정전기를 감쇠시키는 방법을 제공한다. 그러나 중성화된 가스를 공급하는 것은 정전기를 부분적으로 제거하는데 효과가 있을 수 있지만 공정 챔버의 진공 상태가 가변되어 진공 조절을 위한 추가 프로세스가 진행 되어 공정 진행 시간이 지연되어 생산성이 저하되는 문제점을 야기할 수 있다.
2001년 2월 15일 공개된 공개번호 제10-2001-0011384호에 게시된 플라즈마 공정챔버의 정전기제거장치는 하부 전극을 접지로 연결하는 릴레이 스위치를 구비한다. 릴레이 스위치는 공정 완료 시점에서 공정 가스의 공급이 중단됨과 아울러 하부 전극을 접지로 연결되게 하여 축전된 전하가 방전되도록 한다. 또한, 2005년 7월 5일 공개된 제10-2005-0068738호에 게시된 정전기척의 방전을 위한 핀이 구비된 프로세스 챔버는 정전척에 축전된 전하를 방전시키기 위한 방전핀을 구비한다. 이 기술에서는 공정 종료시 이동플레이트가 하강할 때 방전핀이 핀승강부재와 접촉되어 정전척에 축전된 전하가 방전핀을 따라서 핀승강부재로 방전된다.
그러나 상기 두 기술들은 정전척 또는 하부 전극에 축전된 전하를 접지로 방전하는 구조를 취하고 있는데 이러한 단순 방전 구조는 순간적으로 임의의 부분에서 아킹을 발생할 수 있어서 피처리 기판이나 기타 공정 설비에 악영향을 줄 수 있는 문제점을 갖고 있다.
2004년 5월 12일 공개된 제10-2004-0040106호에 게시된 반도체 웨이퍼의 정전기 제거장치는 드라이 에칭이 완료된 웨이퍼 기판의 박막 두께를 측정하기 위한 측정 설비에서 이온아이저를 사용하여 웨이퍼 기판의 정전기를 제거하도록 한다. 이온아이저를 사용하여 웨이퍼 기판의 정전기를 효과적으로 제거할 수 있지만 플라즈마 처리 챔버 내에서 피처리 기판이 리프팅 될 때 발생될 수 있는 아킹의 문제점은 해결되지 않았다.
본 발명의 목적은 플라즈마 처리 챔버의 내부에 구비되는 정전척과 피처리 기판에 축적된 전하를 효과적으로 방전 시킬 수 있는 플라즈마 처리 시스템 및 방법을 제공하는데 있다.
본 발명의 다른 목적은 정전척으로부터 기판이 리프팅될 때 정전척과 피처리 기판 사이에 발생될 수 있는 아킹을 방지할 수 있는 플라즈마 처리 시스템 및 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 플라즈마 처리 공정이 완료된 후 피처리 기판에 축적된 전하를 미리 방전시켜서 해당 피처리 기판의 후속 공정을 진행하게 될 후속 공정 설비에서 피처리 기판과 후속 공정 설비 사이에서 아킹이 발생되지 않도록 하는 플라즈마 처리 시스템 및 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면은 정전척과 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템에 관한 것이다. 본 발명의 플라즈마 처리 시스템은: 하부 전극과 접지 사이에 전기적인 방전 경로를 제공하여 피처리 기판과 정전척에 축적된 전하가 접지로 방전될 수 있도록 하는 방전 회로; 및 플라즈마 처리가 완료되면 일정 시간에 걸쳐서 플라즈마 방전이 유지되는 레벨까지 플라즈마 에너지가 낮아지도록 고주파 전력을 제어하는 시스템 제어부를 포함하고, 플라즈마 에너지가 낮아지는 것에 따라 피처리 기판 및 정전척에 유도되는 전압이 낮아지면서 피처리 기판과 하부 전극은 플라즈마에 의해 전기적으로 커플링 되어 피처리 기판과 정전척에 축적된 전하가 방전 회로를 통하여 접지로 방전된다.
일 실시예에 있어서, 상기 방전 회로는 하부 전극과 접지 사이에 연결되는 커플링 커패시터와 커플링 커패시터의 양단에 병렬로 연결되는 방전 저항을 포함한다.
일 실시예에 있어서, 상기 방전 저항은 가변 저항으로 구성된다.
본 발며의 다른 일면은 플라즈마 처리 시스템의 플라즈마 처리 방법에 관한 것이다. 본 발명의 플라즈마 처리 시스템의 플라즈마 처리 방법은: 프로세스 챔버로 공정 가스 공급되고, 고주파 전원이 공급되어 플라즈마가 발생하여 피처리 기판에 대한 플라즈마 처리가 이루어지는 단계; 피처리 기판에 대한 플라즈마 처리 종료를 검출하는 단계; 플라즈마 처리 종료점이 검출되면, 피처리 기판과 정전척에 축전된 전하를 방전 처리하는 단계; 및 방전 처리 후 플라즈마와 공정 가스의 공급을 오프하는 단계를 포함하고, 상기 방전 처리 단계는 플라즈마 에너지가 일정 시간에 걸쳐서 플라즈마 방전이 유지되는 레벨까지 낮아지는 것에 따라 피처리 기판 및 정전척에 유도되는 전압이 낮아지면서 피처리 기판과 하부 전극은 플라즈마에 의해 전기적으로 커플링 되어 피처리 기판과 정전척에 축적된 전하가 하부 전극에 연결된 방전 회로를 통하여 접지로 방전된다.
일 실시예에 있어서, 상기 방전 회로는 하부 전극과 접지 사이에 연결되는 커플링 커패시터와 커플링 커패시터의 양단에 병렬로 연결되는 방전 저항을 포함한다.
일 실시예에 있어서, 상기 방전 저항은 가변 저항으로 구성된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야 한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공 되어지는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의하여야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 정전척과 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템 및 방법을 상세히 설명한다.
본 발명의 기본적인 의도는 플라즈마 처리가 완료된 피처리 기판과 정전척에 축전된 전하를 안전하고 효과적으로 방전시켜서 피처리 기판이 정전척으로부터 리프팅 될 때 피처리 기판과 정전척 사이에 아킹이 발생되는 것을 방지하는 것이다. 또한, 피처리 기판의 언로딩 단계 이전에 미리 피처리 기판에 축전된 전하를 충분히 방전시키도록 함으로서 해당 피처리 기판의 후속 공정을 진행함에 있어서 후속 공정을 진행하는 공정 설비와 피처리 기판 사이에 발생될 수 있는 아킹을 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 처리 시스템의 구성도이다.
도 1을 참조하여, 본 발명의 바람직한 실시예에 따른 플라즈마 처리 시스템은 플라즈마 처리 챔버(100)에 수용된 상부 전극(120)과 하부 전극(112)을 구비한다. 상부 전극(120)은 가스 공급 시스템(300)으로부터 공정 가스를 공급받아 플라즈마 처리 챔버(100)로 공급하는 도전성 가스 샤워 헤드로 구성된다. 상부 전극(120)은 고주파(radio frequency) 전력을 공급하는 전원 공급원(200)에 전기적으로 연결된다. 전원 공급원(200)은 RF 발생기(210)와 임피던스 정합기(220)를 포함하여 구성된다.
하부 전극(112)은 피처리 기판(116)을 지지하기 위한 지지대를 구성하며, 하부 전극(112)의 상부에는 유전체 커버(114)에 의해 덮여진 정전 전극(118)이 구성되어 정전척(110)을 구성한다. 정전 전극(118)은 정전기력 발생을 위한 직류 전원을 공급하는 정전척 전원(115)에 전기적으로 연결된다. 하부 전극(112)과 접지 사이에는 방전 회로(600)가 전기적으로 연결된다. 방전 회로(600)는 하부 전극(112)과 접지 사이에 연결되는 커플링 커패시터(602)와 커플링 커패시터(602)의 양단에 병렬로 연결되는 방전 저항(604)을 포함한다.
정전척(110)에는 피처리 기판을 리프팅 하기 위한 다수의 리프트 핀(410)이 장착되며, 다수의 리프트 핀(410)은 리프트 핀 구동부(400)에 연결된다. 플라즈마 처리 챔버(100)에는 종료점 검출기(end point detector)(130)가 장착되어 피처리 기판(116)에 대한 플라즈마 처리 종료점을 검출한다. 시스템 제어부(500)는 공정 레시피에 따라서 플라즈마 처리 시스템의 전반적인 플라즈마 처리 과정을 제어한다. 피처리 기판(116)은 반도체 집적 회로를 제조하기 위한 반도체 웨이퍼 기판이나 LCD 유리 기판이다. 플라즈마 처리는 예들 들어, 식각(etching), 증착(deposition), 에싱(ashing) 등과 같은 여러 반도체 제조 공정 중 어느 하나이다. 이 실시예에서 진공 펌프를 포함하는 배기 시스템이나 냉각수 공급 라인들을 포함하는 각종 유틸리티 라인들과 같은 일반적인 구성들은 본 발명의 명확한 설명을 위하여 도면의 구체적인 도시와 설명을 생략한다.
도 2는 도 1의 플라즈마 처리 시스템에서 수행되는 플라즈마 처리 과정을 순차적으로 도시한 흐름도이다.
도 2를 참조하여, 플라즈마 처리 과정의 전반적인 제어는 시스템 제어부(500)에 의해 이루어진다. 먼저, 단계 S100에서 플라즈마 처리 공정이 시작되면, 단계 S110에서 가스 공급 시스템(300)으로부터 공정 가스가 가스 샤워 헤드(120)를 통해서 플라즈마 처리 챔버(100)의 내부로 공급된다. 단계 S120에서 전원 공급원(200)으로부터 고주파 전력이 상부 전극(120)으로 인가되어 플라즈마 처리 챔버(100)의 내부에 플라즈마(122)가 발생된다. 단계 S130에서는 발생된 플라즈마(122)에 의해 피처리 기판(116)에 대한 플라즈마 처리가 수행된다.
단계 S140에서 종료점 검출기(130)에 의해 피처리 기판(116)에 대한 플라즈마 처리 종료점이 검출되면, 단계 S150에서 피처리 기판(116)과 정전척(110)에 축적된 전하의 방전 처리가 진행된다. 구체적으로, 피처리 기판(116)과 정전척(110)에 축적된 전하를 방전시키는 과정은 다음과 같다.
도 3은 축적 전하의 방전시 피처리 기판과 정전척의 전압 변화를 보여주는 그래프이고, 도 4는 기판에 충적된 전하가 방전회로를 통하여 방전되는 것을 설명하기 위한 정전척의 단면도 및 부분 확대도면이다.
도 3을 참조하여, 플라즈마 처리가 진행되는 동안 피처리 기판(116)에 유도되는 전압(Wv)은 W_V1로 그리고 정전척(110)에 유도되는 전압(Cv)은 C_V1로 거의 일정한 전압차를 갖고 유지된다. 정전척(110)에 유도되는 전압(Cv)은 실질적으로 유전체 커버(114)의 표면에 유도되는 전압을 표시한다.
피처리 기판(116)에 대한 플라즈마 처리 종료점이 검출되는 시점(T1)에서 시스템 제어부(500)는 전원 공급원(200)을 제어하여 플라즈마 처리 챔버(100)의 내부에 발생된 플라즈마(122)의 에너지가 일정 시간 동안(T2-T1) 서서히 낮아지도록 제어한다. 여기서, 플라즈마(122)의 에너지가 낮아지는 레벨은 최소한 플라즈마 방전이 소멸되지 않는 레벨까지이다. 플라즈마(122)의 에너지가 낮아지는 과정에서 피처리 기판(116)에 유도되는 전압(Wv)과 정전척(110)에 유도되는 전압(Cv)도 W_V1에서 W_V2로 그리고 C_V1에서 C_V2로 각각 낮아지게 된다.
이때, 도 4에 도시된 바와 같이, 플라즈마(122)의 에너지가 일정 레벨까지 낮아지는 동안 피처리 기판(116)과 하부 전극(110)은 플라즈마에 의해 전기적으로 커플링(800) 되어 피처리 기판(116)에 축적된 전하가 방전 회로(600)(구체적으로는 방전 저항(602))를 통하여 접지로 방전된다. 이때, 유전체 커버(114)에 축전된 전하도 하부 전극(112)과 방전 회로(600)를 통하여 접지로 방전하게 된다.
이와 같이 피처리 기판(116)과 정전척(110)에 축적된 전하를 방전시키는 과 정에서 플라즈마 처리 챔버(100)의 내부에서 플라즈마(122)가 꺼지지 않고 낮은 에어지 레벨로 유지되는 것은 매우 중요하다. 높은 에너지의 플라즈마(122)가 순간적으로 꺼지는 경우에는 피처리 기판(116)과 하부 전극(112)의 전기적 커플링이 없어서 피처리 기판(116)에 축전된 전하의 방전이 효과적으로 이루어지지 않는다. 또한, 정전척(110)에 축전된 전하가 급격히 접지로 방전하기 때문에 플라즈마 처리 시스템의 임의의 부분에 전기적 충격이 발생될 수 있다. 그럼으로 플라즈마가 꺼지지 않고 유지되는 가운데 높은 에너지 레벨에서 낮은 에너지 레벨의 전환되는 가운데 피처리 기판(116) 및 정전척(110)의 방전 처리 공정이 진행되어야 한다.
다시, 도 2를 참조하여, 피처리 기판(116)과 정전척(110)의 방전이 이루어진 후, 단계 S160에서 플라즈마가 오프되고 이어 단계 S170에서 공정 가스의 공급이 오프되고 단계 S180에서 플라즈마 처리가 완료된다.
플라즈마 처리가 완료된 후 피처리 기판(116)은 정전척(115)으로부터 리프팅되어 플라즈마 처리 챔버(100)에서 언로딩된다. 정전척(110)으로부터 피처리 기판(116)이 리프팅될 때 종래와 같이 아킹이 발생되지 않으며, 이미 피처리 기판(116)에 축전된 전하가 충분히 방전되었음으로 후속되는 공정에서도 피처리 기판(116)과 해당되는 후속 공정 설비(미도시) 사이에서도 아킹이 발생되지 않는다.
도 5는 본 발명의 제2 실시예에 따른 플라즈마 처리 시스템의 구성도이다.
도 5를 참조하여, 본 발명의 제2 실시예에 따른 플라즈마 처리 시스템은 상술한 제1 실시예와 거의 동일하다. 다만, 방전 회로(600)의 구성에 있어서 방전 저항(604a)을 가변 저항으로 구성한 것에 차이가 있다. 방전 저항(604a)의 저항 용량은 시스템 제어부(500)에 의해 제어되도록 할 수 있을 것이다. 예를 들어, 플라즈마 처리가 진행되는 과정에서는 가변 저항의 값을 높이고, 방전 처리 과정에서는 보다 원활하고 신속한 방전을 위하여 가변 저항의 값을 낮추도록 제어할 수 있을 것이다.
이상에서 설명된 본 발명의 정전척과 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템 및 방법의 실시예는 예시적인 것에 불과하며, 본 발명이 속한 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 잘 알 수 있을 것이다. 그럼으로 본 발명은 상기의 상세한 설명에서 언급되는 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 한다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
상술한 바와 같은 본 발명의 정전척과 기판 사이의 아킹을 방지하기 위한 플라즈마 처리 시스템 및 방법에 의하면, 플라즈마 처리가 완료된 피처리 기판과 정전척에 축전된 전하를 안전하고 효과적으로 방전시켜서 피처리 기판이 정전척으로부터 리프팅될 때 피처리 기판과 정전척 사이에 아킹이 발생되는 것을 방지한다. 또한, 피처리 기판의 언로딩 단계 이전에 미리 축전된 전하를 충분히 방전시키도록 함으로서 해당 피처리 기판의 후속 공정을 진행함에 있어서 후속 공정을 진행하는 공정 설비와 피처리 기판 사이에 발생될 수 있는 아킹을 방지할 수 있다.

Claims (6)

  1. 하부 전극과 그 상부에 유전체 커버에 쌓여진 정전 전극을 포함하는 정전척과 상기 정전척을 내부에 구비하는 플라즈마 처리 챔버 그리고 상기 플라즈마 처리 챔버의 내부에 플라즈마를 유도하기 위한 고주파 전력을 공급하는 전원 공급원을 포함하는 플라즈마 처리 시스템에 있어서,
    상기 하부 전극과 접지 사이에 전기적인 방전 경로를 제공하여 상기 피처리 기판과 상기 정전척에 축적된 전하가 접지로 방전될 수 있도록 하는 방전 회로;
    상기 피처리 기판에 대한 플라즈마 처리 종료점을 검출하는 종료점 검출기; 및
    상기 종료점 검출기에 의해 상기 피처리 기판에 대한 종료점이 검출되면, 상기 전원 공급원을 제어하여 상기 플라즈마 처리 챔버의 내부에 발생된 플라즈마의 에너지가 플라즈마 방전이 유지되는 최소 레벨까지 낮아지도록 제어하는 시스템 제어부를 포함하고,
    상기 피처리 기판과 상기 하부 전극은 상기 플라즈마 처리 챔버의 내부에 유지되고 있는 플라즈마에 의해 전기적으로 커플링된 상태에서 플라즈마 에너지가 낮아지는 것에 따라 상기 피처리 기판 및 정전척에 유도되는 전압이 낮아지면서 상기 피처리 기판과 상기 정전척에 축적된 전하가 상기 방전 회로를 통하여 상기 접지로 방전되며,
    방전이 완료된 후, 상기 시스템 제어부는 상기 전원 공급원과 상기 플라즈마 처리 챔버로 공급되는 공정 가스의 공급을 오프하도록 제어하는 것을 특징으로 하는 플라즈마 처리 시스템.
  2. 제1항에 있어서,
    상기 방전 회로는 상기 하부 전극과 상기 접지 사이에 연결되는 커플링 커패시터와 상기 커플링 커패시터의 양단에 병렬로 연결되는 방전 저항을 포함하는 것을 특징으로 하는 플라즈마 처리 시스템.
  3. 제2항에 있어서,
    상기 방전 저항은 가변 저항으로 구성하되, 가변 저항의 저항값은 종료점 검출 이전의 저항값이 종료점 검출 이후의 저항값 보다 높게 설정되는 것을 특징으로 하는 플라즈마 처리 시스템.
  4. 플라즈마 처리 시스템의 플라즈마 처리 방법에 있어서,
    플라즈마 처리 챔버로 공정 가스와 고주파 전원이 공급되어 상기 플라즈마 처리 챔버의 내부에 플라즈마가 발생하고 피처리 기판에 대한 플라즈마 처리가 이루어지는 단계;
    상기 피처리 기판에 대한 플라즈마 처리 종료점을 검출하는 단계;
    플라즈마 처리 종료점이 검출되면, 공정 가스의 공급을 유지하되
    고주파 전원의 공급을 제어하여 상기 플라즈마 처리 챔버 내에서 플라즈마 에너지가 플라즈마 방전이 유지될 수 있는 최소 레벨까지 낮아지도록 제어하고
    상기 피처리 기판과 상기 하부 전극은 상기 플라즈마 처리 챔버의 내부에서 유지되고 있는 플라즈마에 의해 전기적으로 커플링된 상태에서 상기 피처리 기판 및 상기 정전척에 유도되는 전압이 낮아지면서 상기 피처리 기판과 상기 정전척에 축적된 전하가 상기 하부 전극과 접지 사이에 연결된 방전 회로를 통하여 접지로 방전하도록 처리하는 단계; 및
    방전 처리 후 고주파 전원의 공급을 오프하여 플라즈마를 오프하고 공정 가스의 공급을 오프하는 단계를 포함하는 것을 특징으로 하는 플라즈마 처리 시스템의 플라즈마 처리 방법.
  5. 제4항에 있어서,
    상기 방전 회로는 하부 전극과 접지 사이에 연결되는 커플링 커패시터와 커플링 커패시터의 양단에 병렬로 연결되는 방전 저항을 포함하는 것을 특징으로 하는 플라즈마 처리 시스템의 플라즈마 처리 방법.
  6. 제5항에 있어서,
    상기 방전 저항은 가변 저항으로 구성하되, 가변 저항의 저항값은 종료점 검출 이전의 저항값이 종료점 검출 이후의 저항값 보다 높게 설정되는 것을 특징으로 하는 플라즈마 처리 시스템의 플라즈마 처리 방법.
KR1020060059732A 2006-06-29 2006-06-29 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법 KR100845896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060059732A KR100845896B1 (ko) 2006-06-29 2006-06-29 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059732A KR100845896B1 (ko) 2006-06-29 2006-06-29 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20080001336A KR20080001336A (ko) 2008-01-03
KR100845896B1 true KR100845896B1 (ko) 2008-07-16

Family

ID=39213369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059732A KR100845896B1 (ko) 2006-06-29 2006-06-29 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100845896B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109373A2 (en) * 2009-03-24 2010-09-30 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
WO2013058872A1 (en) * 2011-10-17 2013-04-25 Novellus Systems, Inc. Mechanical suppression of parasitic plasma in substrate processing chamber
US9449795B2 (en) 2013-02-28 2016-09-20 Novellus Systems, Inc. Ceramic showerhead with embedded RF electrode for capacitively coupled plasma reactor
US9484233B2 (en) 2012-04-13 2016-11-01 Novellus Systems, Inc. Carousel reactor for multi-station, sequential processing systems
CN106609355A (zh) * 2015-10-27 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及半导体加工设备
US10607818B2 (en) 2016-05-27 2020-03-31 Semes Co., Ltd. Support unit, apparatus and method for treating a substrate
US11322336B2 (en) 2018-10-05 2022-05-03 Semes Co., Ltd. Apparatus and method for treating substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413764B1 (ko) * 2008-10-22 2014-07-02 주식회사 뉴파워 프라즈마 서셉터 어셈블리
KR102288349B1 (ko) 2014-12-09 2021-08-11 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR102498109B1 (ko) * 2018-04-20 2023-02-09 (주)포인트엔지니어링 마이크로 led 전사 시스템
KR20210006682A (ko) 2019-07-09 2021-01-19 세메스 주식회사 기판 처리 장치
KR102277822B1 (ko) * 2019-07-09 2021-07-14 세메스 주식회사 기판 처리 장치
KR20230075632A (ko) * 2021-11-23 2023-05-31 피에스케이 주식회사 지지 유닛, 그리고 이를 포함하는 기판 처리 장치
CN114400174B (zh) * 2022-01-18 2023-10-20 长鑫存储技术有限公司 一种等离子体处理装置及其处理晶片的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010036A (ko) * 1999-07-15 2001-02-05 김영환 웨이퍼 표면의 잔류 전하 제거 방법
KR20050012736A (ko) * 2002-05-06 2005-02-02 램 리서치 코포레이션 플라즈마 공정실의 아크를 최소화하는 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010036A (ko) * 1999-07-15 2001-02-05 김영환 웨이퍼 표면의 잔류 전하 제거 방법
KR20050012736A (ko) * 2002-05-06 2005-02-02 램 리서치 코포레이션 플라즈마 공정실의 아크를 최소화하는 장치 및 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109373A2 (en) * 2009-03-24 2010-09-30 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
WO2010109373A3 (en) * 2009-03-24 2010-12-29 Lam Research Corporation Method and apparatus for reduction of voltage potential spike during dechucking
CN102362342A (zh) * 2009-03-24 2012-02-22 朗姆研究公司 用于在脱离期间减少电势峰值的方法和装置
WO2013058872A1 (en) * 2011-10-17 2013-04-25 Novellus Systems, Inc. Mechanical suppression of parasitic plasma in substrate processing chamber
US10224182B2 (en) 2011-10-17 2019-03-05 Novellus Systems, Inc. Mechanical suppression of parasitic plasma in substrate processing chamber
US11621150B2 (en) 2011-10-17 2023-04-04 Lam Research Corporation Mechanical suppression of parasitic plasma in substrate processing chamber
US9484233B2 (en) 2012-04-13 2016-11-01 Novellus Systems, Inc. Carousel reactor for multi-station, sequential processing systems
US9449795B2 (en) 2013-02-28 2016-09-20 Novellus Systems, Inc. Ceramic showerhead with embedded RF electrode for capacitively coupled plasma reactor
CN106609355A (zh) * 2015-10-27 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及半导体加工设备
US10607818B2 (en) 2016-05-27 2020-03-31 Semes Co., Ltd. Support unit, apparatus and method for treating a substrate
US11127573B2 (en) 2016-05-27 2021-09-21 Semes Co., Ltd. Support unit, apparatus and method for treating a substrate
US11322336B2 (en) 2018-10-05 2022-05-03 Semes Co., Ltd. Apparatus and method for treating substrate

Also Published As

Publication number Publication date
KR20080001336A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100845896B1 (ko) 정전척과 피처리 기판 사이의 아킹을 방지하기 위한플라즈마 처리 시스템 및 방법
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
US9142391B2 (en) Method of manufacturing semiconductor device
US9875881B2 (en) Plasma processing apparatus and plasma processing method
US8277673B2 (en) Plasma processing method and apparatus
US8138445B2 (en) Plasma processing apparatus and plasma processing method
US7813103B2 (en) Time-based wafer de-chucking from an electrostatic chuck having separate RF BIAS and DC chucking electrodes
US20020078891A1 (en) Wafer stage including electrostatic chuck and method for dechucking wafer using the wafer stage
US20020179577A1 (en) Plasma processing method and apparatus for eliminating damages in a plasma process of a substrate
US20060037704A1 (en) Plasma Processing apparatus and method
KR20100018454A (ko) 정전 흡착 장치의 제전 처리 방법, 기판 처리 장치, 및 기억 매체
US20180047576A1 (en) Substrate processing device and substrate processing method
KR20150055549A (ko) 기판 처리 방법 및 기판 처리 장치
KR20120004190A (ko) 반도체 제조장치의 세정방법
TW202249540A (zh) 脈衝dc電漿腔室中的電漿均勻性控制
KR100384789B1 (ko) 반도체 제조용 플라즈마 식각장치
KR101087140B1 (ko) 플라즈마 처리 장치의 척킹/디척킹 장치 및 척킹/디척킹 방법
US7592261B2 (en) Method for suppressing charging of component in vacuum processing chamber of plasma processing system and plasma processing system
US20230173557A1 (en) Cleaning method and method of manufacturing semiconductor device
KR20190141609A (ko) 기판 처리 장치 및 기판 처리 방법
KR20040105356A (ko) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
KR100637602B1 (ko) 기판의 디척킹이 신속한 플라즈마 처리장치 및 기판 디척킹방법
KR100631422B1 (ko) 기판 디처킹 방법
KR20240054053A (ko) 기판의 이송 효율이 향상된 기판 처리 장치
KR20220057435A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 12