JPH113942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH113942A JPH113942A JP15407897A JP15407897A JPH113942A JP H113942 A JPH113942 A JP H113942A JP 15407897 A JP15407897 A JP 15407897A JP 15407897 A JP15407897 A JP 15407897A JP H113942 A JPH113942 A JP H113942A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- clock signal
- clock
- flip
- signal source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体装置のレイアウト配置手法に関する。ク
ロック信号に同期したセルや消費電力の高いセルが隣接
して配置された場合、電力消費に伴う論理素子の温度上
昇が起こり、素子の信号伝播速度が遅くなったり、温度
上昇に伴う抵抗の増大による消費電力の増加を促してい
た。 【解決手段】クロック信号に同期したセル及び消費電力
の高いセルが、隣接して配置されないように分散して配
置する。クロック信号に同期して動作するクロック信号
源セル２０１、クロックバッファーセル２０２、フリッ
プフロップセル２０３の周囲に、重複配置禁止領域２０
７を設けた。また、消費電力の高いレベルのクロック信
号に同期したセル以外の論理セル２０６も、セル領域２
０７以外の場所に配置し、消費電力の低いレベルのクロ
ック信号に同期したセル以外の論理セル２０５は、領域
２０７に関係なく任意の場所に配置する。
ロック信号に同期したセルや消費電力の高いセルが隣接
して配置された場合、電力消費に伴う論理素子の温度上
昇が起こり、素子の信号伝播速度が遅くなったり、温度
上昇に伴う抵抗の増大による消費電力の増加を促してい
た。 【解決手段】クロック信号に同期したセル及び消費電力
の高いセルが、隣接して配置されないように分散して配
置する。クロック信号に同期して動作するクロック信号
源セル２０１、クロックバッファーセル２０２、フリッ
プフロップセル２０３の周囲に、重複配置禁止領域２０
７を設けた。また、消費電力の高いレベルのクロック信
号に同期したセル以外の論理セル２０６も、セル領域２
０７以外の場所に配置し、消費電力の低いレベルのクロ
ック信号に同期したセル以外の論理セル２０５は、領域
２０７に関係なく任意の場所に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に所定の信号を出力する信号源ユニットと、前記信号
源ユニットにより駆動される論理回路ユニットのレイア
ウト配置手法を用いて配置された半導体装置に関するも
のである。
特に所定の信号を出力する信号源ユニットと、前記信号
源ユニットにより駆動される論理回路ユニットのレイア
ウト配置手法を用いて配置された半導体装置に関するも
のである。
【０００２】
【従来の技術】一般に半導体装置はさまざまな機能を持
つ回路モジュールにより構成されており、またこれらの
モジュールは１つ以上のクロック信号が分配され、回路
モジュール内のフリップフロップ等の論理ユニットは、
前記クロック信号に同期して動作している。
つ回路モジュールにより構成されており、またこれらの
モジュールは１つ以上のクロック信号が分配され、回路
モジュール内のフリップフロップ等の論理ユニットは、
前記クロック信号に同期して動作している。
【０００３】前記回路モジュールにおいて、クロック信
号が分配されて、複数のフリップフロップに接続された
ツリー構造を持った回路配置について図４を用いて説明
する。
号が分配されて、複数のフリップフロップに接続された
ツリー構造を持った回路配置について図４を用いて説明
する。
【０００４】ここで、クロック信号源セル４０１がフリ
ップフロップセル４０３を駆動する場合、その駆動する
フリップフロップセルが数多くある場合、クロック信号
源セルの駆動能力が不足したり、配線の引き回し等によ
り、フリップフロップセル間のクロックスキューを低減
させるのが困難となる。そこで、ランダムに配置された
クロック信号源セルとフリップフロップの間にクロック
バファー４０２を挿入し、信号源セルからクロックバッ
ファーまでの配線長及びドライブ数を均等に、また、ク
ロックバッファーから各フリップフロップまでの配線長
及びドライブ数を均等にする事により、クロック源セル
から、末端のフリップフロップのクロック信号の信号ス
キューを無くす手法が用いられていた。
ップフロップセル４０３を駆動する場合、その駆動する
フリップフロップセルが数多くある場合、クロック信号
源セルの駆動能力が不足したり、配線の引き回し等によ
り、フリップフロップセル間のクロックスキューを低減
させるのが困難となる。そこで、ランダムに配置された
クロック信号源セルとフリップフロップの間にクロック
バファー４０２を挿入し、信号源セルからクロックバッ
ファーまでの配線長及びドライブ数を均等に、また、ク
ロックバッファーから各フリップフロップまでの配線長
及びドライブ数を均等にする事により、クロック源セル
から、末端のフリップフロップのクロック信号の信号ス
キューを無くす手法が用いられていた。
【０００５】
【発明が解決しようとする課題】一般的に、２つの熱源
があった場合、２点の温度の高い所から、低い所へ熱が
伝導される。よって、２つの熱源が近いほど、また２つ
の熱源の温度差が少ないほど２つの熱源が等温になる熱
平衡状態になりやすい。すなわち、２つの熱源が近い方
が、離れている物より放熱しにくいため短時間で温度が
高くなる。
があった場合、２点の温度の高い所から、低い所へ熱が
伝導される。よって、２つの熱源が近いほど、また２つ
の熱源の温度差が少ないほど２つの熱源が等温になる熱
平衡状態になりやすい。すなわち、２つの熱源が近い方
が、離れている物より放熱しにくいため短時間で温度が
高くなる。
【０００６】しかし、従来の半導体装置では、配線長及
びドライブ数に関しての考慮はされているが、配置に関
する考慮がされていないため、回路の大規模化による素
子数の増大により、クロック信号源セル、クロックバッ
ファー、フリップフロップ等の論理回路ユニットが隣接
配置される可能性が高くなっている。
びドライブ数に関しての考慮はされているが、配置に関
する考慮がされていないため、回路の大規模化による素
子数の増大により、クロック信号源セル、クロックバッ
ファー、フリップフロップ等の論理回路ユニットが隣接
配置される可能性が高くなっている。
【０００７】クロックに同期して動作する前記セルの消
費電力は、動作周波数が高くなることにより増大し、か
つ高消費電力セルが隣接あるいは集中して配置される事
により、上記、複数の熱源の温度上昇特性に示すよう
に、電力消費に伴う論理素子の温度上昇が起こり素子の
信号伝播速度が遅くなったり、温度上昇に伴う抵抗の増
大による消費電力の増加を促していた。
費電力は、動作周波数が高くなることにより増大し、か
つ高消費電力セルが隣接あるいは集中して配置される事
により、上記、複数の熱源の温度上昇特性に示すよう
に、電力消費に伴う論理素子の温度上昇が起こり素子の
信号伝播速度が遅くなったり、温度上昇に伴う抵抗の増
大による消費電力の増加を促していた。
【０００８】よって、クロック信号を出力する信号源回
路ユニットと、前記クロック信号により動作する、クロ
ックバファーやフリップフロップセルのようなクロック
に同期した論理回路ユニットを個々の熱源と考え、熱源
が集中、隣接して相乗的に温度上昇しないよう、熱源と
なるセルを分散させて配置することにより、消費電力の
低減が可能となる半導体装置を提供することを目的とす
る。
路ユニットと、前記クロック信号により動作する、クロ
ックバファーやフリップフロップセルのようなクロック
に同期した論理回路ユニットを個々の熱源と考え、熱源
が集中、隣接して相乗的に温度上昇しないよう、熱源と
なるセルを分散させて配置することにより、消費電力の
低減が可能となる半導体装置を提供することを目的とす
る。
【０００９】
（手段１）クロック信号等の信号を出力する信号源ユニ
ットと、前記信号源ユニットにより駆動される、フリッ
プフロップセルやクロックバッファセルのような論理回
路ユニットを有する半導体装置において、信号源ユニッ
ト及び論理回路ユニットを隣接しないようにそのセルの
周囲に配置禁止領域を設け、分散して配置する事を特徴
とする。
ットと、前記信号源ユニットにより駆動される、フリッ
プフロップセルやクロックバッファセルのような論理回
路ユニットを有する半導体装置において、信号源ユニッ
ト及び論理回路ユニットを隣接しないようにそのセルの
周囲に配置禁止領域を設け、分散して配置する事を特徴
とする。
【００１０】（手段２）クロック信号等の信号を出力す
る信号源ユニットと、前記信号源ユニットにより駆動さ
れる、フリップフロップセルやクロックバッファセルの
ような論理回路ユニットを有する半導体装置において、
配置配線を行う際に、信号源ユニット及び論理回路ユニ
ットの消費電力の情報を加味し、前記信号源ユニット及
び論理回路ユニット間の配置を、ユニットの垂直方向
幅、水平方向の幅の整数倍以上離して配置する事を特徴
とする。
る信号源ユニットと、前記信号源ユニットにより駆動さ
れる、フリップフロップセルやクロックバッファセルの
ような論理回路ユニットを有する半導体装置において、
配置配線を行う際に、信号源ユニット及び論理回路ユニ
ットの消費電力の情報を加味し、前記信号源ユニット及
び論理回路ユニット間の配置を、ユニットの垂直方向
幅、水平方向の幅の整数倍以上離して配置する事を特徴
とする。
【００１１】
【作用】本発明の上記構成によれば、高速なクロック動
作に同期して動作するセルの消費電力による論理素子の
温度上昇の熱源を分散させることができ、熱源素子が、
隣接集中している半導体装置に比べ、基盤の温度上昇を
抑えることが可能となる。
作に同期して動作するセルの消費電力による論理素子の
温度上昇の熱源を分散させることができ、熱源素子が、
隣接集中している半導体装置に比べ、基盤の温度上昇を
抑えることが可能となる。
【００１２】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００１３】図１は手段１に係る一実施例を示す配置図
である。図１において１０１はクロック信号源セル、１
０２はクロックバッファーセル、１０３はフリップフロ
ップセル、１０４はクロック信号配線、１０５はクロッ
ク信号に同期したセル以外の論理セル、１０６は配置禁
止領域を示す。
である。図１において１０１はクロック信号源セル、１
０２はクロックバッファーセル、１０３はフリップフロ
ップセル、１０４はクロック信号配線、１０５はクロッ
ク信号に同期したセル以外の論理セル、１０６は配置禁
止領域を示す。
【００１４】本発明の半導体装置は、配置配線工程にお
いて、クロック信号に同期して動作する、クロック信号
源セル、クロックバッファーセル、フリップフロップセ
ルのサイズを、疑似的に配置禁止領域と同じ大きさとし
セルの配置を行う。全セルの配置後、疑似的に配置した
セルと実際のセルを入れ替えることにより、セルの周囲
に定義した、配置禁止領域部分をセルの未配置部分とす
ることができる。これにより、自動的にセルの配置配線
を行う手法を用いてセルの配置を行い、クロック信号に
同期して動作する消費電力の高い熱源セルが隣接して配
置されてしまっても、前記セルの縦方向、及び横方向に
対し、配置禁止領域の縦サイズ、横サイズの２倍の距離
分、セルを分離して配置することが可能となる。
いて、クロック信号に同期して動作する、クロック信号
源セル、クロックバッファーセル、フリップフロップセ
ルのサイズを、疑似的に配置禁止領域と同じ大きさとし
セルの配置を行う。全セルの配置後、疑似的に配置した
セルと実際のセルを入れ替えることにより、セルの周囲
に定義した、配置禁止領域部分をセルの未配置部分とす
ることができる。これにより、自動的にセルの配置配線
を行う手法を用いてセルの配置を行い、クロック信号に
同期して動作する消費電力の高い熱源セルが隣接して配
置されてしまっても、前記セルの縦方向、及び横方向に
対し、配置禁止領域の縦サイズ、横サイズの２倍の距離
分、セルを分離して配置することが可能となる。
【００１５】図２は手段２に係る一実施例を示す配置図
である。図２において２０１はクロック信号源セル、２
０２はクロックバッファーセル、２０３はフリップフロ
ップセル、２０４はクロック信号配線、２０５は消費電
力の低いレベルのクロック信号に同期したセル以外の論
理セル、２０６は消費電力の高いレベルのクロック信号
に同期したセル以外の論理セル、２０７はクロック信号
源セル及びクロックバッファーセル及びフリップフロッ
プセルの最外部から、そのセルの垂直方向幅、水平方向
幅の１以上の整数倍大きな領域を示す。
である。図２において２０１はクロック信号源セル、２
０２はクロックバッファーセル、２０３はフリップフロ
ップセル、２０４はクロック信号配線、２０５は消費電
力の低いレベルのクロック信号に同期したセル以外の論
理セル、２０６は消費電力の高いレベルのクロック信号
に同期したセル以外の論理セル、２０７はクロック信号
源セル及びクロックバッファーセル及びフリップフロッ
プセルの最外部から、そのセルの垂直方向幅、水平方向
幅の１以上の整数倍大きな領域を示す。
【００１６】本発明の半導体装置は、配置配線工程にお
いて、クロック信号に同期して動作する、クロック信号
源セル、クロックバッファーセル、フリップフロップセ
ルのそれぞれのセルが個々のセルの２０７の領域を重複
しないように配置されている。また、消費電力の高いレ
ベルのクロック信号に同期したセル以外の論理セル２０
６も、前記セルの領域２０７以外の場所に配置し、消費
電力の低いレベルのクロック信号に同期したセル以外の
論理セル２０５は、領域２０７に関係なく任意の場所に
配置する。これにより、クロック信号に同期して動作す
る、クロック信号源セル、クロックバッファーセル、フ
リップフロップセルの消費電力の高い熱源セルが、個々
のセルの、垂直方向幅、水平方向幅の１以上の整数倍以
上離れた位置に配置される。また、消費電力の高いレベ
ルのクロック信号に同期したセル以外の論理セルも領域
２０７以外に配置されることから、熱源セルを分離して
配置することが可能となる。
いて、クロック信号に同期して動作する、クロック信号
源セル、クロックバッファーセル、フリップフロップセ
ルのそれぞれのセルが個々のセルの２０７の領域を重複
しないように配置されている。また、消費電力の高いレ
ベルのクロック信号に同期したセル以外の論理セル２０
６も、前記セルの領域２０７以外の場所に配置し、消費
電力の低いレベルのクロック信号に同期したセル以外の
論理セル２０５は、領域２０７に関係なく任意の場所に
配置する。これにより、クロック信号に同期して動作す
る、クロック信号源セル、クロックバッファーセル、フ
リップフロップセルの消費電力の高い熱源セルが、個々
のセルの、垂直方向幅、水平方向幅の１以上の整数倍以
上離れた位置に配置される。また、消費電力の高いレベ
ルのクロック信号に同期したセル以外の論理セルも領域
２０７以外に配置されることから、熱源セルを分離して
配置することが可能となる。
【００１７】図３に手段２で用いたレイアウト手法のフ
ロー図を示す。
ロー図を示す。
【００１８】処理３０１では、クロック信号に同期して
動作する、クロック信号源セル２０１、クロックバッフ
ァーセル２０２、フリップフロップセル２０３のサイズ
を、疑似的に個々のセルの最外部から、垂直方向幅、水
平方向幅の１以上の整数倍大きな領域の大きさとし前記
セルの配置を行う。
動作する、クロック信号源セル２０１、クロックバッフ
ァーセル２０２、フリップフロップセル２０３のサイズ
を、疑似的に個々のセルの最外部から、垂直方向幅、水
平方向幅の１以上の整数倍大きな領域の大きさとし前記
セルの配置を行う。
【００１９】処理３０２では、論理回路の各素子の消費
電力を求め、消費電力の高い物と低い物とレベル分けを
行う。
電力を求め、消費電力の高い物と低い物とレベル分けを
行う。
【００２０】処理３０３では、処理３０２で消費電力が
高いレベルに分けられたクロック信号に同期したセル以
外の論理セルの配置を行う。
高いレベルに分けられたクロック信号に同期したセル以
外の論理セルの配置を行う。
【００２１】処理３０４では、処理３０１で疑似的なサ
イズで配置したセルを元のサイズのセルに入れ替える。
イズで配置したセルを元のサイズのセルに入れ替える。
【００２２】処理３０５では、処理３０２で消費電力が
低いレベルに分けられた、クロック信号に同期したセル
以外の論理セルを、処理３０１、処理３０３で配置され
たセル以外の場所に配置を行う。
低いレベルに分けられた、クロック信号に同期したセル
以外の論理セルを、処理３０１、処理３０３で配置され
たセル以外の場所に配置を行う。
【００２３】これにより、クロック信号に同期した消費
電力の高いセルと、クロック信号に同期したセル以外の
論理セルで消費電力の高いセルを各々隣接せずに配置す
ることができる。このフローの処理に基ずき配置を行う
ことにより、熱源セルを分離して配置することが可能と
なる。
電力の高いセルと、クロック信号に同期したセル以外の
論理セルで消費電力の高いセルを各々隣接せずに配置す
ることができる。このフローの処理に基ずき配置を行う
ことにより、熱源セルを分離して配置することが可能と
なる。
【００２４】
【発明の効果】手順１記載の発明によれば、クロック信
号に同期して動作するセルの消費電力による論理素子の
温度上昇の熱源を分散させることができ、基盤の温度上
昇を抑えることが可能となり、素子の信号伝播速度が遅
くなるのを防いだり、温度上昇に伴う抵抗の増大による
消費電力の増加を防ぐことができる。
号に同期して動作するセルの消費電力による論理素子の
温度上昇の熱源を分散させることができ、基盤の温度上
昇を抑えることが可能となり、素子の信号伝播速度が遅
くなるのを防いだり、温度上昇に伴う抵抗の増大による
消費電力の増加を防ぐことができる。
【００２５】手段２記載の発明によれば、クロック信号
に同期して動作するセル及び、クロック信号に同期した
セル以外の論理セルで消費電力の高いセルの、消費電力
による論理素子の温度上昇の熱源を分散させることがで
き、基盤の温度上昇を抑えることが可能となり、素子の
信号伝播速度が遅くなるのを防いだり、温度上昇に伴う
抵抗の増大による消費電力の増加を防ぐことができる。
また、熱源セルを分散配置しながら、高いセルの集積度
を得ることができる。
に同期して動作するセル及び、クロック信号に同期した
セル以外の論理セルで消費電力の高いセルの、消費電力
による論理素子の温度上昇の熱源を分散させることがで
き、基盤の温度上昇を抑えることが可能となり、素子の
信号伝播速度が遅くなるのを防いだり、温度上昇に伴う
抵抗の増大による消費電力の増加を防ぐことができる。
また、熱源セルを分散配置しながら、高いセルの集積度
を得ることができる。
【図１】本発明の手段１に係る半導体装置の一実施例を
示す配置図。
示す配置図。
【図２】本発明の手段２に係る半導体装置の一実施例を
示す配置図。
示す配置図。
【図３】本発明の手段２に係る半導体装置のレイアウト
配置手法の一例を示すフロー図。
配置手法の一例を示すフロー図。
【図４】従来のツリー構造を持った半導体装置の一例を
示す配置図。
示す配置図。
１０１・・・クロック信号源セル １０２・・・クロックバッファーセル １０３・・・フリップフロップセル １０４・・・クロック信号配線 １０５・・・クロック信号に依存しない論理セル １０６・・・配置禁止領域 ２０１・・・クロック信号源セル ２０２・・・クロックバッファーセル ２０３・・・フリップフロップセル ２０４・・・クロック信号配線 ２０５・・・消費電力の低いレベルのクロック信号に同
期したセル以外の論理セル ２０６・・・消費電力の高いレベルのクロック信号に同
期したセル以外の論理セル ２０７・・・セルの垂直方向幅、水平方向幅の整数倍大
きな領域 ４０１・・・クロック信号源セル ４０２・・・クロックバッファーセル ４０３・・・フリップフロップセル
期したセル以外の論理セル ２０６・・・消費電力の高いレベルのクロック信号に同
期したセル以外の論理セル ２０７・・・セルの垂直方向幅、水平方向幅の整数倍大
きな領域 ４０１・・・クロック信号源セル ４０２・・・クロックバッファーセル ４０３・・・フリップフロップセル
Claims (2)
- 【請求項１】クロック信号等の信号を出力する信号源ユ
ニットと、前記信号源ユニットにより駆動される、フリ
ップフロップセルやクロックバッファセルのような論理
回路ユニットを有する半導体装置において、信号源ユニ
ット及び論理回路ユニットを隣接しないようにそのセル
の周囲に配置禁止領域を設け、分散して配置する事を特
徴とする半導体装置。 - 【請求項２】クロック信号等の信号を出力する信号源ユ
ニットと、前記信号源ユニットにより駆動される、フリ
ップフロップセルやクロックバッファセルのような論理
回路ユニットを有する半導体装置において、配置配線を
行う際に、信号源ユニット及び論理回路ユニットの消費
電力の情報を加味し、前記信号源ユニット及び論理回路
ユニット間の配置を、ユニットの垂直方向幅、水平方向
幅の整数倍以上離して配置する事を特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15407897A JPH113942A (ja) | 1997-06-11 | 1997-06-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15407897A JPH113942A (ja) | 1997-06-11 | 1997-06-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113942A true JPH113942A (ja) | 1999-01-06 |
Family
ID=15576419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15407897A Withdrawn JPH113942A (ja) | 1997-06-11 | 1997-06-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218730A (ja) * | 2007-03-05 | 2008-09-18 | Nec Electronics Corp | 半導体装置の設計方法及び設計プログラム |
| JP2018528617A (ja) * | 2015-09-11 | 2018-09-27 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電力密度ベースのクロックセル間隔 |
-
1997
- 1997-06-11 JP JP15407897A patent/JPH113942A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218730A (ja) * | 2007-03-05 | 2008-09-18 | Nec Electronics Corp | 半導体装置の設計方法及び設計プログラム |
| US7996796B2 (en) | 2007-03-05 | 2011-08-09 | Renesas Electronics Corporation | Method and program for designing semiconductor device |
| JP2018528617A (ja) * | 2015-09-11 | 2018-09-27 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電力密度ベースのクロックセル間隔 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004015032A (ja) | 集積回路装置 | |
| JPH05121548A (ja) | クロツク供給回路及びクロツク供給回路を有する集積回路 | |
| JP2005353168A (ja) | メモリインターフェース回路及びメモリインターフェース方法 | |
| EP2927777B1 (en) | Clock tree circuit | |
| US8143932B2 (en) | Grid clock distribution network reducing clock skew and method for reducing the same | |
| JPH113942A (ja) | 半導体装置 | |
| KR940018949A (ko) | 집적회로장치 및 그의 설계방법(Integrated Circuit Device and Method of Designing Same) | |
| JP2739958B2 (ja) | スタンダードセル | |
| JP2007243077A (ja) | 半導体集積回路装置 | |
| JPH0555381A (ja) | 半導体集積回路設計方法および装置 | |
| JPH09191052A (ja) | 半導体集積回路 | |
| JPH09246503A (ja) | 半導体集積回路 | |
| JPH11238850A (ja) | 半導体集積回路 | |
| JP2008177423A (ja) | 半導体装置 | |
| JP3262426B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| KR100190092B1 (ko) | 게이트어레이의 입출력 베이스 셀 구조 | |
| JP2003032121A (ja) | 非同期シリアルパラレル変換方法および変換回路 | |
| JP2003332376A (ja) | 半導体装置 | |
| JPH10199985A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
| JPH09283631A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
| JP2000082745A (ja) | 半導体装置 | |
| JPH09153286A (ja) | 半導体記憶装置 | |
| JP2002164431A (ja) | フィールドプログラマブルゲートアレイ装置 | |
| JPH10107236A (ja) | ゲートアレイ半導体集積回路装置 | |
| JPH04113673A (ja) | ゲートアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |