JPH1139221A - 不揮発性半導体メモリに対する書き込みアクセス・リフレッシュ制御方法、並びに半導体ファイル記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源断によるデータ消失を防止しつつ、元の
物理アドレスとは異なる物理アドレスに対しデータの書
き込み・書き直しを行うこと。 【解決手段】 フラッシュメモリ12への書き込みの際に
は、書き込み用予備領域のポインタ11、テーブル13およ
びバッファメモリ10により、また、データの書き直し
（リフレッシュ）の際には、メモリ10、リフレッシュ用
第１、第２ポインタ15，16により、それぞれ元の物理ア
ドレスとは異なる物理アドレスに対しデータの書き込
み、書き直しが行われた上、アドレス変換テーブル９上
では、論理アドレスに対する物理アドレスが更新割り付
けされているものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ランダムにデータ
の書き込み・読み出しアクセスが可能とされ、かつ電源
断時でもデータ記憶内容が保持可とされた不揮発性半導
体メモリに対する書き込みアクセス・リフレッシュ制御
方法、更には、その不揮発性半導体メモリを記憶媒体と
して含む、外部記憶装置としての半導体ファイル記憶装
置に関するものである。

【０００２】

【従来の技術】例えば電話交換機におけるファイル記憶
装置には、呼処理プログラムや局データ、課金情報等が
格納される必要があるが、これまでのファイル記憶装置
としては、ハードディスクドライブ（以下、単にＨＤＤ
と称す）が一般的に使用されているのが実情である。し
かしながら、ＨＤＤはその機械的部分の磨耗等により交
換保守作業が定期的に、あるいは随時必要とされている
ことから、最近の傾向としては、その動作が電気的・静
止的とされている半導体メモリが新たなファイル記憶装
置として使用されつつあるのが現状である。この用途に
使用される代表的な半導体メモリとしては、ＥＥＰＲＯ
Ｍやフラッシュメモリが挙げられるが、これは、それら
半導体メモリはランダムに読み書き可能であり、しかも
電源断時にあっても記憶内容がそのまま保持可とされて
いるからである。

【０００３】ところで、ＥＥＰＲＯＭやフラッシュメモ
リがファイル記憶装置として使用されるに際しては、そ
のメモリ特性上、新たな不具合が生じるものとなってい
る。即ち、それらメモリに対し書き込みが行われるに際
しては、それに先立って書き込み領域が一旦消去された
上、初めてその書き込み領域に書き込みが行われなけれ
ばならず、したがって、消去後から書き込み中の間に、
もしも電源断等の障害が発生すれば、その書き込み領域
上に書き込みされるべきデータは消失されてしまうとい
うものである。この事情を、例えばフラッシュメモリに
ついてより詳細に説明すれば、ある書き込み領域の消去
に先立っては、その書き込み領域を含む消去領域からは
既存データが読み出された上、揮発性バッファメモリ上
に書き込みデータとして一旦退避記憶されているが、こ
の退避記憶中に、その書き込み領域上への書き込みデー
タのみが所望に更新された後、消去領域上には書き込み
データが書き込みされているものである。したがって、
もしも、消去後から書き込み完了までの間に電源が断状
態に陥れば、その書き込みデータは揮発性バッファメモ
リ上で必然的に消失されてしまうものである。このよう
な不具合に加え、フラッシュメモリにはまた、同一書き
込み領域、したがって、同一消去領域に対する消去・書
き込みの回数による寿命があり、同一消去領域への集中
的な消去・書き込みは極力回避されなければならないも
のとなっている。換言すれば、ファイル記憶装置が半導
体メモリとして構成されるに際しては、電源断によるデ
ータ消失の防止対策に加えて、半導体メモリ自体の寿命
を延長化ならしめるための対策が欠かせないというわけ
である。

【０００４】因みに、ＥＥＰＲＯＭやフラッシュメモリ
により構成されているファイル記憶装置においては、書
き込み時でのデータ保護対策としては、これまでに、バ
ックアップ電源により書き込み中での電源断自体が防止
されたものとなっている。また、消去・書き込み回数に
よる寿命を延長化ならしめる代表的な対策としては、例
えば特開平３ー２５７９８号公報に示されているよう
に、記録用ＥＥＰＲＯＭ素子に対する消去・書き込み回
数が許容限界回数に達した場合に、別途設けられている
予備用ＥＥＰＲＯＭ素子が新たな記録用ＥＥＰＲＯＭ素
子として切替え使用されることによって、寿命の延長化
が図られたものとなっている。更に、特開平６ー１２４
５９６号公報による場合にはまた、フラッシュメモリは
その消去・書き込み単位領域毎にその消去・書き込み回
数が管理された上、ある消去・書き込み単位領域に対す
る消去・書き込み回数が規定値に達する度に、消去・書
き込み回数の少ない消去・書き込み単位領域が検索され
た上、検索された消去・書き込み単位領域領域との間で
データ入替えが行われ、これによる消去・書き込み単位
領域各々に対する消去・書き込み回数の均一化によっ
て、フラッシュメモリの長寿命化が図られたものとなっ
ている。

【０００５】

【発明が解決しようとする課題】以上のように、ＥＥＰ
ＲＯＭやフラッシュメモリには、そのメモリ特性に起因
する特有な不具合があり、この不具合を解決するための
対策が、既述のように、これまでにも考えられているの
が現状である。しかしながら、バックアップ電源により
書き込み中での電源断を防止しようとすれば、新たにバ
ックアップ電源が要されるばかりか、その保守・交換が
必要となり、経済的にも、また、メインテナス上からし
ても不利となっている。また、特開平３ー２５７９８号
公報による場合には、実際に必要とされるメモリ容量に
対しその倍以上のメモリ容量が要されるものとなってい
る。しかも、予備用メモリ素子は、記録用メモリ素子に
対する消去・書き込み回数が許容限界回数に達するまで
には全く使用されなく、また、記録用メモリ素子にして
も、それへの消去・書き込み回数が許容限界回数に達し
た後は不要なものとされており、実装スペース上の観点
からしても好ましくはないものとなっている。何にも況
して、この場合には、記録用メモリ素子に対する消去・
書き込み回数が許容限界回数に達したとしても、その記
録用メモリ素子全体が劣化状態にあるわけではなく、部
分的な劣化状態にあるにも拘らず、記録用メモリ素子全
体はそれ以降、非使用状態におかれていることから、交
換機、特に私設構内交換機（以下、単にＰＢＸと称す）
に設備されるファイル記憶装置としては、経済的に不利
なものとなっている。更に、特開平６ー１２４５９６号
公報による場合には、ある消去・書き込み単位領域に対
する消去・書き込み回数が規定値に達する度に、消去・
書き込み回数の少ない消去・書き込み単位領域が検索さ
れているが、その検索に多くの時間が要されているばか
りか、その検索上での制御の複雑化は否めないものとな
っている。

【０００６】本発明の目的は、不揮発性半導体メモリの
メモリ容量が必要最小限に抑えられつつ、しかもデータ
書き込みの際での電源断によるデータの消失が防止され
つつ、そのメモリ上の物理アドレス各々にデータ書き込
みが行われるに際しては、元の物理アドレスとは異なる
物理アドレスにデータ書き込みが行われ得、また、不揮
発性半導体メモリがリフレッシュされる際にも、データ
の書き直しは元の物理アドレスとは異なる物理アドレス
に対して行われ得る不揮発性半導体メモリに対する書き
込みアクセス・リフレッシュ制御方法、更には、そのよ
うな書き込みアクセス・リフレッシュ制御方法が実施可
とされてなる、外部記憶装置としての半導体ファイル記
憶装置を供するにある。

【０００７】

【課題を解決するための手段】上記目的は、一般的に
は、不揮発性半導体メモリへのアクセスアドレスとして
の第１のアドレス各々に対し、該不揮発性半導体メモリ
上での物理アドレスとしての第２のアドレスが初期割り
付けされているとともに、上記第２のアドレス各々とは
異なる物理アドレスには、書き込み用予備アドレス、リ
フレッシュ用予備アドレス各々が１以上、初期設定され
ている状態で、不揮発性半導体メモリに対し書き込みデ
ータおよび第１のアドレスを伴い書き込みアクセス要求
がある度に、書き込み用予備アドレスの何れか１つが所
定に選択された上、選択された書き込み用予備アドレス
上のデータが消去されるのを待って、該書き込み用予備
アドレス上には、揮発性バッファメモリ上に一時記憶さ
れている上記書き込みデータが書き込みされた上、上記
第１のアドレスに現に割り付けされていた第２のアドレ
スは上記選択された書き込み用予備アドレスに代る書き
込み用予備アドレスとして更新設定されるとともに、上
記第１のアドレスには上記選択された書き込み用予備ア
ドレスが第２のアドレスとして更新割り付けされる一
方、定期的、あるいは随時発生されるリフレッシュ起動
トリガにもとづき、不揮発性半導体メモリ上にリフレッ
シュ対象として更新設定されている、１以上の第１のア
ドレス各々に対し順次連続的にリフレッシュ処理が行わ
れるに際しては、該第１のアドレス各々に現に割り付け
されている第２のアドレス上のデータは上記揮発性バッ
ファメモリ上に一時退避記憶された後、リフレッシュ用
予備アドレスの何れか１つが所定に選択された上、選択
されたリフレッシュ用予備アドレス上のデータが消去さ
れるのを待って、該リフレッシュ用予備アドレス上に
は、揮発性バッファメモリ上に一時退避記憶されている
データが書き込みデータとして書き込みされた上、上記
更新後の第１のアドレスに現に割り付けされていた第２
のアドレスは上記選択されたリフレッシュ用予備アドレ
スに代るリフレッシュ用予備アドレスとして更新設定さ
れるとともに、上記更新後の第１のアドレスには上記選
択されたリフレッシュ用予備アドレスが第２のアドレス
として更新割り付けされることで達成される。

【０００８】また、半導体ファイル記憶装置の構成とし
ては、その構成要素として、ランダムにデータの書き込
み・読み出しアクセスが可能とされ、かつ電源断時でも
記憶内容としてのプログラム・データが保持可とされた
不揮発性半導体メモリと、装置外部から上記不揮発性半
導体メモリへのアクセスアドレスとしての第１のアドレ
ス各々に対し、該不揮発性半導体メモリ上での物理アド
レスとしての第２のアドレスが更新可として割り付けさ
れた上、第１のアドレスを第２のアドレスとして変換出
力するアドレス変換手段と、上記不揮発性半導体メモリ
に対する書き込みアクセス要求回数が所定回数に達する
度に、該不揮発性半導体メモリをリフレッシュするため
のリフレッシュ起動トリガを発生するリフレッシュ用ト
リガ発生手段と、上記不揮発性半導体メモリへの書き込
みデータと該不揮発性半導体メモリからの読み出しデー
タを一時記憶する揮発性記憶手段と、上記不揮発性半導
体メモリ上での物理アドレスとしての、１以上の初期書
き込み用予備アドレスが更新可として所定アドレス順に
記憶された上、何れか１つの書き込み用予備アドレスを
選択的に出力する書き込み用予備アドレス記憶手段と、
該書き込み用予備アドレス記憶手段に対し、選択出力さ
れるべき書き込み用予備アドレスに対応する読み出しア
ドレスを任意方向のアドレス順に、かつサイクリックに
指示する書き込み用予備アドレス選択指示手段と、リフ
レッシュ対象として更新設定されている、１以上の第１
のアドレス各々がリフレッシュ起動トリガにもとづきリ
フレッシュされるに際し、該第１のアドレス各々を順次
指示するリフレッシュ元アドレス指示手段と、上記リフ
レッシュ対象としての第１のアドレス各々に割り付けさ
れている第２のアドレス上から読み出されたデータの、
書き込み先物理アドレスとしてのリフレッシュ用予備ア
ドレスを、更新可として１以上、記憶されているリフレ
ッシュ用予備アドレスの中から任意に指示するリフレッ
シュ先アドレス指示手段と、装置全体を一括制御するプ
ロセッサとを少なくとも具備せしめることで達成され
る。

【０００９】

【発明の実施の形態】以下、半導体ファイル記憶装置が
フラッシュメモリにより構成されているとして、その半
導体ファイル記憶装置が、例えばＰＢＸに設備される場
合に例を採り本発明を図１から図９により説明する。先
ずそのＰＢＸについて説明すれば、図２はその概要ブロ
ック構成を示したものである。周知なように、ＰＢＸは
通話路スイッチ２を中心構成要素として、これに内線回
路１各々を介し多数の内線端末（電話端末等）が収容さ
れている一方では、その通話路スイッチ２はまた、一般
公衆網上の電話局（図示せず）に対し、その電話局との
インターフェースである局線トランク３を介し収容され
たものとなっている。制御装置４により通話路スイッチ
２上に通話パスが所望に設定制御されることで、その通
話パスを介し内線端末相互間、または内線端末と一般公
衆網上の一般加入者端末との間が任意に接続された上、
通話等が可能ならしめられているものである。

【００１０】その制御装置４内にはまた、本発明による
半導体ファイル記憶装置が設備されているが、図３にそ
の制御装置４の一例での内部構成を示す。図示のよう
に、制御装置４は、ＰＢＸ全体での動作を一括制御する
中央処理制御部（ＣＰＵ）５と、中央処理制御部５上で
実行される各種動作プログラムやデータが事前に格納さ
れている、揮発性メモリから構成されている主記憶装置
（ＭＭ）６と、中央処理制御部５上で実行されるプログ
ラムやデータが格納されている半導体ファイル記憶装置
７とから構成されているが、このうち、半導体ファイル
記憶装置７は直接本発明に係るものとされ、主記憶装置
６に対し外部記憶装置として設備されたものとなってい
る。

【００１１】さて、図１に本発明によるその半導体ファ
イル記憶装置７の一例でのハードウェア構成を示す。図
示のように、半導体ファイル記憶装置７は、装置７自体
の内部動作を一括制御するプロセッサ８や、記憶媒体と
してのフラッシュメモリ１２を中心として構成されたも
のとなっている。これら構成要素以外には、図３に示す
中央処理制御部５からのアクセスアドレス（半導体ファ
イル記憶装置７上の仮想的な位置付けを示す論理アドレ
スであり、以下、これを単に第１のアドレスと称す）
を、フラッシュメモリ１２上の実際の物理アドレス（以
下、これを単に第２のアドレスと称す）に変換するアド
レス変換テーブル（アドレス変換手段）９と、フラッシ
ュメモリ１２に対する書き込みアクセス要求回数が所定
回数に達する度に、そのフラッシュメモリ１２をリフレ
ッシュするためのリフレッシュ起動トリガを発生するた
めの消去回数カウンタ（リフレッシュ用トリガ発生手
段）１４と、フラッシュメモリ１２への書き込みデータ
とフラッシュメモリ１２からの読み出しデータを一時記
憶するためのバッファメモリ（揮発性記憶手段）１０
と、フラッシュメモリ１２上での物理アドレスとして
の、１以上の初期書き込み用予備アドレスが更新可とし
て所定アドレス順に記憶された上、何れか１つの書き込
み用予備アドレスを選択的に出力する書き込み用予備領
域テーブル（書き込み用予備アドレス記憶手段）１３
と、書き込み用予備領域テーブル１３に対し、選択出力
されるべき書き込み用予備アドレスに対応する読み出し
アドレスを更新可として任意に指示する書き込み用予備
領域ポインタ（書き込み用予備アドレス選択指示手段）
１１と、リフレッシュ起動トリガにもとづきフラッシュ
メモリ１２がリフレッシュされる度に、第１のアドレス
を＋１、または−１更新することによって、リフレッシ
ュ対象としての第１のアドレスを指示するリフレッシュ
第１ポインタ（リフレッシュ元アドレス指示手段）１５
と、リフレッシュ対象としての第１のアドレスに対応す
る第２のアドレス上から読み出されたデータの、書き込
み先物理アドレスとしてのリフレッシュ用予備アドレス
を、更新可として１以上、記憶されているリフレッシュ
用予備アドレスの中から任意に指示するリフレッシュ第
２ポインタ（リフレッシュ先アドレス指示手段）１６と
が具備せしめられたものとなっている。

【００１２】ここで、本発明の具体的な説明に先立っ
て、アドレス変換テーブル９について説明すれば、アド
レス変換テーブル９上には、第１のアドレス各々に対す
る、フラッシュメモリ１２上での第２のアドレスが更新
可として割り付けされているが、その初期割り付け状態
を図４に示す。このようなアドレス割り付けが初期時に
必要とされているのは、フラッシュメモリ１２上の全て
の物理アドレス各々に対し必ずしもデータが正常に書き
込みされ、また、それよりデータが正常に読み出しされ
るとは限らないからことから、メモリとしての使用に先
立って、異常な物理アドレスを事前に排除しておく必要
があるからである。さて、その初期割り付けに際して
は、プロセッサ８によりフラッシュメモリ１２上の物理
アドレス各々に対して、その物理アドレス順に、消去、
書き込み、読み出しが行われた上、書込みデータとの比
較照合により正常な物理アドレスのみが選択されるもの
となっている（フォーマットチェック）。正常な物理ア
ドレスが選択される度に、その物理アドレスは第２のア
ドレスとして第１のアドレスに割り付けされているもの
である。第１のアドレスに対する連続アドレス空間が
“０”〜“Ｎ”であるとすれば、図示のように、第１の
アドレス“０”〜“Ｎ”各々には第２のアドレスに対す
る不連続アドレス空間“０”〜“Ｍ”が割り付けされて
いるわけであるが、後述のように、正常な物理アドレス
はそれ以外にも、初期書き込み用予備アドレス、初期リ
フレッシュ用予備アドレスとして若干余分に確保される
必要があるものとなっている。因みに、アドレス変換テ
ーブル９自体はＳＲＡＭとして構成された上、そのアド
レス変換テーブル９と別途用意されているフラッシュメ
モリ（図示せず）との間では、常時データ内容の一致が
図られたものとなっている。電源投入の際に、そのフラ
ッシュメモリ上のデータ内容がアドレス変換テーブル９
上にロードされる場合には、電源が断となった際でのデ
ータ内容がアドレス変換テーブル９上に容易に再現され
得るものである。

【００１３】さて、本発明による書き込みアクセス・リ
フレッシュ制御方法について具体的に説明するが、その
前提として、説明の簡単化上、フォーマットチェックに
際して、異常な物理アドレスは存在しなかったとして、
図６に示すように、アドレス変換テーブル９上には、第
１のアドレス“０”〜“Ｎ”各々に対し第２のアドレス
“０”〜“Ｎ”が初期割り付けされ、また、書き込み用
予備領域テーブル１３上には初期書き込み用予備アドレ
スとして、少なくとも１アドレス分（本例では、“Ｎ＋
１”〜“Ｎ＋Ｍ”のＭアドレス分）、初期設定されてい
る場合が想定されたものとなっている。更に、書き込み
用予備領域ポインタ１１には初期テーブル位置として、
“０”が初期設定されているものとして、この初期状態
で、中央処理制御部５から、例えば書き込みデータ
“Ａ”および第１のアドレス“０”を伴い書き込みアク
セス要求が半導体ファイル記憶装置７にあった場合、換
言すれば、フラッシュメモリ１２上へのデータ“Ａ”の
書き込みについて、図５，図６を参照しつつ、先ず説明
すれば以下のようである。即ち、中央処理制御部５から
書き込みアクセス要求があった場合、プロセッサ８によ
り、先ず書き込みデータ“Ａ”はバッファメモリ１０上
に一時記憶されるものとなっている（処理１、遷移状態
１）。その後、書き込み用予備領域テーブル１３から
は、書き込み用予備領域ポインタ１１からのテーブル位
置“０”を読出しアドレスとして、物理アドレスとして
の書き込み用予備アドレス“Ｎ＋１”が読み出された
上、書き込み用予備アドレス“Ｎ＋１”上のデータが消
去されるものとなっている（処理２、遷移状態２）。そ
の消去後、書き込み用予備アドレス“Ｎ＋１”上には、
バッファメモリ１０からの書込みデータ“Ａ”が書き込
まれているものである（処理３、遷移状態３）。書き込
み処理の最後として、第１のアドレス“０”に割り付け
されている第２のアドレス“０”は、書き込み用予備ア
ドレス“Ｎ＋１”に代わる書き込み用予備アドレスとし
て書き込み予備領域テーブル１３上に更新設定され、ま
た、アドレス変換テーブル９上では、第１のアドレス
“０”には書き込み用予備アドレス“Ｎ＋１”が更新割
り付けされ、更に、書き込み予備領域ポインタ（Ｍ進の
アップカウンタが想定されているが、ダウンカウンタで
も可）１１が示すテーブル位置“０”は“１”に更新さ
れることで、書き込みアクセス要求に対する一連の書き
込み処理は終了されたものとなっている（処理４、遷移
状態４）。

【００１４】以上の一連の書き込み処理からも判るよう
に、その後、第１のアドレス“Ｐ”（０≦Ｐ≦Ｎ）に対
し書き込みアクセス要求があれば、その書き込みデータ
は書き込み用予備アドレス“Ｎ＋２”に書き込まれ、そ
の第１のアドレス“Ｐ”に割り付けされている第２のア
ドレスは、書き込み用予備アドレス“Ｎ＋２”に代わる
書き込み用予備アドレスとして書き込み予備領域テーブ
ル１３上に更新設定され、また、アドレス変換テーブル
９上では、第１のアドレス“Ｐ”には書き込み用予備ア
ドレス“Ｎ＋２”が更新割り付けされ、更に、書き込み
予備領域ポインタ１１が示すテーブル位置“１”は
“２”に更新設定されるものであることが判る。一般的
には、書き込みアクセス要求がある度に、以上の如くの
書き込み処理が行われているが、以上からも明らかな如
く、如何なる第１のアドレスに対し書き込みアクセス要
求があった場合にも、その第１のアドレスに現に割り付
けされている第２のアドレスには、書き込みデータが実
際に書き込みされることはないことから、物理アドレス
各々に対するデータ書き込み回数の分散化が図れるもの
である。尤も、例えば書き込み用予備アドレスが１アド
レス分しか初期設定されていない場合に、特定の第１の
アドレスに対し連続して書き込みアクセス要求があった
場合を想定すれば、その間、特定の２つの第２のアドレ
ス各々には、書き込みアクセス要求の度に、書き込みデ
ータが交互に書き込まれ、２つの特定の物理アドレスに
のみ集中的にデータ着込みが行われることから、不具合
を生じることになることは明らかである。このような不
具合は、書き込み用予備アドレスが複数アドレス分、初
期設定されることによって軽減され得るものである。

【００１５】また、本発明に係る書き込み処理において
は、物理アドレス各々に対するデータ書き込み回数の分
散化による効果、即ち、フラッシュメモリ１２の寿命延
長化に加え、書き込みデータが書き込み用予備アドレス
上に実際に書き込まれるまでの間、書き込みアクセス要
求のあった第１のアドレスに割り付けされている第２の
アドレス上には、既存データがそのまま保存されている
ことから、たとえ、データ書き込み中に電源断等の障害
が発生したとしても、データが消失されることは防止さ
れ得るものとなっている。

【００１６】次に、フラッシュメモリ１２に対するリフ
レッシュ処理について説明する。フラッシュメモリ等の
不揮発性半導体メモリ一般においては、データ読み出し
等によりそのデータ保持時間には限界があり、その限界
を超えれば、それまで保持されていたデータは消失され
ることから、その限界に至る前にデータの書き直しによ
るリフレッシュ処理が不揮発性半導体メモリに対して定
期的に、あるいは随時行う必要があるというわけであ
る。具体的には、フラッシュメモリ１２上の全ての第１
のアドレス各々に対して定期的に、あるいは随時データ
の書き直しが行われるようにすればよいものである。タ
イマを利用すれば、リフレッシュ処理は定期的に行われ
ることになるが、本例では、消去回数カウンタ１４から
リフレッシュ起動トリガが発生される度に、更新設定さ
れている、１アドレス分（一般的には任意アドレス数
分）の第１のアドレスに対しリフレッシュ処理が行われ
るものとなっている。消去回数カウンタ１４では、フラ
ッシュメモリ１２に対する書き込みアクセス要求回数が
計数されているが、その要求回数が所定回数に達する度
に、リフレッシュ起動トリガを発生されているものであ
る。

【００１７】因みに、ある第１のアドレスに対しリフレ
ッシュ処理が開始されてから、それが終了されるまでの
間に、中央処理制御部５からは、フラッシュメモリ１２
に対する書き込み／読み出しアクセス要求が行われる可
能性があるが、その間、それら書き込み／読み出しアク
セス要求は一時的に待ち状態におかれた上、そのリフレ
ッシュ処理の終了を待って、書き込み／読み出しアクセ
ス要求が許容されるものとなっている。書き込み／読み
出しアクセス要求が一時的に待ち状態におかれる時間を
小さくするためにも、リフレッシュ起動トリガが発生さ
れた際でのリフレッシュ対象としての第１のアドレス数
は適当に小さく設定される必要があるものである。一
方、以上とは逆に、書き込み／読み出しアクセス要求に
対する処理が開始されてから、それが終了するまでの間
に、リフレッシュ起動トリガが発生される可能性がある
が、このような場合には、書き込み／読み出しアクセス
要求に対する処理の終了を待って、リフレッシュ処理が
開始されるようにすればよいものである。

【００１８】ここで、リフレッシュ処理についての具体
的な説明に先立って、先ず消去回数カウンタ１４による
リフレッシュ起動処理について説明すれば、図７はその
処理のフローを示したものである。これによる場合、初
期時に、消去回数カウンタ１４はその計数値が“０”に
設定されるものとなっている（処理１）。この状態で、
フラッシュメモリ１２に対する書き込みアクセス要求が
ある度に、その計数値が一定値Ｍ₀ を超えているか否か
が判定された上、超えていない場合には、その計数値が
インクリメントされることによって、初期状態からの書
き込みアクセス要求回数が計数値として得られたものと
なっている（処理２，３）。もしも、計数値が一定値Ｍ
₀ を超えているている場合は、その計数値は再び“０”
に初期設定されると同時に、リフレッシュ処理が起動さ
れることによって、リフレッシュ処理が開始されるもの
となっている（処理２，４）。

【００１９】さて、リフレッシュ処理について具体的に
説明すれば、図８は半導体ファイル記憶装置でのリフレ
ッシュ処理のフローを、また、図９はそのリフレッシュ
処理の際での状態遷移を示したものである。図９に示す
ように、本例では、初期書き込み用予備アドレスは図示
省略された上、説明の簡単化上、１アドレス分のリフレ
ッシュ用予備アドレスが物理アドレス“Ｎ＋１”として
初期設定されているが、一般的には、第１のアドレス各
々に初期割り付けされている第２のアドレスとは異なる
ように設定することは勿論のこと、初期書き込み用予備
アドレスとも異なる物理アドレスが１アドレス分以上、
リフレッシュ用予備アドレスとして初期設定され得るも
のとなっている。また、リフレッシュ処理が行われるに
際しては、それまでに行われたデータ書き込み処理やリ
フレッシュ処理により、一般に、第１のアドレス“０”
〜“Ｎ”各々には第２のアドレスがランダムに割り付け
された状態にあるが、説明の簡単化上、図９に示すよう
に初期割り付けされているものとして、このような状態
で、リフレッシュ処理が行われる場合について、図８，
図９を参照しつつ、説明すれば以下のようである。

【００２０】即ち、リフレッシュ第１ポインタ１５、リ
フレッシュ第２ポインタ１６がそれぞれ“０”、“Ｎ＋
１”に初期設定されている状態で、リフレッシュ処理が
一旦起動されれば、先ずリフレッシュ第１ポインタ１５
が示す第１のアドレス“０”からは、アドレス変換テー
ブル９によりリフレッシュ先物理アドレスとしての第２
のアドレス“０”が得られた上、その第２のアドレス
“０”上のデータがバッファメモリ１０上に一時的に退
避記憶されるものとなっている（処理１、遷移状態
１）。その後には、リフレッシュ第２ポインタ１６が示
すリフレッシュ用予備アドレス“Ｎ＋１”上のデータが
消去されるものとなっている（処理２、遷移状態２）。
更に、その後、リフレッシュ用予備アドレス“Ｎ＋１”
上には、バッファエリア１０に退避されているデータが
書き込みデータとして書き込まれているものである（処
理３、遷移状態３）。その第１のアドレス“０”に対す
るリフレッシュ処理の最後としては、先ずリフレッシュ
第１ポインタ１５が示す第１のアドレス“０”に割り付
けされている第２のアドレス“０”が、リフレッシュ用
予備アドレス“Ｎ＋１”に代わるリフレッシュ用予備ア
ドレスとしてリフレッシュ第２ポインタ１６に更新設定
されているものである（処理４、遷移状態４）。更に、
アドレス変換テーブル９上では、その第１のアドレス
“０”に第２のアドレス“Ｎ＋１”が割り付けされる一
方、リフレッシュ第１ポインタ１５が示す第１のアドレ
ス“０”はインクリメントされ、“１”に更新設定され
たものとなっている（処理５，６、遷移状態４）。

【００２１】その後は、更に、リフレッシュ第１ポイン
タ１５が示す第１のアドレスがその最大値、即ち、
“Ｎ”を越えたかが判断されているが、もしも、越えて
いる場合には、リフレッシュ第１ポインタ１５が示す第
１のアドレスは“０”に初期設定されるものとなってい
る（処理７，８、遷移状態４）。以上の一連の処理１〜
８により、第１のアドレス“０”に対するリフレッシュ
処理は終了されているものである。その後、リフレッシ
ュ処理が再起動されれば、第１のアドレス“１”をリフ
レッシュ対象として、同様なリフレッシュ処理が行われ
ているものである。結局、リフレッシュ処理が起動され
る度に、第１のアドレス“０”〜“Ｎ”各々からはリフ
レッシュ対象としての第１のアドレスが１アドレス分、
更新選択された上、リフレッシュ処理が行われているも
のである。したがって、第１のアドレス“Ｎ”に対する
リフレッシュ処理の終了を待って、リフレッシュ第１ポ
インタ１５は“０”に初期設定されることで、第１のア
ドレス“０”〜“Ｎ”各々に対するリフレッシュ処理は
全て行われたことになるものである（処理７，８）。そ
の後も、消去回数カウンタ１４からリフレッシュ起動ト
リガが発生される度に、同様なリフレッシュ処理が繰返
し行われているものである。因みに、以上のリフレッシ
ュ処理では、リフレッシュ第１ポインタ１５は順次＋１
更新、即ち、インクリメントされているが、リフレッシ
ュ第１ポインタ１５に“Ｎ”が初期設定された上、デク
リメントされる場合には、第１のアドレス“Ｎ”から
“０”に向ってリフレッシュ処理が行われるものとなっ
ている。

【００２２】なお、以上の例では、リフレッシュ用予備
アドレスは１アドレス分のみ、初期設定されているが、
その数可変として２アドレス分以上、初期設定される場
合には、それらリフレッシュ用予備アドレスはリフレッ
シュ用予備領域テーブル上に初期設定された上、既述の
書き込み用予備領域テーブル１３と同様に管理されれば
よいものである。詳細な説明は省略するが、一般に、リ
フレッシュ用予備アドレス数が多く初期設定される程
に、特定の第２のアドレスに対するデータ書込み回数の
集中は防止され得、データ書込み回数の分散化が図れる
ものとなっている。 以上からも判るように、以上のリ
フレッシュ処理では、既述の本発明に係る書き込み処理
と同様、物理アドレス各々に対するデータ書き込み回数
の分散化による効果、即ち、フラッシュメモリ１２の寿
命延長化に加え、書き込みデータが書き込み用予備アド
レス上に実際に書き込まれるまでの間、書き込みアクセ
ス要求のあった第１のアドレスに割り付けされている第
２のアドレス上には、既存データがそのまま保存されて
いることから、たとえ、データ書き直しに伴うデータ書
き込み中に電源断等の障害が発生したとしても、データ
が消失されることは防止され得るものとなっている。

【００２３】なお、以上では、データ書き込みやデータ
書き直しについて主に説明されているが、中央処理制御
部５から第１のアドレスを伴い読み出しアクセス要求が
半導体ファイル記憶装置７にあった場合には、その第１
のアドレスはアドレス変換テーブル９上で単に第２のア
ドレスに変換された上、フラッシュメモリ１２上のその
第２のアドレスからは、データが読み出されるようにす
ればよいものである。

【００２４】

【発明の効果】以上、説明したように、請求項１〜４に
よる場合には、本発明の目的は、不揮発性半導体メモリ
のメモリ容量が必要最小限に抑えられつつ、しかもデー
タ書き込みの際での電源断によるデータの消失が防止さ
れつつ、そのメモリ上の物理アドレス各々にデータ書き
込みが行われるに際しては、元の物理アドレスとは異な
る物理アドレスにデータ書き込みが行われ得、また、不
揮発性半導体メモリがリフレッシュされる際にも、デー
タの書き直しは元の物理アドレスとは異なる物理アドレ
スに対して行われ得る不揮発性半導体メモリに対する書
き込みアクセス・リフレッシュ制御方法が、また、請求
項５による場合は、そのような書き込みアクセス・リフ
レッシュ制御方法が用意に実施可とされてなる、外部記
憶装置としての半導体ファイル記憶装置がそれぞれ得ら
れるものとなっている。

【図面の簡単な説明】

【図１】図１は、本発明による半導体ファイル記憶装置
の一例でのハードウェア構成を示す図

【図２】図２は、本発明による半導体ファイル記憶装置
が設備可とされた構内交換機の概要ブロック構成を示す
図

【図３】図３は、その構内交換機における制御装置の一
例での内部構成を示す図

【図４】図４は、図１に示す半導体ファイル記憶装置上
でのアドレス変換テーブルに対する初期アドレス割り付
け状態を説明するための図

【図５】図５は、同じくその半導体ファイル記憶装置で
のデータ書き込み処理のフローを示す図

【図６】図６は、そのデータ書き込み処理の際での状態
遷移を示す図

【図７】図７は、消去回数カウンタによるリフレッシュ
起動処理のフローを示す図

【図８】図８は、半導体ファイル記憶装置でのリフレッ
シュ処理のフローを示す図

【図９】図９は、そのリフレッシュ処理の際での状態遷
移を示す図

【符号の説明】

８…プロセッサ、９…アドレス変換テーブル、１０…バ
ッファメモリ、１１…書き込み用予備領域ポインタ、１
２…フラッシュメモリ、１３…書き込み用予備領域テー
ブル、１４…消去回数カウンタ、１５…リフレッシュ第
１ポインタ、１６…リフレッシュ第２ポインタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ランダムにデータの書き込み・読み出し
   アクセスが可能とされ、かつ電源断時でもデータ記憶内
   容が保持可とされた不揮発性半導体メモリに対する書き
   込みアクセス・リフレッシュ制御方法であって、不揮発
   性半導体メモリ上に物理アドレスとしてのデータ書き込
   み・読み出し用アドレス以外に、書き込み用予備アドレ
   ス、リフレッシュ用予備アドレス各々が１以上、初期設
   定されている状態で、不揮発性半導体メモリに対し物理
   アドレスを伴い書き込みアクセス要求がある度に、何れ
   か１つ所定に選択された書き込み用予備アドレス上に
   は、揮発性バッファメモリ上に一時記憶されている書き
   込みデータが書き込みされた上、上記書き込みデータが
   本来書き込まれるべき物理アドレスは上記選択された書
   き込み用予備アドレスに代る書き込み用予備アドレスと
   して更新設定される一方、定期的、あるいは随時発生さ
   れるリフレッシュ起動トリガにもとづき、不揮発性半導
   体メモリ上にリフレッシュ対象として更新設定されてい
   る１以上の物理アドレス各々に対し順次連続的にリフレ
   ッシュ処理が行われるに際しては、該物理アドレス各々
   でのデータは上記揮発性バッファメモリ上に一時退避記
   憶された後、何れか１つ所定に選択されたリフレッシュ
   用予備アドレス上には、上記揮発性バッファメモリから
   のデータが書き込みデータとして書き込みされた上、上
   記更新後の物理アドレスは上記選択されたリフレッシュ
   用予備アドレスに代るリフレッシュ用予備アドレスとし
   て更新設定されるようにした不揮発性半導体メモリに対
   する書き込みアクセス・リフレッシュ制御方法。
2. 【請求項２】 ランダムにデータの書き込み・読み出し
   アクセスが可能とされ、かつ電源断時でもデータ記憶内
   容が保持可とされた不揮発性半導体メモリに対する書き
   込みアクセス・リフレッシュ制御方法であって、不揮発
   性半導体メモリへのアクセスアドレスとしての第１のア
   ドレス各々に対し、該不揮発性半導体メモリ上での物理
   アドレスとしての第２のアドレスが初期割り付けされて
   いるとともに、上記第２のアドレス各々とは異なる物理
   アドレスには、書き込み用予備アドレス、リフレッシュ
   用予備アドレス各々が１以上、初期設定されている状態
   で、不揮発性半導体メモリに対し書き込みデータおよび
   第１のアドレスを伴い書き込みアクセス要求がある度
   に、書き込み用予備アドレスの何れか１つが所定に選択
   された上、選択された書き込み用予備アドレス上のデー
   タが消去されるのを待って、該書き込み用予備アドレス
   上には、揮発性バッファメモリ上に一時記憶されている
   上記書き込みデータが書き込みされた上、上記第１のア
   ドレスに現に割り付けされていた第２のアドレスは上記
   選択された書き込み用予備アドレスに代る書き込み用予
   備アドレスとして更新設定されるとともに、上記第１の
   アドレスには上記選択された書き込み用予備アドレスが
   第２のアドレスとして更新割り付けされる一方、定期
   的、あるいは随時発生されるリフレッシュ起動トリガに
   もとづき、不揮発性半導体メモリ上にリフレッシュ対象
   として更新設定されている、１以上の第１のアドレス各
   々に対し順次連続的にリフレッシュ処理が行われるに際
   しては、該第１のアドレス各々に現に割り付けされてい
   る第２のアドレス上のデータは上記揮発性バッファメモ
   リ上に一時退避記憶された後、リフレッシュ用予備アド
   レスの何れか１つが所定に選択された上、選択されたリ
   フレッシュ用予備アドレス上のデータが消去されるのを
   待って、該リフレッシュ用予備アドレス上には、揮発性
   バッファメモリ上に一時退避記憶されているデータが書
   き込みデータとして書き込みされた上、上記更新後の第
   １のアドレスに現に割り付けされていた第２のアドレス
   は上記選択されたリフレッシュ用予備アドレスに代るリ
   フレッシュ用予備アドレスとして更新設定されるととも
   に、上記更新後の第１のアドレスには上記選択されたリ
   フレッシュ用予備アドレスが第２のアドレスとして更新
   割り付けされるようにした不揮発性半導体メモリに対す
   る書き込みアクセス・リフレッシュ制御方法。
3. 【請求項３】 不揮発性半導体メモリに対する書き込み
   アクセス要求回数の計数により、該書き込みアクセス要
   求回数が所定回数に達した場合、またはタイマが一定周
   期でタイムアップした場合の何れか一方を契機としてリ
   フレッシュ起動トリガが発生されるようにした請求項
   １，２の何れかに記載の不揮発性半導体メモリに対する
   書き込みアクセス・リフレッシュ制御方法。
4. 【請求項４】 書き込み用予備アドレス、リフレッシュ
   用予備アドレス各々はアドレス位置とその数がともに可
   変として２以上、随時初期設定された上、２以上の書き
   込み用予備アドレス、リフレッシュ用予備アドレス各々
   から何れか１つの書き込み用予備アドレス、リフレッシ
   ュ用予備アドレスが所定に選択されるに際しては、任意
   方向のアドレス順に、かつサイクリックに選択されるよ
   うにした請求項１〜３の何れかに記載の不揮発性半導体
   メモリに対する書き込みアクセス・リフレッシュ制御方
   法。
5. 【請求項５】 ランダムにデータの書き込み・読み出し
   アクセスが可能とされ、かつ電源断時でもデータ記憶内
   容が保持可とされた不揮発性半導体メモリを記憶媒体と
   して含む、外部記憶装置としての半導体ファイル記憶装
   置であって、ランダムにデータの書き込み・読み出しア
   クセスが可能とされ、かつ電源断時でも記憶内容として
   のプログラム・データが保持可とされた不揮発性半導体
   メモリと、装置外部から上記不揮発性半導体メモリへの
   アクセスアドレスとしての第１のアドレス各々に対し、
   該不揮発性半導体メモリ上での物理アドレスとしての第
   ２のアドレスが更新可として割り付けされた上、第１の
   アドレスを第２のアドレスとして変換出力するアドレス
   変換手段と、上記不揮発性半導体メモリに対する書き込
   みアクセス要求回数が所定回数に達する度に、該不揮発
   性半導体メモリをリフレッシュするためのリフレッシュ
   起動トリガを発生するリフレッシュ用トリガ発生手段
   と、上記不揮発性半導体メモリへの書き込みデータと該
   不揮発性半導体メモリからの読み出しデータを一時記憶
   する揮発性記憶手段と、上記不揮発性半導体メモリ上で
   の物理アドレスとしての、１以上の初期書き込み用予備
   アドレスが更新可として所定アドレス順に記憶された
   上、何れか１つの書き込み用予備アドレスを選択的に出
   力する書き込み用予備アドレス記憶手段と、該書き込み
   用予備アドレス記憶手段に対し、選択出力されるべき書
   き込み用予備アドレスに対応する読み出しアドレスを任
   意方向のアドレス順に、かつサイクリックに指示する書
   き込み用予備アドレス選択指示手段と、リフレッシュ対
   象として更新設定されている、１以上の第１のアドレス
   各々がリフレッシュ起動トリガにもとづきリフレッシュ
   されるに際し、該第１のアドレス各々を順次指示するリ
   フレッシュ元アドレス指示手段と、上記リフレッシュ対
   象としての第１のアドレス各々に割り付けされている第
   ２のアドレス上から読み出されたデータの、書き込み先
   物理アドレスとしてのリフレッシュ用予備アドレスを、
   更新可として１以上、記憶されているリフレッシュ用予
   備アドレスの中から任意に指示するリフレッシュ先アド
   レス指示手段と、装置全体を一括制御するプロセッサと
   が少なくとも具備されてなる半導体ファイル記憶装置。