JP3565583B2 - 半導体ファイル記憶装置 - Google Patents

半導体ファイル記憶装置 Download PDF

Info

Publication number
JP3565583B2
JP3565583B2 JP20634894A JP20634894A JP3565583B2 JP 3565583 B2 JP3565583 B2 JP 3565583B2 JP 20634894 A JP20634894 A JP 20634894A JP 20634894 A JP20634894 A JP 20634894A JP 3565583 B2 JP3565583 B2 JP 3565583B2
Authority
JP
Japan
Prior art keywords
address
storage device
file storage
area
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20634894A
Other languages
English (en)
Other versions
JPH0869697A (ja
Inventor
雄二 三浦
滋 遠藤
節夫 下江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Communication Technologies Ltd
Original Assignee
Hitachi Communication Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Communication Technologies Ltd filed Critical Hitachi Communication Technologies Ltd
Priority to JP20634894A priority Critical patent/JP3565583B2/ja
Publication of JPH0869697A publication Critical patent/JPH0869697A/ja
Application granted granted Critical
Publication of JP3565583B2 publication Critical patent/JP3565583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、半導体ファイル記憶装置の構成およびその記憶方式の構成に係り、特に交換機等の通信処理装置に使用するファイル記憶装置として好適な半導体ファイル記憶装置の構成に関する。
【0002】
【従来の技術】
電話交換機における呼処理プログラム、局デ−タ、課金情報等を格納するファイル記憶装置としては従来ハ−ドディスクドライブ(以下HDDと呼ぶ)を使用することが一般的である。しかも、電話交換機は24時間連続運転するものであるため、ここで使用されるHDDも24時間通電運転することになる。このため、通常の計算機システムで使用されるHDDと比較すると、極めて短時間の数年(平均2.5年)で寿命となり、交換保守作業が必要となることから、メンテナンスフリ−のファイル記憶装置の採用が望まれており、半導体メモリの採用はその代表的な解決手段と考えられている。しかし、リードライトが可能で、しかも電源断時にも記憶内容を保持する不揮発性を有するEEPROMやフラッシュメモリに代表される半導体メモリにも、書替え消去回数による寿命が有るため、メンテナンスフリ−のファイル記憶装置として使用するためには、寿命を延長するための対策が欠かせない。
EEPROMやフラッシュメモリを用いたファイル記憶装置の書替え消去回数制限に対する寿命延長対策としては、特開平3−25798号公報に示された技術が代表的なものとして知られている。これは、EEPROMを使用したファイル記憶装置であり、EEPROMの欠点である書替え消去回数の制限することを実現する方式である。その概要を説明すると、複数のメモリ素子を用意し、各素子の消去書替え回数を記録して管理し、EEPROMの書替え保証回数より小さなある規定回数に達したら予備用として用意してあったメモリ素子に切り替えて使用することにより、記憶デ−タの保護を図るものである。その他にも、特開平6−124596号公報に示された技術がある。これは、書替え消去回数の限界によりフラッシュメモリが寿命となる性質に対して、フラッシュメモリの消去単位領域ごとに消去回数を管理し、消去回数が規定した値に達したら規定に達した領域と消去回数の少ない領域のデータを入れ替えることにより、各消去単位領域の消去回数を均一化し長寿命化を図るものである。
【0003】
【発明が解決しようとする課題】
電話交換機のファイルメモリとして使用されているHDDは、機械的に動作するため寿命があり、かつ24時間通電されることが多いため、HDDの機械的部分の耐久性の為2から3年ごとにHDDを交換する必要がある。そのためメンテナンスする手間がかかると共に、HDDの費用がかかることになる。また、HDDは同一機種のライフサイクルが短いため、交換しようとしたとき同一機種のHDDが生産されてなく、別のHDDを採用するために、電話交換機側で何らかのインタ−フェ−ス変更が必要となることが多く、多大な設計費がかかっていた。
【0004】
従って、上述のように半導体メモリをファイルメモリとして採用することになるのであるが、半導体メモリを採用しても、フラッシュメモリを含め、ROM系の半導体不揮発性メモリにもデータの保持時間に限界があり、この限界を超えるとデータが消失する現象が起こるため、長時間ファイルメモリに書き込みを行わないと装置の信頼性を低下させるという問題は残る。また、フラッシュメモリには消去回数に限界があり、同じ領域に消去が集中するとフラッシュメモリを使用したファイルメモリの寿命が短くなるという問題も残る。さらに、書き込み動作の前にその書き込む領域を消去する必要があるフラッシュメモリでは、一般的に書き込み単位領域より消去単位領域の方が広いため、デ−タの書き替えの場合、消去単位領域のデ−タを一度デ−タの一時格納領域であるバッファメモリに格納し、書き込み単位領域を含む消去単位領域を消去後書き込むのだが、データの消去後、書き込む前もしくは書き込み中に電源断等の障害が発生すると揮発性であるバッファメモリに格納されたデータが失われてしまい、装置の信頼性を低下させるので、高信頼性が要求される交換機のファイルメモリとして用いるには何らかの対策が必要となる。
【0005】
先に示した従来技術では、上述のような半導体メモリの寿命や信頼性向上対策として、メモリ素子の劣化状態を消去回数により把握して壊れる前に代替のメモリ素子に切替えるという方式を採用しているが、この方式では実際の記憶容量の倍以上のメモリ容量を備える必要がある。すなわち代替のメモリは、最初に使用するメモリが壊れる迄はまったく使用しないし、また壊れたメモリは壊れたあとは不必要になってしまう。これは実装スペ−スにおいて非常に無駄が大きくなり、近年オフィス等にも設置されることが多くなった交換機(特に私設構内交換機)としては、望ましいことではない。また、もう1つの従来技術では、メモリ素子の劣化状態を消去回数により把握して壊れる前に代替のメモリ素子に切替えるという方式を採用しているが、通常デ−タの書替えは全体的に起こる訳ではなく、部分的に劣化しているだけなのにメモリチップ全体を非使用状態にしてしまうのは経済的に無駄が大きくなり、これも交換機(特に私設構内交換機)としては、望ましいことではない。さらに、従来技術では、全記憶領域の消去回数を管理することによって、消去回数を全記憶領域一律に近づけるという方式を採用しているが、この方式ではデ−タを入れ替えるための消去回数の少ない領域をサーチする制御が複雑になるものである。また、従来技術では、全記憶領域の消去回数を管理することにより消去回数を全記憶領域一律に近づけるという方式も採用しているが、この方式では、全記憶領域の消去回数を管理するメモリ領域が増えることによりコストが高くなる。なお、従来技術では、全記憶領域の消去回数を管理することにより消去回数を全記憶領域一律に近づけるという方式も提案しているが、この方式では、デ−タ入替え時には必ず入れ替える領域を含むデ−タをバッファメモリに格納して書き込み領域を消去後デ−タを入れ替えて書き込むのだが、消去中もしくは消去後の書き込み完了前に電源断等の障害が起こるとデ−タが消失してしまい信頼性を低下させることになり、これも交換機として望ましいことではない。
【0006】
本発明の目的は、上述したファイルメモリの諸課題を解決することである。より具体的には、半導体メモリを使用したファイルメモリであって、長寿命かつ信頼性の高いファイルメモリを、簡単・小型・経済的な構成で、しかも、簡単な制御方式により実現すること、さらに、このように構成した半導体メモリを使用したファイルメモリを長時間にわたり容易に使用(リードライト、データ保持)する方式を提供することにある。
【0007】
【課題を解決するための手段】
本発明では、上述した課題を解決するために、まず、電話交換機におけるファイル記憶装置として、従来のHDDに替わり、機械的に動作しない半導体メモリ素子であるフラッシュメモリで構成したファイルメモリを使用することによりメンテナンスフリ−のファイルメモリを実現する。そして、半導体メモリのデータの保持時間に限界があること等によってデ−タが消失するのを防ぐため、周期的もしくは数量的ににデータを書き直す(以下リフレッシュと呼ぶ)ことにより、システムの信頼性を高める方式とした。ここで、半導体メモリをリフレッシュする際に、リフレッシュをするCPU(中央処理制御部)から、ファイル記憶装置に対しての仮想的な位置を示す第1のアドレスに対応した半導体メモリチップの実際の物理的な位置を示す第2のアドレスを循環させることにより、特定の第1のアドレスに対する書替え消去回数が多く発生しても、実際のファイル記憶装置における半導体メモリの書替え消去回数を均一化することにより、ファイル記憶装置の寿命を延ばす構成とした。なお、半導体メモリにフラッシュメモリを使用する場合では、フラッシュメモリのデータの書き直しには書き直す領域を一旦消去しなければならないので、リフレッシュにおけるデ−タの書き直しの時に、書き直し先の領域として予備領域を利用することにより、リフレッシュ時に電源断などの障害が起きた場合でもリフレッシュする領域のデータを保護する構成として信頼性を高める構成とした。
【0008】
上述の本発明による構成や方式を実現する具体的手段としては、ファイル記憶装置を構成するフラッシュメモリにおける記憶領域に生ずる書替え消去回数の合計が規定した値に達したら、もしくは時間当りに起こる消去回数が知りえている場合、規定した値に達するまでの予想時間を1周期としてその時間に達したら、本発明のリフレッシュを開始することである。以下、本発明のリフレッシュをさらに説明する。第1のアドレスに対応する第2のアドレスが示す全領域よりも1ブロック多く第2のアドレス領域を設ける。ここでいうブロックとはフラッシュメモリにおける最小消去単位である。また、余分に1ブロック多く設けた領域を循環用予備領域ということにする。第1のアドレスに対応した第2のアドレスが示すブロックのデータを、第1のアドレスに対応している第2のアドレス以外の循環用予備領域に書き込む。リフレッシュ終了後は以下の説明のようにアドレス変換テ−ブルを書き替える。リフレッシュにより書き込まれたブロックの第2のアドレスをリフレッシュが行われた第1のアドレスに対応するようにアドレス変換テ−ブルを書き替える。リフレッシュ直前にリフレッシュが行われたアドレス変換テ−ブルの第1のアドレスに対応していた第2のアドレスを循環用予備領域にする。リフレッシュをする第1のアドレスを示すポインタをインクリメントする。その時ポインタの値がファイル記憶装置において最大である第1のアドレスを超えたら、ポインタ値を最小である第1のアドレスに設定する。
【0009】
以上の手段により第1のアドレスに対応する第2のアドレスを循環させながらリフレッシュすることにより、デ−タの保持時間の限界があること等によってファイルメモリのデ−タが消失するのを防ぎ、第2のアドレスに発生する書替え消去回数を均一化することによりファイルメモリの寿命を伸ばし、リフレッシュにおいてデ−タを書き込みしている時に電源断等の障害が発生してもデ−タは保護される。
【0010】
【作用】
上述のような手段・構成・方式によりファイルメモリを構成することにより、まず、電話交換機のファイル記憶装置として半導体メモリ素子を使用しメンテナンスフリ−とできるので、交換システムの保守費及びHDDの部品代を節減できる。しかも、HDDを使用した場合に生じていた、同一機種のライフサイクルが短いため交換しようとしたとき同一機種がないために、HDD交換の時点において電話交換機側で何らかのインタ−フェ−ス変更するという作業が不要となり、HDD交換時の多大な設計費を節減することができるので、経済的なシステムが構築出来るものである。
【0011】
また、リフレッシュにより周期的にメモリのデータを書き直しデータの保持時間に限界があること等によってデ−タが消失するのを防止することにより、交換機のように10数年デ−タの書替えが起こらない装置においても半永久的に問題なく稼動することができるので、高信頼度のファイルシステムが提供出来る。そして、第1のアドレスに対応する第2のアドレスを周期的もしくは数量的に変えることにより、ある特定の第1のアドレスへの書替え回数が多い場合でも、メモリの書替え消去回数の限界に到る前に別の第2のアドレスを割り付けることによりメモリの寿命が延長される。すなわち、長寿命のファイルシステムが提供出来る。さらに、リフレッシュする領域のデ−タを予備の領域に書き込むことにより、リフレッシュする領域のデータを消去せずにリフレッシュを行なうので、電源断等の障害が発生してもメモリ内のデータの消去を防ぐことができる。すなわち、システムの使用者にとって、使い勝手のよい信頼度の良いファイルシステムが提供出来る。しかも、リフレッシュする第1のアドレスに対応した第2のアドレスを単純な循環方式で変更することにより、第2のアドレスを変更する論理を単純化でき、リフレッシュに要する時間を短縮することができる高速動作か可能なファイルシステムが提供出来るものである。
【0012】
【実施例】
以下本発明による半導体ファイル装置の実施例として、構内電話交換機(以下PBXと呼ぶ)に使用するファイル記憶装置として、従来のディスク装置に替わり、フラッシュメモリを用いてファイル記憶装置を構成した例をとりあげ、図面を用いて詳細に説明する。
<実施例1>
本発明による半導体ファイル装置の代表的な実施例を、図1から図11を用いて詳細に説明する。
(1)構成1(全体構成)
図1は、本発明による半導体ファイル装置を使用したPBXのブロック構成図である。PBXは、多くの端末(電話等)の中から通信を希望する端末を相互に接続して通信を可能にするものであり、端末間は加入者側の端末(内線)に接続される内線回路1と、電話局(一般には公衆通信網)とのインタフェースである局線トランク3との間に設置した通話路スイッチ2によりつながれるもので、制御装置4は、通話路スイッチ2の接続等を行いPBXを制御するもので、後で示すように本発明による半導体ファイル装置を備えている。図2は、図1で示したPBXの制御装置4の構成を示すブロック構成図であり、PBXを制御する中央処理制御部(CPU)5と、CPU5の動作プログラムやデ−タが格納される揮発性メモリで構成された主記憶装置(MM)6と、CPU5のプログラムやデ−タが格納しておく本発明による半導体ファイル記憶装置の記憶領域である不揮発メモリで構成された従来のハ−ドディスクドライブHDDに相当する記憶部8(以下の説明では、従来のハ−ドディスクドライブと同様な機能を有するのでHDDあるいはハ−ドディスクドライブと称することがある)および本発明による半導体ファイル記憶装置の制御部でありHDD8を制御するコントロ−ラ−(DKC)7からなるファイル記憶装置とにより構成した。図3は、PBXに本発明の半導体ファイル装置を使用した場合に、HDD8に格納したプログラムやデ−タの構造を示すファイル構成図であり、本発明の半導体ファイル装置では、PBXを制御するために、プログラムとしてはPBXのオペレ−ティングシステム(OS)10と、通信を制御する呼処理プログラム11、デ−タとしてはPBXが納められる局の内線番号等の局デ−タ13と、通信数などの記録であるトラフィックデ−タ14と、通信が行われたときにかかる料金の記録であるの課金デ−タ15とを格納記憶した。
【0013】
(2)構成2(詳細構成)
PBXは、一般に24時間連続で使用されるものであり、そこに使用されるHDDは、24時間通電されデ−タの書替えは頻繁に行われいる。このため、従来の機械的に動作するディスク装置では、機械的部分の耐久性に限界から、ある期間ごとにディスク装置を交換するが必要あったため、運用保守上メンテナンスフリ−が望まれることから、本発明で詳細に示すような、機械的に動作しない半導体メモリ素子であるフラッシュメモリからなる半導体ファイル装置の使用が適している。一般に、フラッシュメモリには、書替え消去回数による性能の制限があるため、フラッシュメモリを単純に使用するだけでは、メモリの寿命に伴うメンテナンスが必要となり、24時間連続で使用するPBXの半導体ファイル装置としては、従来のディスク装置より改善はされていても、まだ不十分である。そこで、本発明による半導体ファイル装置が有効なものとなる。以下、本発明による半導体ファイル装置のフラッシュメモリ寿命延長方式を従来のフラッシュメモリ寿命延長方式と比較しながら説明する。
【0014】
図4は、従来技術のフラッシュメモリ寿命延長方式の動作を示す動作図で、図5は、ファイル装置の物理的なアドレスに生じる書替え消去回数を示す特性図である。図4で示した方式は、フラッシュメモリの最小消去単位であるブロックごとの書替え消去回数を、ファイル記憶装置全域に含まれるブロック全てについて管理し、あるブロックの書替え消去回数が規定した値に達したら規定値に達したブロックのデ−タとファイルメモリ全域に含まれるブロックの中で書替え消去回数が最小であるブロックのデ−タを交換することにより、今まで書替え消去回数の多かったブロックは少ないブロックに、少なかったブロックは多かったブロック移動し、この処理によりファイル記憶装置全域のブロックごとに生じる書替え消去回数が均一化させ、ファイル記憶装置の寿命を伸ばすものである。すなわち、(a)あるブロックの書替え消去回数が規定した値に達したらファイル記憶装置全域に含まれるブロックの中で書替え消去回数が最小であるブロックをサ−チする、(b)規定値に達したブロックと書替え消去回数が最小であるブロックのデ−タを交換するため2つのブロックのデ−タをデ−タの一時記憶領域であるバッファメモリにリ−ドする、(c)フラッシュメモリではブロックにライトする前にそのブロックをイレ−スしなければならないので、交換する2つのブロックをイレ−スし、イレ−スが終了したらバッファメモリに格納されているデ−タを交換させるようにライトする、というステップでデ−タ交換を行うものである。しかし、この方法ではブロックのデ−タを消去後2つのブロックのデ−タを交換させるようにライトすることが完了する前に電源断等の障害が発生するとデ−タが消失してしまうという問題があるため、信頼性が低くなってしまっている。またファイル記憶装置全域に含まれる全ブロックの書替え消去回数を管理する領域及び処理が増える、書替え消去回数が最小であるブロックをサ−チする時間がかかる等制御が複雑になっている。このため、図5(b)のようにファイル記憶装置の実際の位置を示す物理的なアドレスごとの書替え消去回数がランダムに発生する場合(一般の情報処理装置)には、複雑な処理でも上記のようにファイル記憶装置全域に含まれるブロックごとの書替え消去回数を管理してデ−タ交換する方法が有効であるが、24時間連続運転等高信頼性が要求され、しかも、ファイル記憶装置の実際の位置を示す物理的なアドレスごとの書替えが、頻繁に起こるのは課金デ−タ等特定のものだけでプログラム等の書替え頻度は小さいため、ファイル記憶装置では書替え消去回数が生ずる位置が特定され、消去回数が図5(a)のように一部のエリアに集中するPBXには最適とはいえない。
【0015】
上述したようにPBXのような通信処理装置では、ファイル記憶装置のアクセス特性に図5(a)で示したような特徴があるので、以下で説明する本発明による半導体ファイル記憶装置の寿命延長方式が有効となる。図6は、本発明の半導体ファイル記憶装置のハ−ドウェア構成の一例を示したブロック構成図であり、図2において点線で囲んで表示したファイル記憶装置として、従来のディスク装置に替わり、フラッシュメモリを使用したファイル記憶装置である。本発明のファイル記憶装置は、ファイル記憶装置内の制御をするプロセッサ16と、図2で示したCPU5からファイル記憶装置の仮想的な位置付けを示す第1のアドレスを、実際のフラッシュメモリチップにおける物理的な位置である第2のアドレスに変換するアドレス変換テ−ブル17と、ファイル記憶装置内におけるフラッシュメモリチップに生ずるブロックごとの全書替え消去回数を計数しリフレッシュ起動のトリガとなる消去回数カウンタ−18と、リフレッシュする第1のアドレスを示すリフレッシュ第1ポインタ19と、リフレッシュする第1のアドレスのデ−タを書き込む第2のアドレスを示すリフレッシュ第2ポインタ20と、フラッシュメモリに読み書きするデ−タを一時的に格納するバッファメモリ21と、実際にプログラムやデータを格納するフラッシュメモリ22とにより構成した。図7は、アドレス変換テ−ブル17の構成例を示したテーブル構成図でり、以下のように作成して使用するものとした。まず、プロセッサ16が、ファイル記憶装置のフォ−マット(初期設定)時にフラッシュメモリ22の第2のアドレスであるブロックを順にイレ−ス、ライト、リ−ドし、ブロックが正常に使用できるか調べ(フォ−マットチェック)、正常なブロックを示す第2のアドレスを第1のアドレスに割り付けていく。ここで、チェック結果が正常でない(NG)と判断されたブロックは、以後使用しないようにする。この割付けを繰返し行い、最大の第1のアドレスに対する第2のアドレスの割付けが終了するとアドレス変換テ−ブル17が完成する。そして、CPU5がファイル記憶装置に対して仮想的な位置を示す第1のアドレスによりアクセスしてくると、プロセッサ16がアドレス変換テ−ブル17を参照し、その第1のアドレスに対応する第2のアドレスが示すフラッシュメモリチップ22の実際の物理的な位置にアクセスする。これにより、もし第1のアドレスに対する第2のアドレスが示すブロックが壊れても、壊れたブロックを示す第2のアドレスに替わり、まだ第1のアドレスに割り付けられていない正常なブロックを示す第2のアドレスにアドレス変換テ−ブルを書き替えることにより正常にファイル記憶装置は動作することができる。すなわち、PBXのような通信処理装置で使用するファイル記憶装置では、書替え消去回数が生ずる位置が特定されるので、本発明の半導体ファイル記憶装置の寿命延長方式のように、規定した周期もしくは書替え消去回数に達したらファイル記憶装置に格納されているプログラム及びデ−タの物理的なアドレスを単純に循環させることにより、複雑な制御なしにファイルメモリ全域に含まれるブロックごとに生じる書替え消去回数を均一化させることができ、ファイルメモリの寿命を伸ばすことができるのである。
【0016】
(3)動作
次に図8から図11を用いて本発明による半導体ファイル記憶装置の動作について説明する。図8は、半導体ファイル記憶装置のリフレッシュ起動処理の動作を示すフロ−チャ−ト、図9は、半導体ファイル記憶装置のリフレッシュ動作を示すフロ−チャ−トであり、図10は、半導体ファイル記憶装置のリフレッシュ動作によるデータの遷移を示す遷移図、図11は、半導体ファイル記憶装置のアドレス変換テ−ブル17とフラッシュメモリチップ22のリフレッシュ処理における状態の遷移を示す遷移図である。
まず、ファイル記憶装置のフォ−マット(初期設定)時に、上述のようにアドレス変換テ−ブル17を作成し、リフレッシュ第1ポインタ19を最小である第1のアドレス「0」、リフレッシュ第2ポインタ20を「アドレス変換テ−ブル17において第1のアドレスに対応づけられていないブロックを示す第2のアドレス」にそれぞれ設定する。この領域は、リフレッシュ前には循環用予備領域となる。
次に、図8を用いてリフレッシュ起動処理を説明する。
▲1▼消去回数カウンタ−18は、「0」に設定しておく。(a)
▲2▼ファイル記憶装置に対しCPU5からライトアクセスがある場合、フラッシュメモリ22のライト時には、ライト前にライトするブロックの消去を行わなければならないので、消去回数カウンタの値をチェックする。(b)
▲3▼ライト実施後、消去回数カウンタ18の値を+1インクリメントする。(c)
▲4▼消去回数カウンタ18の値が、フラッシュメモリ22の消去回数の限界よりも低い規定された値に達すると、本発明のリフレッシュ処理に起動がかかり、リフレッシュ動作が実行される(d)。
【0017】
以下に、本発明のフラッシュメモリのリフレッシュ動作について、図9および図10を用いて説明する。
▲1▼リフレッシュ処理に起動がかかると、リフレッシュ第1ポインタ19が示す第1のアドレスから、アドレス変換テーブル17を用いてリフレッシュする第2のアドレスを得て、その第2のアドレスが示すフラッシュメモリのブロックのデータをバッファエリアに読み込む。〔図9(a)、図10(a)〕
▲2▼リフレッシュ第2ポインタ20が示したフラッシュメモリの第2のアドレスにより、フラッシュメモリ22の指定されたアドレスのブロックを消去する〔図9(b)、図10(b)〕
▲3▼バッファエリア21に読み込んだデータを消去したブロックに書き込む。〔図9(c)、図10(c)〕
▲4▼リフレッシュ第1ポインタ18が示す第1のアドレスに対応した第2のアドレスを、リフレッシュ第2ポインタ20に格納する。〔図9(d)、図10(d)〕
▲5▼フラッシュメモリ22に書き込んだ第2のアドレスの値を、新たに第1のアドレスに対応させるようにアドレス変換テ−ブル17を書き変える。〔図9(e)、図10(d)〕
▲6▼リフレッシュ第1ポインタ19の内容を+1インクリメントし〔図9(f)、図10(d)〕、システムの最大である第1のアドレスを超えたら、最小である第1のアドレスをリフレッシュ第1ポインタ19に格納し〔図9(h)〕、超えなかったらインクリメントした値をリフレッシュ第1ポインタ19に格納する〔図9(g)〕。
▲7▼最後に、消去回数カウンタ−18を「0」に設定し、リフレッシュの1サイクルが終了する。
【0018】
このサイクルは、図11で示した遷移図のように、リフレッシュが行われるごとにリフレッシュする領域のデ−タを循環用予備領域に書き込み、その書き込んだ領域の第2のアドレスをリフレッシュした第1のアドレスに対応させ、最初に第1のアドレスに対応していた第2のアドレスを循環用予備領域にするもので、リフレッシュのトリガがかかる度に半永久的に続けて行う。
【0019】
本発明の半導体ファイル記憶装置のフレッシュ処理を、リフレッシュ第1ポインタ19の内容が最小である第1のアドレスから最大である第1のアドレスまで行うと、全ての第1のアドレスに対応する第2のアドレスが変わるとともに、全データのリフレッシュが行われることになり、デ−タの保持時間に限界があること等によってデ−タが消失するのを防止できる。第1のアドレスに対応する第2のアドレスが初期設定時の対応と同じになるまでには、すなわち、リフレッシュ第1ポインタ18の内容が、最小である第1のアドレスから最大である第1のアドレスまでリフレッシュ第1ポインタの内容が変化するには、リフレッシュが〔(最大である第1のアドレス)−(最小である第1のアドレス)+1〕回行われるまでかかるので、消去回数カウンタ−18がリフレッシュを起動する規定値を十分に余裕をもって設定しておけば、ある特定の第1のアドレスに対応する第2のアドレスに消去が集中していても、一旦本発明のリフレッシュで違う第2のアドレスが割り当てられば、再度同じ第2のアドレスが割り当てられることはない。従って、フラッシュメモリ22の全ブロックの消去回数を管理する大きな領域を用いずに、単純な制御で第1のアドレスに対応した第2のアドレスの消去回数を均一化することができ、しかも、ファイルメモリ22の寿命延長となるものである。
【0020】
また、本発明によりファイルメモリ22をリフレッシュをする際の書き込むブロックは、第1のアドレスに対応した第2のアドレスが示すブロックではなく循環用予備領域であるブロックなので、リフレッシュにおいて行われる消去の後、データを書き込む前、もしくは書き込み中に電源断などの障害が発生しても既存のデータは保護されており、信頼性が大変高まっている。
【0021】
すなわち、本実施例によれば、第1のアドレスに対応した第2のアドレスをリフレッシュが行われる度に変えていくことにより、デ−タの保持時間に限界があること等によってデ−タが消失することを防止し、ブロックごとに起こる消去回数を均一化することができ、それによりフラッシュメモリのデータの信頼性を向上させ寿命を延長する効果がある。また、本発明のリフレッシュをする際の書き込みする領域は循環用予備領域を使うため、リフレッシュ時のデータの消去を防ぐ効果がある。このため、特定領域に書替え回数が集中するPBXのファイル記憶装置として、本実施例による半導体ファイル記憶装置は非常に有効である。
【0022】
<実施例2>
本発明による半導体ファイル記憶装置のほかの実施例について、図12および図13を用いて説明する。
図12は、本発明による半導体ファイル記憶装置のほかの実施例のハ−ドウエア構成を示すブロック構成図であり、実施例1の半導体ファイル記憶装置が、消去回数カウンタ−18によってリフレッシュを起動するのに替わり、リフレッシュ起動用タイマ−23を用いてリフレッシュ処理を行うものである。図13は、リフレッシュ起動用タイマ−を用いた本発明のリフレッシュ操作を示すフロ−チャ−トであり、リフレッシュ起動用タイマ−の動作以外のその他の部分動作は、実施例1と同様である。
【0023】
以下、図13を用いて、リフレッシュ起動用タイマ−の動作を中心に、本実施例で示す半導体ファイル記憶装置のリフレッシュ動作について説明する。
▲1▼まず始めに、リフレッシュ起動用タイマ23を「0」に設定し(a)、一定時間後(タイマの設定によって周期は変化する)、タイマ23の値をインクリメントする。(b)
▲2▼タイマ23の値が、規定値(ここで、規定値は、フラッシュメモリ22の消去回数の制限値を、時間当たりに生ずる消去回数及び第1のアドレスに対応する全ての第2のアドレスに含まれるブロックの数で割った値より十分低い値に設定する。)に達したら、リフレッシュ処理を行い(d)、規定値に達しなかったら一定時間後タイマ23の値をインクリメントし(e)、規定値に達するまでこの動作を繰り返す。(c)
▲3▼リフレッシュ動作(f)は、実施例1と同様である。
【0024】
本実施例の半導体ファイル記憶装置によれば、実施例1と同様に、ファイルメモリのデ−タの信頼性を向上させ、寿命の延長及びリフレッシュ時のデ−タの消去を防ぐ効果がある。
【0025】
<実施例3>
本発明による半導体ファイル記憶装置の別の実施例について、図14および図15を用いて説明する。
図14は、半導体ファイル記憶装置の別の構成を示すブロック構成図であり、実施例1および実施例2とほぼ同様な構成であるが、リフレッシュ予備ブロックポインタ24とリフレッシュ予備ブロック管理領域25を用いるものである。図15は、リフレッシ予備用ブロック管理領域を用いた本発明のリフレッシュの動作を示すデータの遷移図であり、以下同図を用いて本実施例の半導体ファイル記憶装置のフレッシュ動作について説明する。
【0026】
▲1▼初期設定時に、フラッシュメモリ22の第1のアドレスに割り付けられた第2のアドレス以外に、2ブロック以上の循環用予備領域を設け(本実施例(図15)では、n+1とn+2の2ブロックとした)、その予備領域のブロック数に応じてリフレッシュ予備用ブロック管理領域25を設け、リフレッシュ予備用ブロック管理領域に循環用予備領域の第2のアドレスを書き込む。なお、リフレッシュ予備用ブロック管理領域25内のデ−タが示す循環用予備領域の内、どの領域を本発明のリフレッシュの時に使用するかということを示すのがリフレッシュ予備ブロックポインタ24である。このリフレッシュ予備ブロックポインタ24は、初期設定時、リフレッシュ予備用ブロック管理領域の先頭のアドレスの値を設定する(図15では、メモリアドレス0に設定)。
▲2▼実施例1もしくは実施例2と同様に、消去回数カウンタ−18もしくはリフレッシュ起動用タイマ23(図15では、これらをまとめてブロック26として表示した)の値が、ある規定値に達したら本発明のリフレッシュを起動する。
【0027】
▲3▼リフレッシュでは、実施例1および実施例2と比べて、リフレッシュ第2ポインタ20に設定する値をリフレッシュ予備ポインタ24を使用して設定することだけが異なり、他は同様の動作をする。具体的には、リフレッシュが起動されると、図15のように、i)リフレッシュ予備ブロックポインタ24が示すリフレッシュ予備用ブロック管理領域25に書かれている第2のアドレスをリフレッシュ第2ポインタに設定し、ii)リフレッシュ第2ポインタが示す第2のアドレスにリフレッシュ第1アドレスのデ−タを書き込む。iii)リフレッシュの1サイクルが終了したら、リフレッシュ第1ポインタ18とリフレッシュ予備ブロックポインタ24をインクリメントする。このように、フラッシュメモリ22に設けた循環用予備領域を埋めるようにリフレッシュを行うものである。
【0028】
これにより、消去回数の多い領域が連続している場合でも、連続する領域のブロックの数をリフレッシュの循環用予備領域として設けることにより、本発明のリフレッシュ時の第1のアドレスに対応する第2のアドレスの変更時において、連続した第2のアドレスが割り付けられないため、フラッシュメモリの寿命を延長する効果がある。また、実施例1およおび実施例2と同様に、ファイルメモリのデ−タの信頼性を向上させリフレッシュ時のデ−タの消去を防ぐ効果がある。
【0029】
【発明の効果】
本発明の半導体ファイル記憶装置とリフレッシュ方式によれば、簡単な構成と制御により、特定の領域への書替え消去回数が著しく多い場合でも、周期的にもしくは数量的に第1のアドレスに対応する第2のアドレスを変えることにより、循環する第2のアドレスの総領域において書替え消去回数が均一化されるので、書替え消去回数が寿命に達するまでの時間を延ばすることができる。また、リフレッシュ時にデータをフラッシュメモリへ書き込むことにより、データの保持時間に限界があること等によってデ−タが消失するのを防止することができる。しかも、リフレッシュをする際の書き込むブロックは、第1のアドレスに対応した第2のアドレスが示すブロックではなく、循環用予備領域であるブロックなので、リフレッシュにおいて行われる消去の後、デ−タを書き込む前もしくは書き込み中に電源断等の障害が発生しても、既存のデ−タは保護されており、信頼性が大変高まっている。
【図面の簡単な説明】
【図1】本発明による半導体ファイル装置を用いたPBXのブロック構成図。
【図2】同じく、PBXの制御装置のブロック構成図。
【図3】同じく、PBXのHDDに格納したデ−タの構成を示すファイル構成図。
【図4】従来のフラッシュメモリ寿命延長方式の動作を示す動作図。
【図5】メモリの物理的アドレスに生じる書替え消去回数を示した特性図。
【図6】本発明の半導体ファイル記憶装置の構成を示すブロック構成図。
【図7】同じく、アドレス変換テ−ブルのテーブル構成図。
【図8】同じく、半導体ファイル記憶装置のリフレッシュ起動処理のフロ−チャ−ト。
【図9】同じく、半導体ファイル記憶装置のリフレッシュのフロ−チャ−ト。
【図10】同じく、半導体ファイル記憶装置のリフレッシュ時のデ−タ遷移図。
【図11】同じく、リフレッシュ時のアドレス変換テ−ブルの遷移図。
【図12】本発明の半導体ファイル記憶装置の他の構成を示すブロック構成図。
【図13】同じく、リフレッシュの動作を示すフロ−チャ−ト。
【図14】本発明の半導体ファイル記憶装置の別の構成を示すブロック構成図。
【図15】同じく、リフレッシュの動作を示すデータの遷移図。
【符号の説明】
5…中央制御装置、 6…主記憶装置、 7…コントロ−ラ−、
8…ファイルメモリ、
16…プロセッサ、 17…アドレス変換テ−ブル、
18…消去回数カウンタ−、 19…リフレッシュ第1ポインタ、
20…リフレッシュ第2ポインタ 21…バッファメモリ、
22…フラッシュメモリ、 23…リフレッシュ起動用タイマ、
24…リフレッシュ予備ブロックポインタ、
25…リフレッシュ予備用ブロック管理領域。

Claims (3)

  1. プロセッサと、主記憶装置と、電気的に書替え可能かつ不揮発性を有するランダムアクセス可能な半導体メモリ素子をいて構成したファイル記憶装置とを備えてなる情報処理システムもしくは通信処理システム装置のファイル記憶装置において、
    前記プロセッサから前記ファイル記憶装置をアクセスするための第1のアドレスを入力し、前記第1のアドレスに対応して前記ファイル記憶装置を構成する半導体メモリ素子の物理的な位置を示す第2のアドレスに変換するアドレス変換手段と、前記ファイル記憶装置における記憶内容のアクセスする時間を計数するタイマ手段と、前記ファイル記憶装置を制御する制御プロセッサとを備え、
    前記制御プロセッサは、前記タイマ手段のが予め定めた第1の所定の値になると、前記アドレス変換手段に入力される前記第1のアドレスに対応して変換出力する前記第2のアドレスの値を予め定めた第2の所定の値だけシフトさせ、前記第1のアドレスに対応する前記第2のアドレスを、前記半導体メモリ素子の記憶領域において所定の範囲で循環させることにより、前記半導体メモリ素子のそれぞれの記憶領域での書替え消去回数を制御することを特徴とする半導体ファイル記憶装置。
  2. 前記半導体ファイル記憶装置の前記半導体メモリ素子の物理的な記憶領域において、
    前記第1のアドレスに対応し第2のアドレス領域の予備領域として、一つ以上の所定の容量を有する記憶領域を備え、
    前記タイマ手段の値が前記第1の所定の値になると、前記制御プロセッサは、前記アドレス変換テ−ブルに入力される前記第1のアドレスに対応する第2のアドレスを少なくとも前記予備領域の所定の容量に対応するアドレスだけシフトさせ、前記第1のアドレスに対応する前記第2のアドレスを、前記半導体メモリ素子の記憶領域において所定の範囲で循環させることにより、前記半導体メモリ素子のそれぞれの記憶領域での書替え消去回数を制御することを特徴とする請求項1に記載の半導体ファイル記憶装置。
  3. 前記半導体ファイル記憶装置において、
    前記制御プロセッサが前記第1のアドレスに対応する前記第2のアドレスをシフトする場合、前記第2のアドレスシフト先アドレスを示すポインタを設け、前記ポインタをカウントアップ又はカウントダウンすることにより、前記制御プロセッサが前記第1のアドレスに対応する前記第2のアドレスを変更する順序と変更量を可変としたことを特徴とする請求項1または2に記載の半導体ファイル記憶装置。
JP20634894A 1994-08-31 1994-08-31 半導体ファイル記憶装置 Expired - Fee Related JP3565583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20634894A JP3565583B2 (ja) 1994-08-31 1994-08-31 半導体ファイル記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20634894A JP3565583B2 (ja) 1994-08-31 1994-08-31 半導体ファイル記憶装置

Publications (2)

Publication Number Publication Date
JPH0869697A JPH0869697A (ja) 1996-03-12
JP3565583B2 true JP3565583B2 (ja) 2004-09-15

Family

ID=16521825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20634894A Expired - Fee Related JP3565583B2 (ja) 1994-08-31 1994-08-31 半導体ファイル記憶装置

Country Status (1)

Country Link
JP (1) JP3565583B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2787601A1 (fr) * 1998-12-22 2000-06-23 Gemplus Card Int Systeme de memorisation comprenant des moyens de gestion d'une memoire avec anti-usure et procede de gestion anti-usure d'une memoire
KR100706226B1 (ko) * 2003-06-19 2007-04-11 삼성전자주식회사 어드레스 제어를 이용한 8배속/16배속 동작이 가능한비휘발성 반도체 메모리 장치
CN100341000C (zh) * 2004-07-28 2007-10-03 群联电子股份有限公司 利用闪存作为缓冲区的方法
CN100504814C (zh) * 2007-01-17 2009-06-24 忆正存储技术(深圳)有限公司 闪存的区块管理方法
JP5661227B2 (ja) * 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
JP5039463B2 (ja) * 2007-07-12 2012-10-03 株式会社日立製作所 記録装置および記録方法
JP5517184B2 (ja) * 2008-09-26 2014-06-11 Necエンベデッドプロダクツ株式会社 フラッシュメモリの延命装置、その方法及びそのプログラム
WO2013012436A1 (en) 2011-07-18 2013-01-24 Hewlett-Packard Development Company, L.P. Reset vectors for boot instructions
CN118575170A (zh) * 2022-03-30 2024-08-30 罗姆股份有限公司 电源管理电路及电子设备

Also Published As

Publication number Publication date
JPH0869697A (ja) 1996-03-12

Similar Documents

Publication Publication Date Title
US7657701B2 (en) System and method of flash memory wear leveling using distributed write cycles
US6034897A (en) Space management for managing high capacity nonvolatile memory
US6262918B1 (en) Space management for managing high capacity nonvolatile memory
US8654563B2 (en) Control and operation of non-volatile memory
JP5001011B2 (ja) ホストの使用特性に基づいたフラッシュメモリのアドレスマッピングの適応的モード切り換え
JP4362534B2 (ja) フラッシュメモリシステムにおけるハウスキーピング操作のスケジューリング
US6772274B1 (en) Flash memory system and method implementing LBA to PBA correlation within flash memory array
EP1430386B1 (en) Method of writing data to non-volatile memory
JP4511576B2 (ja) メモリシステム
JP5295778B2 (ja) フラッシュメモリ管理方法
RU2257609C2 (ru) Устройство доступа к полупроводниковой карте памяти, компьютерно-считываемый носитель записи, способ инициализации и полупроводниковая карта памяти
JP3544610B2 (ja) メモリ装置
KR100975164B1 (ko) 비휘발성 메모리 시스템에 대한 내부 보수 스케줄 요청
US20050055495A1 (en) Memory wear leveling
JP2014241158A (ja) メモリの複数のブロックの寿命の向上
WO2007058624A1 (en) A controller for non-volatile memories, and methods of operating the memory controller
KR20050077505A (ko) 플래시 메모리의 데이터 관리 장치 및 방법
JP2007004234A (ja) ストレージ装置
WO2014074449A2 (en) Wear leveling in flash memory devices with trim commands
JP2011503768A (ja) 書込み頻度に基づく相異なる記憶装置へのデータの書込み
KR20020029899A (ko) 저장 매체 상에서 데이터 관리를 위한 방법, 시스템 및컴퓨터 프로그램
JP3565583B2 (ja) 半導体ファイル記憶装置
EP2264602A1 (en) Memory device for managing the recovery of a non volatile memory
JP2010152778A (ja) 半導体記憶装置
JPH1139221A (ja) 不揮発性半導体メモリに対する書き込みアクセス・リフレッシュ制御方法、並びに半導体ファイル記憶装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees