JP2001005717A - 半導体ファイル記憶装置 - Google Patents
半導体ファイル記憶装置Info
- Publication number
- JP2001005717A JP2001005717A JP17183599A JP17183599A JP2001005717A JP 2001005717 A JP2001005717 A JP 2001005717A JP 17183599 A JP17183599 A JP 17183599A JP 17183599 A JP17183599 A JP 17183599A JP 2001005717 A JP2001005717 A JP 2001005717A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- writing
- storage device
- file storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 簡易な構成で高速かつ高信頼性を有する半導
体ファイル記憶装置を提供する。 【解決手段】 フラッシュメモリ１０は、セルアレー１
１にデータ領域及びデータ書き込み用予備領域を備え
る。書き込み要求があったときは、書替の発生する領域
についてはレジスタ１２を介して外部から書込データを
データ書き込み用予備領域に書き込み、書替の発生しな
い領域についてはセルアレー１１のデータ領域からデー
タをレジスタ１２を介して転送してデータ書き込み用予
備領域に書き込む。書き込み終了後は、データ書き込み
用予備領域をデータ領域とするとともに書き込み要求が
あったデータ領域をデータ書き込み用の予備領域とす
る。
体ファイル記憶装置を提供する。 【解決手段】 フラッシュメモリ１０は、セルアレー１
１にデータ領域及びデータ書き込み用予備領域を備え
る。書き込み要求があったときは、書替の発生する領域
についてはレジスタ１２を介して外部から書込データを
データ書き込み用予備領域に書き込み、書替の発生しな
い領域についてはセルアレー１１のデータ領域からデー
タをレジスタ１２を介して転送してデータ書き込み用予
備領域に書き込む。書き込み終了後は、データ書き込み
用予備領域をデータ領域とするとともに書き込み要求が
あったデータ領域をデータ書き込み用の予備領域とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ファイル記憶
装置に係り、特に交換機等の通信処理装置に用いるのに
好適な半導体ファイル記憶装置に関する。
装置に係り、特に交換機等の通信処理装置に用いるのに
好適な半導体ファイル記憶装置に関する。
【０００２】
【従来の技術】電話交換機では従来、呼処理プログラ
ム、局データ、課金情報等を格納するファイル記憶装置
としてハードディスクドライブ（以下ＨＤＤと呼ぶ）を
使用することが一般的であった。しかしながら、ＨＤＤ
は機械的部分の磨耗等により交換保守作業が必要となる
ことから、近年では電気的に動作する半導体メモリがフ
ァイル記憶装置として使用されつつある。ここで用いら
れる半導体メモリとしては、読み書き可能で、電源断時
にも記憶内容が保持される不揮発性を有するＥＥＰＲＯ
Ｍやフラッシュメモリ等が挙げられる。フラッシュメモ
リの書き込み及び読み出しを行うための技術について
は、例えば特開平１０−２２８７６５号公報に記載され
ている。
ム、局データ、課金情報等を格納するファイル記憶装置
としてハードディスクドライブ（以下ＨＤＤと呼ぶ）を
使用することが一般的であった。しかしながら、ＨＤＤ
は機械的部分の磨耗等により交換保守作業が必要となる
ことから、近年では電気的に動作する半導体メモリがフ
ァイル記憶装置として使用されつつある。ここで用いら
れる半導体メモリとしては、読み書き可能で、電源断時
にも記憶内容が保持される不揮発性を有するＥＥＰＲＯ
Ｍやフラッシュメモリ等が挙げられる。フラッシュメモ
リの書き込み及び読み出しを行うための技術について
は、例えば特開平１０−２２８７６５号公報に記載され
ている。
【０００３】書き込み動作の前にその書き込む領域を消
去する必要があるフラッシュメモリでは、一般的に書き
込み単位領域よりも消去単位領域の方が広い。このた
め、データを書き替える場合には、消去単位領域のデー
タを一時格納領域であるバッファメモリに一旦格納し、
バッファメモリ上にて書き込みデータを編集した後、書
き込み単位領域を含む消去単位領域を書き込むようにす
る。
去する必要があるフラッシュメモリでは、一般的に書き
込み単位領域よりも消去単位領域の方が広い。このた
め、データを書き替える場合には、消去単位領域のデー
タを一時格納領域であるバッファメモリに一旦格納し、
バッファメモリ上にて書き込みデータを編集した後、書
き込み単位領域を含む消去単位領域を書き込むようにす
る。
【０００４】
【発明が解決しようとする課題】このように従来は、書
替データ量が少ない一書き込み単位領域のデータ書替時
でも、消去単位領域データの読み出し、消去、及び書込
みが必要なため、処理時間が大きくかかっていた。書替
処理の高速化対策としてはフラッシュメモリ〜バッファ
メモリ間のデータ転送速度を向上させることが一般的で
あるが、この方式では消去単位領域のデータの読み出し
及び書き込みが必要であり書替処理の高速化には限界が
ある。近年フラッシュメモリ容量の増大に伴い消去単位
領域が大きくなってきており、一書き込み単位領域の書
替処理時間はますます増大の方向にあるため、さらなる
高処理能力が要求される。
替データ量が少ない一書き込み単位領域のデータ書替時
でも、消去単位領域データの読み出し、消去、及び書込
みが必要なため、処理時間が大きくかかっていた。書替
処理の高速化対策としてはフラッシュメモリ〜バッファ
メモリ間のデータ転送速度を向上させることが一般的で
あるが、この方式では消去単位領域のデータの読み出し
及び書き込みが必要であり書替処理の高速化には限界が
ある。近年フラッシュメモリ容量の増大に伴い消去単位
領域が大きくなってきており、一書き込み単位領域の書
替処理時間はますます増大の方向にあるため、さらなる
高処理能力が要求される。
【０００５】また、書替え領域の消去後、書き込み前も
しくは書き込み中に電源断等の障害が発生すると、揮発
性であるバッファメモリに格納されたデータ及び書き込
み前の既存データが消失してしまい、装置の信頼性を低
下させる。このため、半導体ファイル記憶装置を高信頼
性の要求される記憶装置として使用するためには、デー
タ消失を保護するための対策が欠かせない。書き込み時
のデータ保護対策としては、例えばシステムにバックア
ップ電源を備えることにより書き込み中の電源断自体を
防止するという方式があるが、この方式ではバックアッ
プ電源の保守、交換が必要となり、経済的に望ましいと
はいえない。
しくは書き込み中に電源断等の障害が発生すると、揮発
性であるバッファメモリに格納されたデータ及び書き込
み前の既存データが消失してしまい、装置の信頼性を低
下させる。このため、半導体ファイル記憶装置を高信頼
性の要求される記憶装置として使用するためには、デー
タ消失を保護するための対策が欠かせない。書き込み時
のデータ保護対策としては、例えばシステムにバックア
ップ電源を備えることにより書き込み中の電源断自体を
防止するという方式があるが、この方式ではバックアッ
プ電源の保守、交換が必要となり、経済的に望ましいと
はいえない。
【０００６】従って本発明の目的は、簡易な構成で高速
かつ高信頼性を有する半導体ファイル記憶装置を提供す
ることにある。
かつ高信頼性を有する半導体ファイル記憶装置を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的は、書き替え可
能な不揮発性半導体メモリを用いて構成された半導体フ
ァイル記憶装置であって、前記半導体メモリはデータ領
域及びデータ書き込み用予備領域を有し、書き込み要求
があったときは書替の発生する領域については外部から
データを前記予備領域に書き込み、書替の発生しない領
域については前記データ領域からデータを転送して前記
予備領域に書き込み、書き込み終了後は前記予備領域を
データ領域とするとともに前記書き込み要求があったデ
ータ領域をデータ書き込み用の予備領域とするように構
成した半導体ファイル記憶装置により、達成される。
能な不揮発性半導体メモリを用いて構成された半導体フ
ァイル記憶装置であって、前記半導体メモリはデータ領
域及びデータ書き込み用予備領域を有し、書き込み要求
があったときは書替の発生する領域については外部から
データを前記予備領域に書き込み、書替の発生しない領
域については前記データ領域からデータを転送して前記
予備領域に書き込み、書き込み終了後は前記予備領域を
データ領域とするとともに前記書き込み要求があったデ
ータ領域をデータ書き込み用の予備領域とするように構
成した半導体ファイル記憶装置により、達成される。
【０００８】また、前記半導体メモリが内部のデータ転
送による書き込み時にデータが反転するものである場合
には、前記半導体メモリに書き込まれたデータの反転又
は非反転を判別する判別部と、前記判別部による判別結
果に従って前記半導体メモリの外部からの書き込みデー
タの反転又は非反転を選択する選択部とが設けられる。
さらに、前記半導体メモリはレジスタを有しており、前
記予備領域へのデータの書き込みは前記レジスタを介し
て行われる。
送による書き込み時にデータが反転するものである場合
には、前記半導体メモリに書き込まれたデータの反転又
は非反転を判別する判別部と、前記判別部による判別結
果に従って前記半導体メモリの外部からの書き込みデー
タの反転又は非反転を選択する選択部とが設けられる。
さらに、前記半導体メモリはレジスタを有しており、前
記予備領域へのデータの書き込みは前記レジスタを介し
て行われる。
【０００９】このように構成することにより、書替のな
い部分のデータは半導体メモリ内部のデータ領域から転
送して同じ内部の予備領域に書き込まれるので、簡易な
構成で書替処理の高速化を図ることができる。また、書
替には上述のような予備領域を使用しているため、書き
込み時に電源断などの障害が発生した場合でも既存デー
タは保護され、信頼性を向上することができる。
い部分のデータは半導体メモリ内部のデータ領域から転
送して同じ内部の予備領域に書き込まれるので、簡易な
構成で書替処理の高速化を図ることができる。また、書
替には上述のような予備領域を使用しているため、書き
込み時に電源断などの障害が発生した場合でも既存デー
タは保護され、信頼性を向上することができる。
【００１０】
【発明の実施の形態】以下、本発明に係る半導体ファイ
ル記憶装置の実施例を説明する。本実施例では、構内電
話交換機（以下ＰＢＸと呼ぶ）に使用するファイル記憶
装置をフラッシュメモリを用いて構成した例を取り上
げ、図面を用いて詳述する。
ル記憶装置の実施例を説明する。本実施例では、構内電
話交換機（以下ＰＢＸと呼ぶ）に使用するファイル記憶
装置をフラッシュメモリを用いて構成した例を取り上
げ、図面を用いて詳述する。
【００１１】図１は、本発明に係る半導体ファイル記憶
装置を使用したＰＢＸの構成例を示すブロック図であ
る。ＰＢＸは、多くの端末（電話等）の中から通信を希
望する端末を相互に接続して通信を可能とするものであ
る。図のように、端末間は加入者側の端末（内線）に接
続される内線回路１と、電話局（一般には公衆通信網）
とのインターフェースである局線トランク３との間に設
置した通話路スイッチ２によりつながれる。制御装置４
は、通話路スイッチ２の接続制御等を行うもので、後で
示すように本発明に係る半導体ファイル記憶装置を備え
ている。
装置を使用したＰＢＸの構成例を示すブロック図であ
る。ＰＢＸは、多くの端末（電話等）の中から通信を希
望する端末を相互に接続して通信を可能とするものであ
る。図のように、端末間は加入者側の端末（内線）に接
続される内線回路１と、電話局（一般には公衆通信網）
とのインターフェースである局線トランク３との間に設
置した通話路スイッチ２によりつながれる。制御装置４
は、通話路スイッチ２の接続制御等を行うもので、後で
示すように本発明に係る半導体ファイル記憶装置を備え
ている。
【００１２】図２は、図１で示したＰＢＸの制御装置４
の構成例を示すブロック図である。制御装置４は、図の
ように、ＰＢＸを制御する中央処理制御部（ＣＰＵ）５
と、ＣＰＵ５の動作プログラムやデータを格納する揮発
性メモリで構成された主記憶装置（ＭＭ）６と、ＣＰＵ
５のプログラムやデータを格納する不揮発性メモリで構
成された半導体ファイル記憶装置７とを備えて構成され
る。ＰＢＸは一般に２４時間連続で使用されるものであ
り、従ってそこに使用されるファイル記憶装置７は２４
時間通電され、データの書き替えが頻繁に行われる。
の構成例を示すブロック図である。制御装置４は、図の
ように、ＰＢＸを制御する中央処理制御部（ＣＰＵ）５
と、ＣＰＵ５の動作プログラムやデータを格納する揮発
性メモリで構成された主記憶装置（ＭＭ）６と、ＣＰＵ
５のプログラムやデータを格納する不揮発性メモリで構
成された半導体ファイル記憶装置７とを備えて構成され
る。ＰＢＸは一般に２４時間連続で使用されるものであ
り、従ってそこに使用されるファイル記憶装置７は２４
時間通電され、データの書き替えが頻繁に行われる。
【００１３】図３は、半導体ファイル記憶装置７のハー
ドウェア構成の一例を示すブロック図である。半導体フ
ァイル記憶装置７は、装置内の制御を行うプロセッサ８
と、ＣＰＵ５からアクセスされる半導体ファイル記憶装
置７の仮想的な位置付けを示す第１のアドレスを実際の
半導体メモリにおける物理的な位置である第２のアドレ
スに変換するアドレス変換テーブル９と、実際にプログ
ラムやデータを格納する半導体メモリであるフラッシュ
メモリ１０とを備えて構成される。選択ゲート３１及び
判別テーブル３２については後述する。次に、これら各
部の相互関係を説明する。
ドウェア構成の一例を示すブロック図である。半導体フ
ァイル記憶装置７は、装置内の制御を行うプロセッサ８
と、ＣＰＵ５からアクセスされる半導体ファイル記憶装
置７の仮想的な位置付けを示す第１のアドレスを実際の
半導体メモリにおける物理的な位置である第２のアドレ
スに変換するアドレス変換テーブル９と、実際にプログ
ラムやデータを格納する半導体メモリであるフラッシュ
メモリ１０とを備えて構成される。選択ゲート３１及び
判別テーブル３２については後述する。次に、これら各
部の相互関係を説明する。
【００１４】図４は、アドレス変換テーブル９のテーブ
ル構成例を示す図であり、以下のように作成し使用され
る。まず、プロセッサ８が半導体ファイル記憶装置７の
フォーマット（初期設定）時にフラッシュメモリ１０の
第２のアドレスであるブロックを順に消去、書き込み、
及び読み出しを行い、ブロックが正常に使用できるかど
うかを調べ（フォーマットチェック）、正常なブロック
を示す第２のアドレスを第１のアドレスに割り付けてい
く。ここでは、フォーマットチェックの結果が正常（Ｏ
Ｋ）と判断されたブロックを使用するようにし、正常で
ない（ＮＧ）と判断されたブロックは以後使用しないよ
うにする。この割り付けを繰り返し行い、最大の第１の
アドレスに対する第２のアドレスの割付けが終了する
と、図のようなアドレス変換テーブル９が完成する。
ル構成例を示す図であり、以下のように作成し使用され
る。まず、プロセッサ８が半導体ファイル記憶装置７の
フォーマット（初期設定）時にフラッシュメモリ１０の
第２のアドレスであるブロックを順に消去、書き込み、
及び読み出しを行い、ブロックが正常に使用できるかど
うかを調べ（フォーマットチェック）、正常なブロック
を示す第２のアドレスを第１のアドレスに割り付けてい
く。ここでは、フォーマットチェックの結果が正常（Ｏ
Ｋ）と判断されたブロックを使用するようにし、正常で
ない（ＮＧ）と判断されたブロックは以後使用しないよ
うにする。この割り付けを繰り返し行い、最大の第１の
アドレスに対する第２のアドレスの割付けが終了する
と、図のようなアドレス変換テーブル９が完成する。
【００１５】いま、ＣＰＵ５が半導体ファイル記憶装置
７に対して仮想的な位置を示す第１のアドレスによりア
クセスしてくると、プロセッサ８はアドレス変換テーブ
ル９を参照し、その第１のアドレスに対応する第２のア
ドレスが示すフラッシュメモリ１０の実際の物理的な位
置にアクセスする。具体的には、プロセッサ８は、書替
が発生する書き込み単位領域についてはフラッシュメモ
リ１０の外部からデータを後述する書き込み予備領域に
書き込み、書替が発生しない書き込み単位領域について
はフラッシュメモリ１０の内部のデータを転送して書き
込む。書き込み終了後は、書き込み要求のあった第１の
アドレスに対応した第２のアドレスを書き込み用予備領
域に、また書き込みデータを書き込んだ書き込み用予備
領域の第２のアドレスを書き込み要求のあった第１のア
ドレスに対応する第２のアドレスとする。これにより、
書き込み時における処理時間の低減及びデータの保護が
可能となる。
７に対して仮想的な位置を示す第１のアドレスによりア
クセスしてくると、プロセッサ８はアドレス変換テーブ
ル９を参照し、その第１のアドレスに対応する第２のア
ドレスが示すフラッシュメモリ１０の実際の物理的な位
置にアクセスする。具体的には、プロセッサ８は、書替
が発生する書き込み単位領域についてはフラッシュメモ
リ１０の外部からデータを後述する書き込み予備領域に
書き込み、書替が発生しない書き込み単位領域について
はフラッシュメモリ１０の内部のデータを転送して書き
込む。書き込み終了後は、書き込み要求のあった第１の
アドレスに対応した第２のアドレスを書き込み用予備領
域に、また書き込みデータを書き込んだ書き込み用予備
領域の第２のアドレスを書き込み要求のあった第１のア
ドレスに対応する第２のアドレスとする。これにより、
書き込み時における処理時間の低減及びデータの保護が
可能となる。
【００１６】また、半導体ファイル記憶装置７が内部の
データ転送による書き込み時にデータが反転する半導体
メモリにて構成されている場合には、書き込みデータの
管理手段として、図３に示すように、半導体メモリの外
部から書き込みデータを入力するときのデータの反転／
非反転を選択する選択ゲート３１、及び半導体メモリに
書き込まれたデータが反転／非反転しているかどうかを
判別する判別テーブル３２が設けられる。
データ転送による書き込み時にデータが反転する半導体
メモリにて構成されている場合には、書き込みデータの
管理手段として、図３に示すように、半導体メモリの外
部から書き込みデータを入力するときのデータの反転／
非反転を選択する選択ゲート３１、及び半導体メモリに
書き込まれたデータが反転／非反転しているかどうかを
判別する判別テーブル３２が設けられる。
【００１７】この場合、ＣＰＵ５から半導体ファイル記
憶装置７に対して書き込み要求が発生すると、プロセッ
サ８は書き込み要求のあった第１のアドレスに対応した
第２のアドレスに記憶されたデータが反転／非反転を判
別テーブル３２を用いて判別する。その結果、データが
非反転の場合には、書替が発生する書き込み単位領域に
ついては半導体メモリの外部から書き込みデータを反転
の選択ゲート３１を通して書き込みを行い、書替が発生
しない書き込み単位領域については半導体メモリの内部
のデータ転送により書き込みを行って、判別テーブル内
の書き込み要求のあった第１のアドレスに対応した第２
のアドレスのデータを非反転から反転に変更する。
憶装置７に対して書き込み要求が発生すると、プロセッ
サ８は書き込み要求のあった第１のアドレスに対応した
第２のアドレスに記憶されたデータが反転／非反転を判
別テーブル３２を用いて判別する。その結果、データが
非反転の場合には、書替が発生する書き込み単位領域に
ついては半導体メモリの外部から書き込みデータを反転
の選択ゲート３１を通して書き込みを行い、書替が発生
しない書き込み単位領域については半導体メモリの内部
のデータ転送により書き込みを行って、判別テーブル内
の書き込み要求のあった第１のアドレスに対応した第２
のアドレスのデータを非反転から反転に変更する。
【００１８】一方、上述のデータが反転の場合には、書
替が発生する書き込み単位領域については半導体メモリ
の外部から書き込みデータを非反転の選択ゲート３１を
通して書き込みを行い、書替が発生しない書き込み単位
領域については半導体メモリの内部のデータ転送により
書き込みを行って、判別テーブル３２内の書き込み要求
のあった第１のアドレスに対応した第２のアドレスのデ
ータを反転から非反転に変更する。そして、書き込み要
求のあった第１のアドレスに対応した第２のアドレスを
書き込み用予備領域に、またデータを書き込んだ書き込
み用予備領域の第２のアドレスを書き込み要求のあった
第１のアドレスに対応する第２のアドレスにする。これ
により、前述の場合と同様に、書き込み時における処理
時間の低減及びデータの保護が可能となる。
替が発生する書き込み単位領域については半導体メモリ
の外部から書き込みデータを非反転の選択ゲート３１を
通して書き込みを行い、書替が発生しない書き込み単位
領域については半導体メモリの内部のデータ転送により
書き込みを行って、判別テーブル３２内の書き込み要求
のあった第１のアドレスに対応した第２のアドレスのデ
ータを反転から非反転に変更する。そして、書き込み要
求のあった第１のアドレスに対応した第２のアドレスを
書き込み用予備領域に、またデータを書き込んだ書き込
み用予備領域の第２のアドレスを書き込み要求のあった
第１のアドレスに対応する第２のアドレスにする。これ
により、前述の場合と同様に、書き込み時における処理
時間の低減及びデータの保護が可能となる。
【００１９】図５乃至図７は半導体ファイル記憶装置の
書き込み処理のデータ遷移を説明するための図であり、
図５（ａ）は初期状態、同図（ｂ）は消去時、図６
（ａ）は書替ありの場合の書込み、同図（ｂ）は書替な
しの場合の書込み、図７は第１のアドレスの入替をそれ
ぞれ示す図である。まず、半導体ファイル記憶装置７の
フォーマット（初期設定）時に、上述のようにしてアド
レス変換テーブル９を作成する。フラッシュメモリ１０
の消去単位はブロックとし、読み出し及び書き込み単位
はページとする。図５乃至図７に示すように、フラッシ
ュメモリ１０は４ブロックから構成され、１ブロックは
４ページからなるものとする。またフラッシュメモリチ
ップ内のセルアレー１１はデータ記憶領域であり、レジ
スタ１２はフラッシュメモリ内の読み出し、書き込み用
データの一時格納領域とする。また書き込み処理は第１
のアドレス０のページ０のみに発生するものとする。な
お、フラッシュメモリ１０はフラッシュメモリチップ単
体で構成してもよいし、複数のチップの組合せで構成し
てもよい。以下、半導体ファイル記憶装置７の書き込み
動作について説明する。
書き込み処理のデータ遷移を説明するための図であり、
図５（ａ）は初期状態、同図（ｂ）は消去時、図６
（ａ）は書替ありの場合の書込み、同図（ｂ）は書替な
しの場合の書込み、図７は第１のアドレスの入替をそれ
ぞれ示す図である。まず、半導体ファイル記憶装置７の
フォーマット（初期設定）時に、上述のようにしてアド
レス変換テーブル９を作成する。フラッシュメモリ１０
の消去単位はブロックとし、読み出し及び書き込み単位
はページとする。図５乃至図７に示すように、フラッシ
ュメモリ１０は４ブロックから構成され、１ブロックは
４ページからなるものとする。またフラッシュメモリチ
ップ内のセルアレー１１はデータ記憶領域であり、レジ
スタ１２はフラッシュメモリ内の読み出し、書き込み用
データの一時格納領域とする。また書き込み処理は第１
のアドレス０のページ０のみに発生するものとする。な
お、フラッシュメモリ１０はフラッシュメモリチップ単
体で構成してもよいし、複数のチップの組合せで構成し
てもよい。以下、半導体ファイル記憶装置７の書き込み
動作について説明する。
【００２０】図８は、半導体ファイル記憶装置の書き込
み処理を示すフローチャートである。書込み処理は次の
ようなステップで行われる。 （Ａ）図５（ａ）に示すように、半導体ファイル記憶装
置７に対してＣＰＵ５から第１のアドレス０のページ０
に書き込み要求が発生すると、初期設定としてフラッシ
ュメモリ１０にアクセスするページの値を示すｐに
「０」を設定する（図８、ステップ８１）。 （Ｂ）図５（ｂ）に示すように、書込用予備ブロックで
ある第２のアドレス「３」を消去する（ステップ８
２）。
み処理を示すフローチャートである。書込み処理は次の
ようなステップで行われる。 （Ａ）図５（ａ）に示すように、半導体ファイル記憶装
置７に対してＣＰＵ５から第１のアドレス０のページ０
に書き込み要求が発生すると、初期設定としてフラッシ
ュメモリ１０にアクセスするページの値を示すｐに
「０」を設定する（図８、ステップ８１）。 （Ｂ）図５（ｂ）に示すように、書込用予備ブロックで
ある第２のアドレス「３」を消去する（ステップ８
２）。
【００２１】（Ｃ）図６（ａ）、（ｂ）に示すように、
書替要求のあった第１のアドレス０に対応する書替元ブ
ロックである第２のアドレス「０」のｐが示すページデ
ータ（セルアレー１１の記憶データ）をフラッシュメモ
リ１０内のレジスタ１２に読み出す（ステップ８３）。 （Ｄ）書替のあるページかどうかのチェックを行い（ス
テップ８４）、図６（ａ）に示すように書替があるペー
ジ（ｐ＝０）の場合には、フラッシュメモリ１０の外部
から書込みデータをフラッシュメモリ１０内のレジスタ
１２に書き込む（ステップ８５）。図６（ｂ）に示すよ
うに書替がないページ（ｐ＝１〜３）の場合には、外部
からの書込みは行われず、次のステップに移る。 （Ｅ）書込用予備ブロックである第２のアドレス「３」
のｐが示すページ（セルアレー１１）に、レジスタ１２
に格納されたデータをプログラムする（ステップ８
６）。
書替要求のあった第１のアドレス０に対応する書替元ブ
ロックである第２のアドレス「０」のｐが示すページデ
ータ（セルアレー１１の記憶データ）をフラッシュメモ
リ１０内のレジスタ１２に読み出す（ステップ８３）。 （Ｄ）書替のあるページかどうかのチェックを行い（ス
テップ８４）、図６（ａ）に示すように書替があるペー
ジ（ｐ＝０）の場合には、フラッシュメモリ１０の外部
から書込みデータをフラッシュメモリ１０内のレジスタ
１２に書き込む（ステップ８５）。図６（ｂ）に示すよ
うに書替がないページ（ｐ＝１〜３）の場合には、外部
からの書込みは行われず、次のステップに移る。 （Ｅ）書込用予備ブロックである第２のアドレス「３」
のｐが示すページ（セルアレー１１）に、レジスタ１２
に格納されたデータをプログラムする（ステップ８
６）。
【００２２】（Ｆ）ページｐの値を＋１インクリメント
する（ステップ８７）。 （Ｇ）書き込み終了かどうかのチェックを行い（ステッ
プ８８）、書き込みが終了していない場合は（ｐ＜Ｐ、
Ｐ＝４（ブロック内に含まれるページ数））、ステップ
８３に戻り、次ページ書込処理を行う。書き込みが終了
した場合は、次の処理に移る。 （Ｈ）図７に示すように、書き込み要求があった第１の
アドレス０に対応する第２のアドレスをブロック０から
３に、書込用予備ブロックをブロック３から０に入れ替
えて（ステップ８９）、処理を終了する。
する（ステップ８７）。 （Ｇ）書き込み終了かどうかのチェックを行い（ステッ
プ８８）、書き込みが終了していない場合は（ｐ＜Ｐ、
Ｐ＝４（ブロック内に含まれるページ数））、ステップ
８３に戻り、次ページ書込処理を行う。書き込みが終了
した場合は、次の処理に移る。 （Ｈ）図７に示すように、書き込み要求があった第１の
アドレス０に対応する第２のアドレスをブロック０から
３に、書込用予備ブロックをブロック３から０に入れ替
えて（ステップ８９）、処理を終了する。
【００２３】本実施例では、ＣＰＵ５からの書き込みデ
ータを書き込み用予備領域に書き込むので、書き込み要
求のあった第１のアドレスに対応した第２のアドレス内
の既存データは書き込み終了までそのまま保存される。
このため、半導体ファイル記憶装置７に対する書き込み
中に電源断等の障害が発生してもデータ消失の心配はな
い。また、書替データのみフラッシュメモリ１０の外部
から入力し、書替が発生したブロックに含まれる書替し
ないデータはフラッシュメモリ１０内のレジスタ１２を
経由して転送しているため、書替処理時間を大幅に低減
することができる。
ータを書き込み用予備領域に書き込むので、書き込み要
求のあった第１のアドレスに対応した第２のアドレス内
の既存データは書き込み終了までそのまま保存される。
このため、半導体ファイル記憶装置７に対する書き込み
中に電源断等の障害が発生してもデータ消失の心配はな
い。また、書替データのみフラッシュメモリ１０の外部
から入力し、書替が発生したブロックに含まれる書替し
ないデータはフラッシュメモリ１０内のレジスタ１２を
経由して転送しているため、書替処理時間を大幅に低減
することができる。
【００２４】このように本発明では、半導体ファイル記
憶装置への書き込み時において、書き込みデータは第１
のアドレスに対応した第２のアドレスに書き込むのでは
なく、書き込み用予備領域に書き込む。このとき、半導
体メモリの外部からは書き込みデータのみを入力し、書
替が発生したブロックに含まれる書替しないデータは半
導体メモリ内部の転送により書き込みを行う。このた
め、書替データ量が少ない場合でも半導体ファイル記憶
装置への書込みを簡易な構成で高速に行うことができ
る。また、書き込み終了後第１のアドレスには書き込み
を行った書き込み用予備領域を第２のアドレスに対応さ
せ、書き込み前に書き込みが発生した第１のアドレスに
対応していた第２のアドレスを書き込み用予備領域とす
るため、書き込み中に電源断などの障害が発生しても、
書き込み元の既存データは保護されており、簡易な構成
で半導体ファイル記憶装置の信頼性を大幅に向上するこ
とができる。
憶装置への書き込み時において、書き込みデータは第１
のアドレスに対応した第２のアドレスに書き込むのでは
なく、書き込み用予備領域に書き込む。このとき、半導
体メモリの外部からは書き込みデータのみを入力し、書
替が発生したブロックに含まれる書替しないデータは半
導体メモリ内部の転送により書き込みを行う。このた
め、書替データ量が少ない場合でも半導体ファイル記憶
装置への書込みを簡易な構成で高速に行うことができ
る。また、書き込み終了後第１のアドレスには書き込み
を行った書き込み用予備領域を第２のアドレスに対応さ
せ、書き込み前に書き込みが発生した第１のアドレスに
対応していた第２のアドレスを書き込み用予備領域とす
るため、書き込み中に電源断などの障害が発生しても、
書き込み元の既存データは保護されており、簡易な構成
で半導体ファイル記憶装置の信頼性を大幅に向上するこ
とができる。
【００２５】
【発明の効果】本発明によれば、簡易な構成で高速かつ
高信頼性を有する半導体ファイル記憶装置を得ることが
できる。
高信頼性を有する半導体ファイル記憶装置を得ることが
できる。
【図面の簡単な説明】
【図１】本発明に係る半導体ファイル記憶装置を使用し
たＰＢＸの構成例を示すブロック図である。
たＰＢＸの構成例を示すブロック図である。
【図２】ＰＢＸの制御装置の構成例を示すブロック図で
ある。
ある。
【図３】半導体ファイル記憶装置のハードウェア構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図４】アドレス変換テーブルの構成例を示す図であ
る。
る。
【図５】半導体ファイル記憶装置の書き込み処理のデー
タ遷移を説明するための図であり、（ａ）は初期状態、
（ｂ）は消去時をそれぞれ示すものである。
タ遷移を説明するための図であり、（ａ）は初期状態、
（ｂ）は消去時をそれぞれ示すものである。
【図６】半導体ファイル記憶装置の書き込み処理のデー
タ遷移を説明するための図であり、（ａ）は書替ありの
場合の書込み、（ｂ）は書替なしの場合の書込みをそれ
ぞれ示すものである。
タ遷移を説明するための図であり、（ａ）は書替ありの
場合の書込み、（ｂ）は書替なしの場合の書込みをそれ
ぞれ示すものである。
【図７】半導体ファイル記憶装置の書き込み処理のデー
タ遷移を説明するための図であり、第１のアドレスの入
替を示すものである。
タ遷移を説明するための図であり、第１のアドレスの入
替を示すものである。
【図８】半導体ファイル記憶装置の書き込み処理を示す
フローチャートである。
フローチャートである。
５ 中央制御装置 ６ 主記憶装置 ７ 半導体ファイル記憶装置 ８ プロセッサ ９ アドレス変換テーブル １０ フラッシュメモリ １１ セルアレー １２ レジスタ ３１ 選択ゲート ３２ 判別テーブル
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B018 HA03 MA04 NA06 QA05 5B025 AD04 AE05 AE08 5B060 AB25 CB00 CB01 5B082 DE02 GA11 JA06
Claims (3)
- 【請求項１】 書き替え可能な不揮発性半導体メモリを
用いて構成された半導体ファイル記憶装置であって、前
記半導体メモリはデータ領域及びデータ書き込み用予備
領域を有し、書き込み要求があったときは書替の発生す
る領域については外部からデータを前記予備領域に書き
込み、書替の発生しない領域については前記データ領域
からデータを転送して前記予備領域に書き込み、書き込
み終了後は前記予備領域をデータ領域とするとともに前
記書き込み要求があったデータ領域をデータ書き込み用
の予備領域とすることを特徴とする半導体ファイル記憶
装置。 - 【請求項２】 前記半導体メモリが内部のデータ転送に
よる書き込み時にデータが反転するものである場合に、
前記半導体メモリに書き込まれたデータの反転又は非反
転を判別する判別部と、前記判別部による判別結果に従
って前記半導体メモリの外部からの書き込みデータの反
転又は非反転を選択する選択部とを設けることを特徴と
する請求項１記載の半導体ファイル記憶装置。 - 【請求項３】 前記半導体メモリはレジスタを有してお
り、前記予備領域へのデータの書き込みが前記レジスタ
を介して行われることを特徴とする請求項１又は２記載
の半導体ファイル記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17183599A JP2001005717A (ja) | 1999-06-18 | 1999-06-18 | 半導体ファイル記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17183599A JP2001005717A (ja) | 1999-06-18 | 1999-06-18 | 半導体ファイル記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001005717A true JP2001005717A (ja) | 2001-01-12 |
Family
ID=15930647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17183599A Pending JP2001005717A (ja) | 1999-06-18 | 1999-06-18 | 半導体ファイル記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001005717A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7596027B2 (en) | 2001-07-17 | 2009-09-29 | Kabushiki Kaisha Toshiba | Semiconductor storage device having page copying function |
| US7802072B2 (en) | 2006-08-02 | 2010-09-21 | Felica Networks, Inc. | Data storage device, memory management method and program for updating data recorded in each of a plurality of physically partitioned memory areas |
| JP2014089762A (ja) * | 2014-01-21 | 2014-05-15 | Sony Corp | 通信装置、通信方法、及び、無線タグ |
| US9284463B2 (en) | 2009-07-20 | 2016-03-15 | Markem-Imaje Corporation | Solvent-based inkjet ink formulations |
-
1999
- 1999-06-18 JP JP17183599A patent/JP2001005717A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7596027B2 (en) | 2001-07-17 | 2009-09-29 | Kabushiki Kaisha Toshiba | Semiconductor storage device having page copying function |
| US7802072B2 (en) | 2006-08-02 | 2010-09-21 | Felica Networks, Inc. | Data storage device, memory management method and program for updating data recorded in each of a plurality of physically partitioned memory areas |
| US9284463B2 (en) | 2009-07-20 | 2016-03-15 | Markem-Imaje Corporation | Solvent-based inkjet ink formulations |
| US9296910B2 (en) | 2009-07-20 | 2016-03-29 | Markem-Imaje Corporation | Inkjet ink formulations |
| US9957401B2 (en) | 2009-07-20 | 2018-05-01 | Markem-Imaje Corporation | Solvent-based inkjet ink formulations |
| JP2014089762A (ja) * | 2014-01-21 | 2014-05-15 | Sony Corp | 通信装置、通信方法、及び、無線タグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7613871B2 (en) | Storage system using a flash memory partitioned with write-once and rewritable blocks | |
| CN101231618B (zh) | 非易失性存储器装置的控制方法 | |
| US8051270B2 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
| US6388919B2 (en) | Memory controller for flash memory system and method for writing data to flash memory device | |
| JP5612514B2 (ja) | 不揮発性メモリコントローラ及び不揮発性記憶装置 | |
| US6571312B1 (en) | Data storage method and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory | |
| US20070214309A1 (en) | Nonvolatile storage device and data writing method thereof | |
| JP2008146253A (ja) | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 | |
| KR20100094241A (ko) | 예비 블록을 포함하지 않는 불휘발성 메모리 장치 | |
| US6629191B1 (en) | Nonvolatile memory apparatus for storing data from a host | |
| US8819332B2 (en) | Nonvolatile storage device performing periodic error correction during successive page copy operations | |
| US20100180072A1 (en) | Memory controller, nonvolatile memory device, file system, nonvolatile memory system, data writing method and data writing program | |
| US20080059693A1 (en) | Method for improving lifespan of flash memory | |
| WO2018103010A1 (zh) | 一种存储设备管理方法及用户终端 | |
| CN113885808A (zh) | 映射信息记录方法以及存储器控制电路单元与存储装置 | |
| JP4661369B2 (ja) | メモリコントローラ | |
| JP2012521032A (ja) | Ｓｓｄコントローラおよびｓｓｄコントローラの動作方法 | |
| JP3565583B2 (ja) | 半導体ファイル記憶装置 | |
| CN111813340A (zh) | 基于固态硬盘的指令响应方法、系统、装置及电子设备 | |
| JP2001005717A (ja) | 半導体ファイル記憶装置 | |
| CN113138720B (zh) | 数据存储方法、存储器控制电路单元以及存储器存储装置 | |
| US20050204115A1 (en) | Semiconductor memory device, memory controller and data recording method | |
| CN103389943A (zh) | 控制装置、存储装置及存储控制方法 | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH1139221A (ja) | 不揮発性半導体メモリに対する書き込みアクセス・リフレッシュ制御方法、並びに半導体ファイル記憶装置 |