JPH11355335A - ループ接続装置およびバイパス制御方法並びにバイパス制御装置 - Google Patents

ループ接続装置およびバイパス制御方法並びにバイパス制御装置

Info

Publication number
JPH11355335A
JPH11355335A JP16181098A JP16181098A JPH11355335A JP H11355335 A JPH11355335 A JP H11355335A JP 16181098 A JP16181098 A JP 16181098A JP 16181098 A JP16181098 A JP 16181098A JP H11355335 A JPH11355335 A JP H11355335A
Authority
JP
Japan
Prior art keywords
bypass control
loop
request
bypass
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16181098A
Other languages
English (en)
Inventor
Kiyoshi Honda
聖志 本田
Soichi Isono
聡一 磯野
Masatoshi Ichikawa
正敏 市川
Yoichi Takeuchi
洋一 竹内
Osamu Kunisaki
修 国崎
Eisaku Saiki
栄作 齊木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16181098A priority Critical patent/JPH11355335A/ja
Publication of JPH11355335A publication Critical patent/JPH11355335A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】ループ型システムにおいて、当該ループ型シス
テムを構成する各ノードがローカルなバイパス制御要求
に基づくバイパス制御時、バイパス制御実施のタイミン
グ制御を行うことによって、前記ループ型システムを構
成する他のノード間で送受信される情報を破壊しないバ
イパス制御を実現する。 【解決手段】本発明によるループ接続装置(ノード)
は、ループをモニタすることによってバイパス制御可能
なタイミングを検出するバイパス制御タイミング検出部
と、バイパス制御信号生成部とから構成されるバイパス
制御部を具備している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ループ状の伝送路
を介して情報の転送を実現するループ型システムを構成
するループ接続装置および当該ループ接続装置のバイパ
ス制御装置に係り、前記ループ型システムの信頼性、性
能の向上を目的とする、ループ接続装置およびそのバイ
パス制御方法に関する。
【0002】
【従来の技術】複数のノードを介して構成されるループ
状の伝送路(ループ)を用いて情報の転送を実現するル
ープ型システムにおいて、当該ループ型システムを構成
するノード(ループ接続装置)単体の障害が前記システ
ム全体の障害となる可能性がある。
【0003】そこで、前記ループ接続装置は、バイパス
制御回路を介して前記ループに接続されることが一般的
である。
【0004】以下、前記ループ型システムとして、FC-A
L(Fibre Channel Arbitrated Loop)システムを例に、上
記バイパス制御方法を説明する。尚、前記FC-AL仕様はF
C-ALX3T11/Project 960D / Rev. 4.5 をベースとする。
【0005】[バイパス制御回路]バイパス制御回路と
は、次段のノードあるいはバイパス制御回路への出力と
して、前段のノードあるいはバイパス制御回路からの入
力と、バイパス制御対象であるノードからの入力とか
ら、一方を選択し出力するものであり、以下の選択処理
は、外部からの選択指示信号に基づき実行される。
【0006】・バイパスセット処理:前段のノードある
いはバイパス制御回路からの入力を、次段のノードある
いはバイパス制御回路へ出力。
【0007】・バイパスリセット処理:バイパス制御対
象であるノードからの入力を、次段のノードあるいはバ
イパス制御回路へ出力。
【0008】前記FC-AL仕様によれば、バイパス制御対
象であるノードで上記選択指示信号を生成する例が記載
されている。
【0009】ここで、前記ループ型システム稼働時に上
記バイパス制御が発生した場合、バイパス制御対象であ
るノードの出力信号と、前段のノードあるいはバイパス
制御回路の出力信号とが同期していない限り、上記バイ
パス制御処理によってループ上の信号が破壊され、更
に、次段のノードにおいて同期ミスが発生する。
【0010】[バイパス制御契機]前記FC-AL仕様によ
れば、バイパス制御の契機として、以下の2つが記載さ
れている。
【0011】(1) 起動時(デフォルト)バイパス(セッ
ト)し、起動後のセルフテスト通過後バイパスを解除
(リセット)する。
【0012】(2) 前記ループを介して、他のノードから
のバイパス制御要求信号を受信した場合。
【0013】すなわち、起動直後のバイパス解除(リセ
ット)制御と、他のノードからのバイパス制御指示に基
づくバイパス(セット/リセット)制御とである。
【0014】ここで、後者(2)の場合、前記バイパス制
御指示の送信を開始するノードに対して、前記バイパス
制御指示の送信に先立ちループ使用権を獲得することを
記載している。すなわち、前記バイパス制御指示を送信
する際、前記ループ型システムを構成する他のノードが
ループを使用していないことを条件としており、これ
は、前記バイパス制御指示に基づくバイパス制御によっ
て、前記ループ型システムを構成する他のノード間で送
受信される情報を破壊されないことを意味するものであ
る。
【0015】
【発明が解決しようとする課題】上記従来技術によれ
ば、任意のノードが前記バイパス制御指示を送信する場
合、前記バイパス制御指示を送信するノードが前記バイ
パス制御指示の送信に先立ちループ使用権を獲得するこ
とによって、前記ループ型システムを構成する他のノー
ド間で送受信される情報を破壊することを防ぐことが可
能である。
【0016】しかし、他のノードからの前記バイパス制
御指示に基づきバイパス制御を実行する場合以外、すな
わち、他のノードからの前記バイパス制御指示がない状
態でバイパス制御を実行する場合については充分考慮さ
れているとは言えない。
【0017】上記の「他のノードからの前記バイパス制
御指示がない状態でバイパス制御を実行する」ケースと
しては、 (1) ノードが自身の障害を検出した場合等、ノード自身
の判断に基づきバイパス制御を実行する場合。
【0018】(2) 稼働中の前記ループ型システムから、
バイパスされていないノードを抜き去る場合。
【0019】(3) 稼働中の前記ループ型システムに挿入
されたノードのバイパスを解除する場合。
【0020】等がある。
【0021】これらのケースのバイパス制御を実行した
場合、上記バイパス制御処理によってループ上の信号が
破壊され、更に、次段のノードにおいて同期ミスが発生
するのみでなく、前記ループ型システムを構成する他の
ノード間で送受信される情報を破壊することが懸念され
る。
【0022】そこで、本発明の目的は、前記ループ型シ
ステムを構成するループ接続装置において、上記「他の
ノードからの前記バイパス制御指示がない状態でのバイ
パス制御(ループを介さない、ローカルなバイパス制御
要求に基づくバイパス制御)」を実行する場合において
も、前記ループ型システムを構成する他のノード間で送
受信される情報を破壊しないバイパス制御方法を実現す
ることである。
【0023】
【課題を解決するための手段】上記目的を達成するた
め、前記ループ型システムを構成するノードであって、
自身のバイパス制御を実現する手段である選択回路から
構成される前記バイパス制御回路を介して、ループに接
続されている前記ループ型システムを構成するノード
は、前記ループを介して送受信されるフレーム等の情報
の送受信制御を行う送信制御手段と、受信制御手段とを
具備し、更に、前記バイパス制御回路に対する制御(セ
ット/リセット)を行うため、バイパス制御要求検出手
段と、バイパス制御タイミング検出手段と、バイパス制
御信号生成手段とから構成されるバイパス制御手段を具
備する。
【0024】前記バイパス制御要求検出手段は、前記ル
ープを介して他のノードからのバイパス制御要求、ある
いはローカルなバイパス制御要求(前記ループを介さな
いバイパス制御要求)の受信を検出する。
【0025】前記バイパス制御タイミング検出手段は、
前記ループをモニタすることによってバイパス制御可能
なタイミングを検出する。
【0026】前記バイパス制御要求生成手段は、前記バ
イパス制御要求検出手段、あるいは前記バイパス制御タ
イミング検出手段からのバイパス制御要求に基づき、前
記バイパス制御回路に対するバイパス制御信号を生成す
る。
【0027】更に、前記ループを介さないバイパス制御
要求を生成する、ローカルバイパス制御要求生成手段を
も具備している。
【0028】また、前記ノードの構成部位は上記手段の
みに限るものではなく、例えば、対ホスト間とで送受信
される情報を格納する手段、ホスト/メディアインタフ
ェースにおける転送性能差を吸収する手段、前記ホスト
/メディア間で転送される情報の送受信制御を行う送受
信制御手段、及び、それらを統括制御するメイン制御手
段等を具備することも可能である。
【0029】更にまた、前記ローカルバイパス制御要求
生成手段は、ノードの外部に実現することも可能であ
る。
【0030】前記バイパス制御可能なタイミングを検出
する手段としては、ループ使用権の獲得することによっ
て検出する場合、前記ループに対して使用権を要求する
ループ使用権要求手段と、ループ使用権を獲得したこと
を検出するループ使用権獲得検出手段とから構成するこ
とが可能である。
【0031】また、ループ使用権を獲得した後は、他の
ノードから受信したループ使用権要求信号を、優先順位
等にかかわらず次段のノードあるいはバイパス制御回路
に再送信する制御を停止する手段と、バイパス制御実行
後、自身が送信したループ使用権要求信号をループから
削除されていることを保証する手段をも具備することが
望ましく、前記ループ使用権を獲得した後は、無条件に
他のノードから受信したループ使用権要求信号を停止
し、自身が送信してきたループ使用要求信号を、他のノ
ードにアサインされていない優先順位の最も低いループ
使用要求信号に置き換えて送信する手段と、自身が送信
を開始した前記優先順位の最も低いループ使用要求信号
か、あるいは自身より優先順位の高いループ使用要求信
号を契機とし、前記バイパス制御回路に対するバイパス
制御信号を生成する前記バイパス制御タイミング検出手
段とで実現可能である。
【0032】また、前記バイパス制御可能なタイミング
を検出する手段としては、少なくとも自身が送信したこ
とを検出可能な任意の信号を送信する手段と、検出する
手段とを具備することによって、前記バイパス制御可能
なタイミングを検出を実現することも可能である。
【0033】更にまた、前記バイパス制御可能なタイミ
ングを検出する手段としては、前記ループに対する他の
ノードからのアクセス状況をモニタすることによって当
該ループの使用状況を検出し、当該ループの使用状況を
条件にバイパス制御許可信号を生成出力するループステ
ート検出手段と、当該前記ループステート検出手段から
のバイパス制御許可信号と、前記バイパス制御要求検出
手段からのバイパス制御要求とから、前記バイパス制御
信号生成手段に対するバイパス制御要求を生成するゲー
ト回路を具備することによって、前記バイパス制御可能
なタイミングを検出を実現することも可能である。
【0034】また、前記ループ型システムを構成するノ
ードのバイパス制御を実現するバイパス制御回路であっ
て、当該バイパス制御回路が、前記バイパス制御手段を
具備することも可能である。この場合の前記バイパス制
御回路は、選択回路とバイパス制御手段とから構成され
る。
【0035】更に、前記バイパス制御手段は、前記ロー
カルバイパス制御要求生成手段からのバイパス制御要求
信号、あるいは前記ノードの判断に基づくバイパス制御
要求信号を、ローカルバイパス制御要求として検出する
バイパス制御要求検出手段と、前記バイパス制御要求検
出手段からのバイパス制御要求に基づき、バイパス制御
可能タイミングの検出を開始し、バイパス制御可能なタ
イミングを検出したことを条件に、前記バイパス制御信
号生成手段に対しバイパス制御を要求し、また、バイパ
ス制御実施の際、他からの信号を停止させることを可能
とするため、ノードからのループに対する出力を取り込
み、前記選択回路に対し改めて出力する機能を具備する
バイパス制御タイミング検出手段と、前記バイパス制御
タイミング検出手段と、前記ノードとからのバイパス要
求に応じて前記選択回路に対する選択指示信号を生成出
力するバイパス制御信号生成手段とから構成される。
【0036】また、前記バイパス制御要求検出手段は、
ローカルなバイパス制御要求のみを検出するものとして
いるが、当然、前記ループを介して他のノードからのバ
イパス制御要求を検出してもバイパス制御を起動しても
何等問題ない。
【0037】また、前記ローカルバイパス制御要求生成
手段は、バイパス制御回路の外部に実現することも可能
である。
【0038】また、前記ノードは、前記ループを介して
送受信されるフレーム等の情報の送受信制御を行う送信
制御手段と、受信制御手段と、ノードバイパス制御要求
生成手段とを具備し、当該ノードバイパス制御要求生成
手段は、前記ノードが、リモートバイパス要求(前記ル
ープを介して他のノードからのバイパス制御要求)を受
信した場合は、前記バイパス制御信号生成手段に対し
て、あるいはローカルバイパス要求(前記ループを介さ
ないバイパス制御要求、例えば自身の障害発生を検出し
た場合の、自身の判断に基づくバイパス要求)を検出し
た場合は、前記バイパス制御要求検出手段に対してバイ
パス要求を出力するものである。
【0039】
【発明の実施の形態】以下、本発明に係る実施形態を、
図1,2,3,4を用いて説明する。
【0040】図1は、ループ接続装置(ノード)1にお
けるバイパス制御部の構成例を示す図であり、ノード1
は選択回路から構成されるバイパス制御回路2を介して
ループに接続される。
【0041】図1において、前記ノード1は、ループ状
の伝送路(ループ)を介して送受信されるフレーム等の
情報の送受信制御を行う送信制御部5と、受信制御部6
とを具備し、更に、前記バイパス制御回路2に対する制
御(セット/リセット)を行うため、バイパス制御要求
検出部7と、バイパス制御タイミング検出部8と、バイ
パス制御信号生成部9とから構成されるバイパス制御部
3を具備している。
【0042】ここで、前記ノード1は、本発明に係るバ
イパス制御に必要な構成部位のみを図示しており、当該
ノード1を構成する他の構成部位、例えば、上記ノード
1が記憶装置であれば、対ホスト間とで送受信される情
報を格納するメディア部、ホスト/メディアインタフェ
ースにおける転送性能差を吸収するバッファ部、前記ホ
スト/メディア間で転送される情報の送受信制御を行う
送受信制御部、及び、それらを統括制御するメイン制御
部等については省略している。
【0043】前記バイパス制御要求検出部7は、前記ル
ープを介して他のノードからのバイパス制御要求、ある
いはローカルなバイパス制御要求(前記ループを介さな
いバイパス制御要求)の受信を検出する。
【0044】前記バイパス制御タイミング検出部8は、
前記ループをモニタすることによってバイパス制御可能
なタイミングを検出する。
【0045】更に、前記ループを介さないバイパス制御
要求は、ローカルバイパス制御要求生成部4において生
成される。本図において、当該ローカルバイパス制御要
求生成部4は、ノード1の外部に記載されているが、ノ
ード1内に実現することも可能である。
【0046】また、前記バイパス制御回路2は、本実施
形態においては選択回路から構成されており、次段のノ
ードあるいはバイパス制御回路への出力として、前記バ
イパス制御部からの制御信号に基づき、前段のノードあ
るいはバイパス制御回路からの入力とノードからの入力
との一方を選択し出力するものである。
【0047】図2は、複数の前記ノード1が各々前記バ
イパス制御回路(以下、選択回路)2を介して前記ルー
プ型システム接続する場合のループ型システム構成例を
示す図である。
【0048】図3は、前記バイパス制御部3におけるバ
イパス制御タイミング検出部8のより詳細な実施形態の
一例を示す図であり、ループ使用権要求部10と、ルー
プ使用権獲得検出部11とから前記バイパス制御タイミ
ング検出部8を構成するものである。
【0049】図4は、前記ノード1におけるバイパス制
御手順の一例を示す図である。
【0050】以下、本実施形態におけるバイパス制御手
順例を説明する。
【0051】・バイパス制御要求受信検出(100) 前記ノード1のバイパス要求検出部7でバイパス制御要
求の受信を検出したことを契機に、バイパス制御を開始
する。
【0052】・バイパス制御要求元検出(101) 前記バイパス制御要求元が、ローカル(前記ループを介
さないでバイパス制御要求を受信した場合)か、リモー
ト(前記ループを介して他のノードからのバイパス制御
要求を受信した場合)かを検出する。前記バイパス制御
要求元がローカルの場合バイパス制御タイミング検出(1
02)処理後、リモートの場合直ちにバイパス要求解析処
理(105)を実行する。
【0053】・バイパス制御タイミング検出(102) 本実施形態におけるバイパス制御タイミング検出は、ル
ープ使用権の獲得することによって実現する例であり、
ループ使用権要求部(103)と、ループ使用権獲得検出部
(104)とから構成している。
【0054】・・ループ使用権要求(103) ループ使用権の要求を開始する。
【0055】具体的な実施形態としては、FC-AL(Fiber
Channel Arbitrated Loop)におけるアービトレーション
要求(ARB)等の送信を開始する。
【0056】・・ループ使用権獲得検出部(104) ループ使用権の獲得を検出する。ループ使用権を獲得し
たことを契機に、バイパス要求解析(105)を実行する。
【0057】ループ使用権獲得の検出における具体的な
実施形態としては、前記FC-ALにおいて自身の送信した
アービトレーション要求(ARB)を自身が受信することに
よって検出する。
【0058】・バイパス要求解析(105) 前記バイパス制御要求が、セット(バイパス)要求か、
リセット(バイパス解除)要求かを検出する。セット要
求の場合バイパスセット処理(106)、リセット要求の場
合バイパスリセット処理(107)を実行する。
【0059】・バイパスセット処理(106) 前記バイパス制御要求がセット要求の場合、前記ノード
1のバイパス制御信号生成部9にバイパス指示を行うこ
とによって、前記選択回路2のバイパスセットを実現す
る。
【0060】・バイパスリセット処理(107) 前記バイパス制御要求がリセット要求の場合、前記ノー
ド1のバイパス制御信号生成部9にバイパス解除指示を
行うことによって、前記選択回路2のバイパスリセット
を実現する。
【0061】以上の手順を踏むことによって、すなわ
ち、ローカルなバイパス制御要求(前記ループを介さな
いバイパス制御要求)に基づくバイパス制御に先立ち、
ループ使用権を獲得することによって、前記ループ型シ
ステムを構成する他のノードがループにアクセスするこ
とを禁止する(他のノード間での情報の送受信を禁止す
る)ことが可能となる。
【0062】また、その結果として、ローカルなバイパ
ス制御要求に基づくバイパス制御においても、前記ルー
プ型システムを構成する他のノード間で送受信される情
報を破壊しないバイパス制御が実現可能となる。
【0063】また、上述の実施形態において、ループ使
用権を獲得した後は、他のノードから受信したループ使
用権要求信号を、優先順位等にかかわらず次段のノード
あるいはバイパス制御回路に再送信する制御を停止する
ことが望ましく、更にまた、バイパス制御実行後、自身
が送信したループ使用権要求信号をループから削除され
ていることを保証することが望ましい。
【0064】これらの実施形態としては、例えば、(1)
ループ使用権を獲得した後は、無条件に他のノードから
受信したループ使用権要求信号を停止し、自身が送信し
てきたループ使用要求信号を、他のノードにアサインさ
れていない優先順位の最も低いループ使用要求信号に置
き換えて送信する。
【0065】(2) 自身が送信を開始した前記優先順位の
最も低いループ使用要求信号か、あるいは自身より優先
順位の高いループ使用要求信号を契機として、バイパス
制御を実施する。
【0066】ことで実現可能である。
【0067】以下、本発明に係る実施形態の他のバリエ
ーションについて説明する。
【0068】1.バイパス制御タイミング検出 1−1.少なくとも自身が送信したことを検出可能な任
意の信号を用いて実現。
【0069】前述の実施形態においては、ループ使用権
要求信号を用いて前記バイパス制御タイミング検出を実
現しているが、少なくとも自身が送信したことを検出可
能な任意の信号を用いて、当該信号の受信を契機とし
て、バイパス制御タイミング検出を実現することも可能
である。
【0070】1−2.他のノードによるループアクセス
状況を検出することによって実現。
【0071】以下、図5,6を用いて説明する。
【0072】図5は、図3と同様に、前記バイパス制御
部3におけるバイパス制御タイミング検出部8のより詳
細な実施形態の一例を示す図である。
【0073】図5において、前記バイパス制御タイミン
グ検出部12は、ループへの他のノードからのアクセス
状況をモニタすることによってループステートを検出
し、当該ループステートを条件にバイパス制御許可信号
を出力するループステート検出部12と、前記バイパス
制御要求元検出部7からのバイパス制御要求と、前記ル
ープステート検出部12からのバイパス制御許可信号と
から、前記バイパス制御信号生成部9に対するバイパス
制御要求を生成するゲート回路13、を具備する構成で
ある。
【0074】図6は、前記ループステート検出部12に
おける処理例を示す図である。
【0075】ループステート検出部12は、前述の通
り、ループへの他のノードからのアクセス状況をモニタ
することによってループステートを検出するものであ
る。本実施形態においては前記ループステートを”Idle
(200)”と”Oth_Use (201)”とし、他のノードからル
ープに対するアクセス状況をモニタしている。
【0076】例えば、他のノードが送信したループ使用
権要求信号、サーキット構築要求信号等を検出すること
によって、上記ステートは”Oth_Use (201)”となり、
更に、他のノードが送信したループ使用権放棄信号等を
検出することによって、上記ステートは”Idle (200)”
となる。
【0077】更に、前記ループステート検出部12は、
当該ループステートが”Idle”であることを条件にバイ
パス制御許可信号を出力するものである。
【0078】また、図に示すように、前記”Oth_Use (2
01)”ステートを、”Oth_Arb (202)”,”Oth_Opn (20
3)”の様に更に細分化して管理することによって、バイ
パス制御許可信号生成における任意のタイミング制御も
可能である。
【0079】以上の手順を踏むことによって、すなわ
ち、ローカルなバイパス制御要求に基づくバイパス制御
に先立ち、他のノードからループに対するアクセス状況
をモニタすることによって、前記ループ型システムを構
成する他のノードがループにアクセスしない、あるいは
アクセスする可能性の低いタイミングを検出することが
可能となる。
【0080】また、その結果として、ローカルなバイパ
ス制御要求に基づくバイパス制御においても、前記ルー
プ型システムを構成する他のノード間で送受信される情
報を破壊しない、あるいは破壊する可能性の低いバイパ
ス制御が実現可能となる。
【0081】2.バイパス制御のタイミング制御実施条
件 上述の全てに実施形態においては、ローカルなバイパス
制御(セット/リセット)要求に対して、バイパス制御
のタイミング制御を実施するものとしているが、前記ロ
ーカルなバイパス制御要求がセット(バイパス要求)の
場合に限り、前記バイパス制御のタイミング制御を実施
することも可能である。逆に、前記ローカルなバイパス
制御要求がリセット(バイパス解除要求)の場合に限
り、前記バイパス制御のタイミング制御を実施すること
も同様に可能である。
【0082】3.バイパス制御部実現方式 上述の実施形態においては、前記バイパス制御部3を前
記ノード1で実現するものとしているが、前記ノード1
の外部に実現することも可能であり、更に、前記バイパ
ス制御回路2の一部として実現することも可能である。
【0083】図7は、前記バイパス制御部3を前記バイ
パス制御回路2の一部として実現する実施形態の一例を
示す図である。
【0084】図7において、前記バイパス制御部3を前
記バイパス制御回路2で実現することが、図1と大きく
異なる点であり、その他の基本構成および各構成部位の
機能は、図1を用いて説明した実施形態とほぼ同一であ
る。
【0085】以下、前記実施形態との相違点を中心に、
本実施形態における各構成部位の動作を説明する。
【0086】図7において、前記バイパス制御回路2
は、選択回路15と前記バイパス制御部3とから構成さ
れており、前記選択回路15は、前記実施形態における
前記選択回路2に等しい。
【0087】また、前記バイパス制御部3を構成する、
ローカルバイパス制御要求生成部4も同様である。
【0088】前記バイパス制御部3を構成する、他の構
成部位については、バイパス制御要求検出部7は、ロー
カルなバイパス制御要求(前記ループを介さないバイパ
ス制御要求)の受信を検出するものであり、上記ローカ
ルバイパス制御要求としては、前記ローカルバイパス制
御要求生成部4からのバイパス制御要求信号、ノード1
の判断に基づくバイパス制御要求信号がある。
【0089】バイパス制御タイミング検出部8は、前記
バイパス制御要求検出部7からのバイパス制御要求に基
づき、バイパス制御可能タイミングの検出を開始し、バ
イパス制御可能なタイミングを検出したことを条件にバ
イパス制御信号生成部9に対しバイパス制御を要求す
る。また、バイパス制御実施の際、他からの信号を停止
させることを可能とするため、ノード1からのループに
対する出力を取り込み、前記選択回路15に対し改めて
出力する機能を新たに具備している。
【0090】バイパス制御信号生成部9は、前記バイパ
ス制御タイミング検出部8と、新たにノード1とからの
バイパス要求に応じて前記選択回路15に対する選択指
示信号を生成出力する。
【0091】本実施形態において、前記バイパス制御要
求検出部7は、ローカルなバイパス制御要求のみを検出
するものとしているが、当然、前記ループを介して他の
ノードからのバイパス制御要求を検出してもバイパス制
御を起動しても何等問題ない。
【0092】また、前記ローカルバイパス制御要求生成
部4は、バイパス制御回路2の内部に記載されている
が、バイパス制御回路2の外部に実現することも可能で
ある。
【0093】また、ノード1は、ループ状の伝送路(ル
ープ)を介して送受信されるフレーム等の情報の送受信
制御を行う送信制御部5と、受信制御部6と、新たにノ
ードバイパス制御要求生成部14を具備している。
【0094】ノードバイパス制御要求生成部14は、ノ
ード1がリモートバイパス要求(前記ループを介して他
のノードからのバイパス制御要求)を受信した場合、前
記バイパス制御信号生成部9に対して、ローカルバイパ
ス要求(前記ループを介さないバイパス制御要求、例え
ば自身の障害発生を検出した場合の、自身の判断に基づ
くバイパス要求)を検出した場合、前記バイパス制御要
求検出部7に対してバイパス要求を出力するものであ
る。
【0095】ここで、前記ノード1は、前記実施形態と
同様に本発明に係るバイパス制御に必要な構成部位のみ
を図示している。
【0096】以上の手順を踏むことによって、前記バイ
パス制御部3を前記バイパス制御回路2の一部として実
現する場合においても、前記実施形態と同等の効果を実
現可能となる。
【0097】
【発明の効果】本発明によれば、前記ループ型システム
を構成するループ接続装置において、ローカルなバイパ
ス制御要求に基づくバイパス制御においても、前記ルー
プ型システムを構成する他のノード間で送受信される情
報を破壊しないバイパス制御が実現可能となる。
【図面の簡単な説明】
【図1】本発明のループ接続装置におけるバイパス制御
部構成の一例を示す図。
【図2】ループ型システム構成(接続)の一例を示す
図。
【図3】バイパス制御タイミング検出部構成の一例を示
す図。
【図4】バイパス制御手順の一例を示す図。
【図5】バイパス制御タイミング検出部構成のー例を示
す図。
【図6】ループステート検出部における処理のー例を示
す図。
【図7】バイパス制御回路構成の一例を示す図。
【符号の説明】
1…ループ接続装置(ノード)、 2…バイパス制
御回路、3…バイパス制御部、4…ローカルバイパス制
御要求生成部、5…送信制御部、 6…受信制御部、
7…バイパス制御要求検出部、 8…バイパス制御タ
イミング検出部、10…ループ使用権要求部、 1
1…ループ使用権獲得検出部、12…ループステート検
出部、 13…ゲート回路、14…ノードバイパス制
御要求生成部、15…選択回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 洋一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 国崎 修 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 齊木 栄作 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】複数のノードを介して構成されるループ状
    の伝送路(以下、ループ)を用いて任意のノード間の情報
    転送を実現するループ型システムにおいて、上記ループ
    型システムを構成するノード、すなわち、ループ接続装
    置であって、当該ループ接続装置は、自身のバイパス制
    御を実現する手段である選択回路から構成される前記バ
    イパス制御回路を介して、ループに接続され、また、前
    記ループ接続装置は、前記バイパス制御回路に対する制
    御(セット/リセット)を行うため、バイパス制御要求
    検出手段と、バイパス制御タイミング検出手段と、バイ
    パス制御信号生成手段とから構成されるバイパス制御手
    段を具備し、前記バイパス制御要求検出手段は、バイパ
    ス制御要求として、リモートバイパス制御要求(前記ル
    ープを介して他のノードからのバイパス制御要求)、あ
    るいはローカルバイパス制御要求(前記ループを介さな
    いバイパス制御要求)の受信を検出し、リモートバイパ
    ス制御要求の場合、前記バイパス制御要求生成手段に対
    するバイパス制御要求を、ローカルバイパス制御要求の
    場合、前記バイパス制御タイミング検出手段に対するバ
    イパス制御要求を生成し、前記バイパス制御タイミング
    検出手段は、バイパス制御可能なタイミングを検出し、
    更に、バイパス制御可能なタイミングを検出したことを
    契機として、前記バイパス制御要求生成手段に対するバ
    イパス制御要求を生成し、前記バイパス制御信号生成手
    段は、前記バイパス制御要求検出手段、あるいは前記バ
    イパス制御タイミング検出手段からのバイパス制御要求
    に基づき、前記バイパス制御回路に対するバイパス制御
    信号を生成し、更に、前記ループを介して送受信される
    フレーム等の情報の送受信制御を行う送受信制御手段と
    を具備することを特徴とするループ接続装置。
  2. 【請求項2】請求項1記載のループ接続装置であって、
    前記ループ接続装置を構成するバイパス制御タイミング
    検出手段が、前記ループに対して使用権を要求するルー
    プ使用権要求手段と、ループ使用権を獲得したことを検
    出するループ使用権獲得検出手段と、前記ループ使用権
    の獲得検出を契機として、前記バイパス制御信号生成手
    段に対するバイパス制御要求を生成する手段とを具備す
    ることを特徴とするループ接続装置。
  3. 【請求項3】請求項1又は2記載のループ接続装置であ
    って、前記ループ接続装置のバイパス制御タイミング検
    出手段を構成する、前記ループ使用権要求手段、あるい
    は、前記ループ使用権獲得検出手段が、ループ使用権の
    獲得を契機として、自身が送信するループ使用要求信号
    を、他のノードにアサインされていない優先順位の最も
    低いループ使用要求信号に置き換えて送信する手段と、
    前記の自身が送信を開始した他のノードにアサインされ
    ていない前記優先順位の最も低いループ使用要求信号
    か、あるいは自身より優先順位の高いループ使用要求信
    号の検出を契機として、前記バイパス制御信号生成手段
    に対するバイパス制御要求を生成する手段とを具備する
    ことを特徴とするループ接続装置。
  4. 【請求項4】請求項1記載のループ接続装置であって、
    前記ループ接続装置を構成するバイパス制御タイミング
    検出手段が、少なくとも自身が送信したことを検出可能
    な任意の信号を送信し、かつ、検出する手段と、前記自
    身が送信した任意の信号を検出したことを契機として、
    前記バイパス制御信号生成手段に対するバイパス制御要
    求を生成する手段とを具備することを特徴とするループ
    接続装置。
  5. 【請求項5】請求項1記載のループ接続装置であって、
    前記ループ接続装置を構成するバイパス制御タイミング
    検出手段が、前記ループに対する他のノードからのアク
    セス状況をモニタすることによって当該ループの使用状
    況を検出し、当該ループの使用状況を条件にバイパス制
    御許可信号を生成出力するループステート検出手段と、
    当該前記ループステート検出手段からのバイパス制御許
    可信号と、前記バイパス制御要求検出手段からのバイパ
    ス制御要求とから、前記バイパス制御信号生成手段に対
    するバイパス制御要求を生成する手段とを具備すること
    を特徴とするループ接続装置。
JP16181098A 1998-06-10 1998-06-10 ループ接続装置およびバイパス制御方法並びにバイパス制御装置 Pending JPH11355335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16181098A JPH11355335A (ja) 1998-06-10 1998-06-10 ループ接続装置およびバイパス制御方法並びにバイパス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16181098A JPH11355335A (ja) 1998-06-10 1998-06-10 ループ接続装置およびバイパス制御方法並びにバイパス制御装置

Publications (1)

Publication Number Publication Date
JPH11355335A true JPH11355335A (ja) 1999-12-24

Family

ID=15742352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16181098A Pending JPH11355335A (ja) 1998-06-10 1998-06-10 ループ接続装置およびバイパス制御方法並びにバイパス制御装置

Country Status (1)

Country Link
JP (1) JPH11355335A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119616A1 (ja) * 2009-04-15 2010-10-21 パナソニック株式会社 通信システム、通信装置、集積回路及び通信方法
JP2016195373A (ja) * 2015-04-02 2016-11-17 東芝三菱電機産業システム株式会社 リング型光ネットワークシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010119616A1 (ja) * 2009-04-15 2010-10-21 パナソニック株式会社 通信システム、通信装置、集積回路及び通信方法
JP5319760B2 (ja) * 2009-04-15 2013-10-16 パナソニック株式会社 通信システム、通信装置、集積回路及び通信方法
US8576704B2 (en) 2009-04-15 2013-11-05 Panasonic Corporation Communication system, communication device, integrated circuit, and communication method
JP2016195373A (ja) * 2015-04-02 2016-11-17 東芝三菱電機産業システム株式会社 リング型光ネットワークシステム

Similar Documents

Publication Publication Date Title
US10592281B1 (en) Wait optimizer for recording an order of first entry into a wait mode by a virtual central processing unit
JP2004302632A (ja) コンピュータ処理方法及びその実施システム並びにその処理プログラム
EP0817050B1 (en) Method and mechanism for guaranteeing timeliness of programs
JPH11355335A (ja) ループ接続装置およびバイパス制御方法並びにバイパス制御装置
JP3785931B2 (ja) 入出力要求遮断方式、入出力要求遮断方法および入出力要求遮断用プログラムを記録した記録媒体
JP2000267894A (ja) タイムアウト処理システム、処理方法及び記録媒体
JP3797049B2 (ja) 制御ノード間通信装置
JPH0728748A (ja) バス制御機構及び計算機システム
US20090094358A1 (en) Data Bridge Maintenance Utilizing Data Traffic Log Change
JPH05181813A (ja) 排他制御ビット制御方式
JP2011101113A (ja) Mac回路
JP3603671B2 (ja) データ共有管理装置およびデータ共有管理方法
JPH03228160A (ja) 情報処理システムのバスロック解放方式
JPS5935263A (ja) メモリ制御回路
JPH01286070A (ja) データ処理システム
JP2000267923A (ja) ネットワーク上に接続された複数の装置間における共用ファイル処理の排他制御方法
JP3176477B2 (ja) 暴走検知装置
WO2008062508A1 (fr) Système multi-processeur
JP2002185478A (ja) コンピュータシステムにおける共有資源の排他利用方式
JPH03240859A (ja) マルチプロセッサ共有資源管理方式
JPH11327937A (ja) 資源排他制御システム
JPH0822441A (ja) 情報処理装置およびその通信エラー検出方法
JPH08115228A (ja) 情報処理システム
JPH03255570A (ja) デッドロック検出方式
JP2014211842A (ja) ネットワーク装置