JPH11353874A5 - - Google Patents

Info

Publication number
JPH11353874A5
JPH11353874A5 JP1998157684A JP15768498A JPH11353874A5 JP H11353874 A5 JPH11353874 A5 JP H11353874A5 JP 1998157684 A JP1998157684 A JP 1998157684A JP 15768498 A JP15768498 A JP 15768498A JP H11353874 A5 JPH11353874 A5 JP H11353874A5
Authority
JP
Japan
Prior art keywords
address
instruction
synchronous dram
access
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998157684A
Other languages
English (en)
Japanese (ja)
Other versions
JPH11353874A (ja
JP3939858B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP15768498A priority Critical patent/JP3939858B2/ja
Priority claimed from JP15768498A external-priority patent/JP3939858B2/ja
Publication of JPH11353874A publication Critical patent/JPH11353874A/ja
Publication of JPH11353874A5 publication Critical patent/JPH11353874A5/ja
Application granted granted Critical
Publication of JP3939858B2 publication Critical patent/JP3939858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

JP15768498A 1998-06-05 1998-06-05 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置 Expired - Fee Related JP3939858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15768498A JP3939858B2 (ja) 1998-06-05 1998-06-05 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15768498A JP3939858B2 (ja) 1998-06-05 1998-06-05 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置

Publications (3)

Publication Number Publication Date
JPH11353874A JPH11353874A (ja) 1999-12-24
JPH11353874A5 true JPH11353874A5 (enExample) 2005-02-24
JP3939858B2 JP3939858B2 (ja) 2007-07-04

Family

ID=15655137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15768498A Expired - Fee Related JP3939858B2 (ja) 1998-06-05 1998-06-05 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3939858B2 (enExample)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524439B2 (ja) * 2000-03-30 2010-08-18 ラウンド ロック リサーチ、エルエルシー ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ
JP2002244920A (ja) * 2001-02-15 2002-08-30 Oki Electric Ind Co Ltd Ｄｒａｍインターフェース回路
JP6418983B2 (ja) * 2015-03-05 2018-11-07 キヤノン株式会社 メモリのアクセス制御装置、その制御方法、および、プログラム
CN106710624B (zh) * 2017-01-06 2024-04-09 西安紫光国芯半导体有限公司 一种dram锤压侦测电路及方法
CN113383317B (zh) * 2019-01-31 2023-07-18 华为技术有限公司 一种处理装置、方法及相关设备

Similar Documents

Publication Publication Date Title
US5825710A (en) Synchronous semiconductor memory device
US7624238B2 (en) Memory controller and data processing system
JP4000206B2 (ja) 半導体記憶装置
US7047371B2 (en) Integrated memory having a memory cell array containing a plurality of memory banks, and circuit configuration having an integrated memory
US5703831A (en) Synchronous semiconductor memory device having internal circuitry enabled only when commands are applied in normal sequence
KR101664486B1 (ko) 메모리 제어 장치
JP2018137034A (ja) 有向自動リフレッシュ同期
JP5428687B2 (ja) メモリ制御装置
KR0142795B1 (ko) 디램 리프레쉬 회로
JPH08102188A (ja) 同期型半導体記憶装置
JP2016218721A (ja) メモリ制御回路およびメモリ制御方法
JP2002305437A5 (enExample)
JPH11353874A5 (enExample)
JP4266436B2 (ja) 半導体記憶装置
JP2003217279A (ja) 分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
US7103707B2 (en) Access control unit and method for use with synchronous dynamic random access memory device
JP3939858B2 (ja) 同期型ｄｒａｍのアクセス方法、インタフェース回路、及び、半導体集積回路装置
JP3618249B2 (ja) データ転送装置
JP4008307B2 (ja) メモリインターフェース回路
JP4050042B2 (ja) 記憶装置及びそのアドレス制御方法、システム及びシステムにおける記憶手段の制御方法
JP2001166985A (ja) メモリ制御装置
JP2007200359A (ja) 記憶装置、アドレス制御方法及びシステム
JP3563340B2 (ja) メモリコントローラ
JP4936489B2 (ja) 半導体装置