JPH11346195A - データ伝送制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 伝送路を構成する線路間のクロストークノイ
ズを抑圧し、信号の伝送品質を向上させるデータ伝送制
御装置を提供することを目的とする。 【解決手段】 ２つのデバイス１，１５間を４本の線路
８ｂ〜８ｅで接続し、各線路に設けたバッファ手段３〜
６を制御し、互いに異なるタイミングでデータを送る制
御を行う制御信号発生手段７，１４を設けることによ
り、線路間のクロストークを抑圧するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路間，
半導体集積回路内のデータ伝送等に用いて好適なデータ
伝送制御装置に関するものである。

【０００２】

【従来の技術】従来、複数の基板間でデータ伝送を行う
際に、ラッチ部分の動作クロック信号の位相をずらすこ
とによってデータ伝送を行いスイッチングノイズを分散
するデータ伝送制御装置が知られている（特開平６−２
６１０２９号）。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
データ伝送装置では、データ伝送における位相をずらす
ことは可能であるのでスイッチングノイズは分散できる
が、伝送路相互のクロストークノイズを削減することは
できなかった。

【０００４】本発明は伝送路相互のクロストークノイズ
を避けデータ伝送制御装置を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明の請求項１に記載
の発明は複数のデバイス間に接続された伝送路を複数本
の線路で構成し、前記複数本の線路のうち少なくとも１
本の線路には他の線路とは異なるタイミングでデータを
伝送する制御を行う手段を設けるデータ伝送制御装置で
ある。

【０００６】本発明の請求項２に記載の発明は伝送路を
構成する複数本の線路に互いに異なるタイミングでデー
タを伝送する制御を行う請求項１記載のデータ伝送制御
装置である。

【０００７】本発明の請求項３に記載の発明は伝送路を
構成する複数本の線路において、隣接する線路に異なる
タイミングでデータを伝送する制御を行うことを特徴と
する請求項１記載のデータ伝送制御装置である。

【０００８】本発明の請求項４に記載の発明は、データ
を伝送する複数の線路で構成された伝送路、前記各線路
に対応させて設けられ、データを蓄積する複数のバッフ
ァ手段と、前記各バッファ手段の入出力を制御する制御
信号を発生し、少なくとも隣接する線路に異なるタイミ
ングでデータを伝送させる制御を行う制御信号発生手段
とを備えたデータ伝送制御装置である。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図１から図８を用いて説明する。

【００１０】（実施の形態１）実施の形態１について図
１，図２，図３と共に説明する。

【００１１】図１はデータ伝送制御装置を示すものであ
る。１は半導体集積回路等からなるデバイスで、並列で
４ビットのデータの送信を行う。２はデバイス１から出
力された４ビットのデータのタイミングを制御するタイ
ミング変換手段で、バッファ手段３〜６により構成され
ている。７はタイミング変換手段２に加える制御信号ｂ
〜ｅを生成する制御信号発生手段、８はデータを伝送す
る伝送路で、４本の線路８ｂ〜８ｅを備えている。９は
伝送路８で伝送されたデータを受信し、タイミングを揃
えるタイミング変換手段で、ラッチ手段１０〜１３によ
り構成されている。１４はタイミング変換手段９に加え
る制御信号を生成する制御信号発生手段である。１５は
データを受信するデバイスで、半導体集積回路等により
構成されている。

【００１２】図２は制御信号発生手段７で生成された制
御信号を示すもので、ａは基準となるクロック信号であ
る。ｂ〜ｅはそれぞれバッファ手段３〜６を制御する信
号で、クロック信号ａの１／４周期づつずれた位相で生
起されたパルス信号である。

【００１３】図３は制御信号発生手段７の詳細な構成を
示すもので、２１は入力されたクロック信号ａから、制
御信号ｂを生成する信号生成回路、２２〜２７はそれぞ
れクロック信号ａの１／４周期の遅延時間をもつ遅延回
路である。すなわち、遅延回路２２によって制御信号
ｃ、遅延回路２３、２４によって制御信号ｄ，遅延回路
２５，２６，２７によって制御信号ｅが生成される。

【００１４】次に以上のように構成された実施の形態１
の動作について説明する。デバイス１は所定の動作を行
い、４ビットのデータをタイミング変換手段２のバッフ
ァ手段３〜６にそれぞれ出力する。バッファ手段３〜６
は制御信号発生手段７より出力された図２のｂ〜ｅに示
された位相の異なる制御信号によってそれぞれ制御さ
れ、異なるタイミングで、データの各ビットが伝送路８
に送出される。すなわち、伝送路８を構成する４本の線
路８ｂ〜８ｅには異なるタイミングでデータがそれぞれ
加えられ、伝送される。伝送されたデータは、タイミン
グ変換手段９に加えられ、タンミング変換手段２で変換
された各ビットのタイミングを元の４ビットデータのタ
イミングに戻す操作を行う。

【００１５】すなわち、制御信号発生手段１４は第２図
にｂ〜ｅで示した制御信号と同様な制御信号を発生し、
ラッチ手段１０〜１３にそれらの制御信号を加えて、伝
送路８から送られて来た信号をラッチさせることによ
り、デバイス１５に対して、送信された４ビットのデー
タを入力することができる。

【００１６】以上のように実施の形態１において、伝送
路８を構成する複数の線路には、異なるタイミングでデ
ータの伝送が行なわれるため、伝送路相互のクロストー
クノイズの発生を避けることができる。また伝送信号の
発生時期を分散させることができるため、消費電力を分
散させることもできる。

【００１７】なおこの実施の形態１では４本のバッファ
手段３〜６に順次位相の異なる制御信号を加えるように
しているが、隣り合う線路８ｂ〜８ｅが最もタイミング
的に離れるように制御を行うことにより、クロストーク
の発生を更におさえることもできる。

【００１８】（実施の形態２）図４は実施の形態２にお
ける信号を示すものである。図３に示した信号は上述し
た実施の形態１において図２に示した信号に代わるもの
で、ａは基準クロック信号、ｂ〜ｅはバッファ手段３〜
６に加えられる制御信号である。

【００１９】これらの制御信号ｂ〜ｅを図１に示した装
置の制御信号発生手段７の出力する信号とすれば、伝送
路８の４本の線路のうち８ｂ，８ｄには同じタイミング
で、また線路８ｃ，８ｅには線路８ｂ，８ｄとは異なる
タイミングで信号が伝送される。すなわち、線路８ｂ〜
８ｅのうち隣接する線路のデータの伝送タイミングを異
ならせることができ、伝送路相互のクロストークノイズ
の発生を避けることができる。

【００２０】なおこの実施の形態２においては４ビット
の並列データを４本の線路で伝送するものを示している
が、ｎビット（ｎ≧２）をｎ本の線路で送る場合、両隣
の線路が最も離れたタイミングで伝送を行うように構成
することにより同様にクロストークノイズの発生をおさ
えることができる。

【００２１】（実施の形態３）図５は実施の形態３にお
ける信号を示すものである。図４に示した信号は前述し
た実施の形態１において、図２に示した信号に代わるも
ので、ａは基準信号、ｂ〜ｅはバッファ手段３〜４に加
えられる制御信号である。これらの制御信号を図１に示
した装置の制御信号発生手段７の出力とすれば、線路８
ｂ，８ｃのデータ伝送タイミングは一致し、線路８ｄ，
８ｅのデータ伝送タイミングは一致するが、両者の線路
群のデータ伝送タイミングは異ならせることができる。
この結果、伝送路におけるクロストークノイズの発生を
削減できる。

【００２２】（実施の形態４）図６は実施の形態４にお
ける信号を示すものである。図６に示した信号は、前述
した実施の形態３において示した信号がクロック信号の
１周期（サイクル）で制御信号ｂ，ｃ，ｄ，ｅを生成し
ているのに対し、クロック信号の２周期で制御信号ｂ，
ｃ，ｄ，ｅを生成するものである。

【００２３】この制御信号を用いれば、データの伝送時
間は長くなるが、他の点において同様の効果を得ること
ができる。

【００２４】（実施の形態５）図７は実施の形態５にお
けるデータ伝送制御装置を示したものである。この装置
は図１に示した実施の形態１におけるタイミング変換手
段９および制御信号発生手段１４の代わりに遅延装置２
８を用いたもので、符号１〜８，１４，１５で示したも
のは、図１に示した同符号のブロックにそれぞれ対応す
る。遅延装置２８はそれぞれクロック信号ａの１／４周
期の遅延時間をもつ遅延回路２９〜３８で構成されてい
る。

【００２５】この実施の形態５においても、実施の形態
１と同様にクロストークノイズの発生をおさえ、また消
費電力の分散を図ることができる。

【００２６】（実施の形態６）図８は実施の形態６にお
ける信号波形を示したものである。

【００２７】前述した実施の形態１〜６を示す図１〜７
において、デバイス間を伝送するデータとしてデジタル
信号を扱うものであったが、この実施の形態７において
は、高周波成分を低減させたアナログ信号を伝送させる
ものである。

【００２８】同図においてａは基準となるクロック信
号、ｂ，ｃ，ｄ，ｅは伝送路を構成する４本の伝送線路
に流れる信号波形を示したもので、より小さい伝送線路
を用いてデータ伝送を可能とする。また生起する信号の
タイミングを伝送線路ごとに異ならせているため、クロ
ストークに対しても改善を図ることができる。

【００２９】なお、上記した実施の形態１〜６において
は４ビットの並列データを４本の線路で伝送する例を説
明したものであるが、これとは異なる任意のｎビットの
信号をｎ本の線路からなる伝送路を介して並列にデータ
を伝送する装置においても、同様に本発明を適用するこ
とができる。

【００３０】

【発明の効果】以上の説明から明らかなように本発明に
よれば、複数の線路にタイミングを異ならせてデータを
伝送する制御を行うことにより、線路間のクロストーク
ノイズを削減することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるデータ伝送制御装
置のブロック図

【図２】同装置の要部の信号波形図

【図３】本発明の他の実施の形態によるデータ伝送制御
装置の要部のブロック図

【図４】本発明のさらに他の実施の形態によるデータ伝
送制御装置の要部の信号波形図

【図５】本発明のさらに他の実施の形態によるデータ伝
送制御装置の要部の信号波形図

【図６】本発明のさらに他の実施の形態によるデータ伝
送制御装置の要部の信号波形図

【図７】本発明のさらに他の実施の形態によるデータ伝
送制御装置のブロック図

【図８】本発明のさらに他の実施の形態によるデータ伝
送制御装置の要部の信号波形図

【符号の説明】

１，１５ デバイス ２，９ タイミング変換手段 ７，１４ 制御信号発生手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数のデバイス間に接続された伝送路を複
   数本の線路で構成し、前記複数本の線路のうち少なくと
   も１本の線路には他の線路とは異なるタイミングでデー
   タを伝送する制御を行う手段を設けることを特徴とする
   データ伝送制御装置。
2. 【請求項２】伝送路を構成する複数本の線路に互いに異
   なるタイミングでデータを伝送する制御を行うことを特
   徴とする請求項１記載のデータ伝送制御装置。
3. 【請求項３】伝送路を構成する複数本の線路において、
   隣接する線路に異なるタイミングでデータを伝送する制
   御を行うことを特徴とする請求項１記載のデータ伝送制
   御装置。
4. 【請求項４】データを伝送する複数の線路で構成された
   伝送路、前記各線路に対応させて設けられ、データを蓄
   積する複数のバッファ手段と、前記各バッファ手段の入
   出力を制御する制御信号を発生し、少なくとも隣接する
   線路に異なるタイミングでデータを伝送させる制御を行
   う制御信号発生手段とを備えたデータ伝送制御装置。