JP2621627B2 - 回線切替回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線切替回路に関し、特にＮ個の現用回線に
対して予備回線が設けられている無線デジタル伝送シス
テムの回線切替において、直列−並列変換されたデータ
信号を無瞬断で切り替える回線切替回路に関する。

〔従来の技術〕

一般に、Ｎ個の現用回線中のいずれかの回線と予備回
線とに並列に伝送されたデータ信号は、受端側において
現用回線と予備回線間の伝搬遅延時間差のためにピット
位相が必ずしも一致しない。また、この伝搬遅延時間差
は、時間的に変動するために、この２つのデータ信号間
のビット位相ずれも時間的に変動する。もし、ビット位
相が合致していない状態で現用回線と予備回線との切替
を行うと、切替時にビット誤りを生じる。このビット誤
りの発生を回避するために、比較判定回路で２つのデー
タ信号間のビット及び位相が合致しているかどうかを判
定して、合致していなければ、直列並列変換回路を制御
することにより位相を合致させて回線切替を行う。

このような従来の回線切替回路を第３図のブロック図
および第４図の各部のタイムチャートにより説明する。
第３図において、第１の列変換回路101は現用回線を介
して伝送されてきたクロック11およびデータ信号12を入
力し、直列のデータ信号12を４列の並列変換信号である
４ビット幅の出力データ信号14−１〜14−４を出力する
とともに、第１列目の出力データ信号14−１に対応した
４分周クロック13を出力する。第２の列変換回路201は
予備回線を介して伝送されてきたクロック21およびデー
タ信号22を入力し、直列のデータ信号22を４列の並列変
換信号である４ビット幅の出力データ信号24−１〜24−
４を出力するとともに、第１列目の出力データ信号24−
１に対応した４分周クロック23を出力する。この各ディ
ジタル信号のタイミングの関係は第４図に示す通りであ
る。リタイミング回路301は、外部から供給されるリタ
イミングクロック36−１〜36−４により、第１の列変換
回路101の出力デーカ信号14−１〜14−４との第２の列
変換回路201の出力データ信号24−１〜24−４のリタイ
ミングを行う。すなわち第４図のように、１列目の信号
R1とP1、２列目の信号R2とP2、以下順次４列目の信号R4
とP4同士が同相となるようにリタイミングを行う。比較
判定回路304は、リタイミング回路301の出力データ信号
15−１〜15−４、および25−１〜25−４における１列目
同士、２列目同士の出力データ信号の位相を比較するこ
とにより、現用回線と予備回線とで並列伝送された信号
の位相が合致しているかどうかを判別し、判定信号35を
出力するとともに、切替制御信号34を参照して、現在選
択されていない側の回線の列変換回路101（又は201）の
位相制御信号16（又は26）を出力する。選択回路302は
リタイミング回路301の出力信号15−１〜15−４および2
5−１〜25−４を入力し、切替制御信号34に基づき、ど
ちらか一方の信号を選択し、出力信号31−１〜31−４を
送出する。第３の列変換回路303は、クロック33に基づ
き、選択回路302の出力信号31−１〜31−４を並列−直
列変換、すなわち４相−１列変換し、出力信号32を送出
していた。なお、タイミングクロック36−１〜36−４お
よびクロック33は選択回路302が選択している側のクロ
ック13（または23）に位相が合うように制御されてい
る。

〔発明が解決しようとする課題〕

上述した従来の回線切替回路は、選択回路が選択した
側の出力データ信号に位相が合うように制御されてお
り、リタイミングクロック36−１〜36−４によりリタイ
ミングするので、第1,第２の列変換回路が１列−４列変
換である場合に無瞬断で切替え可能な範囲が最大４ビッ
トとなり、それ以上の切替範囲が必要な場合は、列変換
回路の規模を大きくしなければならないという欠点があ
る。

〔課題を解決するための手段〕

本発明の回線切替回路は、複数の現用回線のうちのい
ずれかの現用回線と予備回線とに並列に伝送されるＭ
（２以上の整数）ビット構成の複数の直列データ信号を
並列データ信号に変換する第１および第２の列変換回路
と、前記第１および第２の列変換回路の２つの並列デー
タ信号をリタイミングするリタイミング回路と、このリ
タイミング回路の２つの出力データ信号の各データ信号
列の位相を比較し前記第１又は第２の列変換回路の変換
位相を制御する比較判定回路と、前記比較判定回路の制
御により前記リタイミング回路の２つの出力データ信号
のいずれかを選択された並列出力データ信号を直列デー
タ信号に変換して出力する回線切替回路において、前記
リタイミング回路に対して前記比較判定回路の判定信号
により最大2M−１ビットの範囲のビット差を有するクロ
ック信号を選択して供給するリタイミングクロック選択
回路を有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図、第２図は本
実施例を説明する各部のタイムチャートである。第１図
において第２図の従来例と同一の符号の回路は同一の構
成と動作を行う。すなわち、本実施例ではリタイミング
クロック選択回路305を追加している。

次に本実施例を第２図も参照して説明する。タイミン
グクロック選択回路305は、選択回路302が現用側を選択
しているとして第１の列変換回路101出力の４分周クロ
ック13に同期した２種類のうちの一方のリタイミングク
ロック37−１〜37−４と他方のリタイミングクロック38
−１〜38−４を比較判定回路304の位相制御信号16,26に
より選択していずれか例えば第２図のリタイミングクロ
ック37をリタイミング回路301に出力し、第２の列変換
回路201の位相を制御しただけでは、位相が合致しない
場合に、出力タイミングクロック38に切替える。ここ
で、リタイミングクロック37−１〜37−４とリタイミン
グクロック38−１〜38−４間の位相差は互いに一定な位
相差例えば第２図では３ビットの差を持たせているの
で、これを切り替えることにより、Ｍビット構成のデー
タ信号に対して最大2M−１ビットの切替範囲を持たせる
ことができる。なお、第２図では１列目の出力データ信
号のみを示しているが、リタイミングクロック37,38の
いずれかを使用することにより、出力データの位相同期
をとることができる。

本実施例ではＭ＝４としたが、Ｍの値を大きくすれば
切替範囲が拡がることは明白である。

〔発明の効果〕 以上説明したように本発明は、現用回線と予備回線と
で伝送されてきたデータ信号の列変換回路の位相を制御
するだけでなく、リタイミングクロックの位相も切替え
るリタイミングクロック選択回路を備えることにより、
無瞬断で切替え可能な切替範囲を列変換回路の規模を大
きくすることなしに拡げることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例における各部のタイムチャート、第３図は従
来の回線切替回路のブロック図、第４図は第３図におけ
る各部のタイムチャートである。 101……第１の列変換回路、201……第２の列変換回路、
301……リタイミング回路、302……選択回路、303……
第３の列変換回路、304……比較判定回路、305……リタ
イミングクロック選択回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】複数の現用回線のうちのいずれかの現用回
   線と予備回線とに並列に伝送されるＭ（２以上の整数）
   ビット構成の複数の直列データ信号を並列データ信号に
   変換する第１および第２の列変換回路と、前記第１およ
   び第２の列変換回路の２つの並列データ信号をリタイミ
   ングするリタイミング回路と、このリタイミング回路の
   ２つの出力データ信号の各データ信号列の位相を比較し
   前記第１又は第２の列変換回路の変換位相を制御する比
   較判定回路と、前記比較判定回路の制御により前記リタ
   イミング回路の２つの出力データ信号のいずれかを選択
   された並列出力データ信号を直列データ信号に変換して
   出力する回線切替回路において、前記リタイミング回路
   に対して前記比較判定回路の判定信号により最大2M−１
   ビットの範囲のビット差を有するクロック信号を選択し
   て供給するリタイミングクロック選択回路を有すること
   を特徴とする回線切替回路。