JPH11345901A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH11345901A JPH11345901A JP14975598A JP14975598A JPH11345901A JP H11345901 A JPH11345901 A JP H11345901A JP 14975598 A JP14975598 A JP 14975598A JP 14975598 A JP14975598 A JP 14975598A JP H11345901 A JPH11345901 A JP H11345901A
- Authority
- JP
- Japan
- Prior art keywords
- die
- interposer substrate
- sealing resin
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【課題】 比較的簡単な方法によって、線熱膨張係数の
違いによるチップクラックを防止することが可能な半導
体パッケージの実現を課題とする。 【解決手段】 半導体ダイ１と、この半導体ダイ１を載
置するインターポーザ基板２と、半導体ダイ１およびイ
ンターポーザ基板２を封止する封止樹脂３を有する半導
体パッケージにおいて、半導体ダイ１をインターポーザ
基板２に固定するにあたり、半導体ダイ１とインターポ
ーザ基板２間の少なくとも一部が空隙または非固着材料
で構成されるように固定するようにする。
違いによるチップクラックを防止することが可能な半導
体パッケージの実現を課題とする。 【解決手段】 半導体ダイ１と、この半導体ダイ１を載
置するインターポーザ基板２と、半導体ダイ１およびイ
ンターポーザ基板２を封止する封止樹脂３を有する半導
体パッケージにおいて、半導体ダイ１をインターポーザ
基板２に固定するにあたり、半導体ダイ１とインターポ
ーザ基板２間の少なくとも一部が空隙または非固着材料
で構成されるように固定するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関し、特に小型の半導体パッケージに関する。
に関し、特に小型の半導体パッケージに関する。
【０００２】
【従来の技術】半導体の製造過程において、製造された
ダイ（チップ）をリードフレームやパッケージに装着
し、ワイヤボンディングを行い、封止成形して、仕上げ
行ってマーキングする工程を、組み立て工程と呼ぶ。こ
の組み立て工程での、従来の半導体パッケージングの考
え方では、組み立て上で半導体ダイの固定と組み立て後
の吸湿によるパッケージクラックの防止を目的として、
ダイをリードフレームやインターポーザ基板に対してし
っかりと接着する考え方を採ってきた。
ダイ（チップ）をリードフレームやパッケージに装着
し、ワイヤボンディングを行い、封止成形して、仕上げ
行ってマーキングする工程を、組み立て工程と呼ぶ。こ
の組み立て工程での、従来の半導体パッケージングの考
え方では、組み立て上で半導体ダイの固定と組み立て後
の吸湿によるパッケージクラックの防止を目的として、
ダイをリードフレームやインターポーザ基板に対してし
っかりと接着する考え方を採ってきた。
【０００３】吸湿によるパッケージクラックは、図４に
示すように封止樹脂の吸湿（図４（ｂ））、熱応力によ
るパッケージ内部の剥離（図４（ｃ））、剥離面への水
蒸気圧の印加によるパッケージの膨れ（図４（ｃ））、
パッケージクラックの発生（図４（ｄ））といった経緯
を辿る。図４で、１１はダイ（チップ）、１２はインタ
ーポーザ基板、１４は封止樹脂、１５は発生したクラッ
クである。
示すように封止樹脂の吸湿（図４（ｂ））、熱応力によ
るパッケージ内部の剥離（図４（ｃ））、剥離面への水
蒸気圧の印加によるパッケージの膨れ（図４（ｃ））、
パッケージクラックの発生（図４（ｄ））といった経緯
を辿る。図４で、１１はダイ（チップ）、１２はインタ
ーポーザ基板、１４は封止樹脂、１５は発生したクラッ
クである。
【０００４】表面実装の場合、パッケージはボードごと
２００°Ｃ以上の高温にさらされ、上述の水蒸気圧はパ
ッケージの温度上昇と共に急速に増大する。一方封止樹
脂の方はガラス転移温度を越えてしまうために強度が低
下する。したがって、パッケージが水蒸気圧による内圧
で割れてしまう。
２００°Ｃ以上の高温にさらされ、上述の水蒸気圧はパ
ッケージの温度上昇と共に急速に増大する。一方封止樹
脂の方はガラス転移温度を越えてしまうために強度が低
下する。したがって、パッケージが水蒸気圧による内圧
で割れてしまう。
【０００５】これを防ぐため、ダイとリードフレームや
インターポーザ基板の間、リードフレームやインターポ
ーザ基板と封止樹脂の間に剥離が発生しないように、接
着を強化するというのが従来の考え方である。この考え
方にしたがってＣＳＰ（Chip Size Packege ）を作る
と、ダイとインターポーザ基板（あるいはリードフレー
ム）との熱に対する線膨脹率の違いから熱サイクルによ
ってバイメタル効果が生じて、ダイと実装基板の半田接
続部に大きなストレスが発生して、ダイに過度の引っ張
り応力が働いてチップクラックが発生したり、長期信頼
性が損なわれるという問題があった。
インターポーザ基板の間、リードフレームやインターポ
ーザ基板と封止樹脂の間に剥離が発生しないように、接
着を強化するというのが従来の考え方である。この考え
方にしたがってＣＳＰ（Chip Size Packege ）を作る
と、ダイとインターポーザ基板（あるいはリードフレー
ム）との熱に対する線膨脹率の違いから熱サイクルによ
ってバイメタル効果が生じて、ダイと実装基板の半田接
続部に大きなストレスが発生して、ダイに過度の引っ張
り応力が働いてチップクラックが発生したり、長期信頼
性が損なわれるという問題があった。
【０００６】図５に従来のダイとインターポーザ基板の
接着状況で線熱膨張係数の違いによってチップクラック
が発生している様子を示した。図５で１１はダイ（チッ
プ）、１２はインターポーザ基板、１３はダイボンディ
ング材、１５は発生したクラックである。図６に、半導
体装置構成材料の線膨脹係数を示す。この図から分かる
ように、シリコン系のチップとリードフレームや樹脂と
の線膨脹係数の比は、数倍から１０数倍程度もあり、ダ
イに応力が働くことが予想される。
接着状況で線熱膨張係数の違いによってチップクラック
が発生している様子を示した。図５で１１はダイ（チッ
プ）、１２はインターポーザ基板、１３はダイボンディ
ング材、１５は発生したクラックである。図６に、半導
体装置構成材料の線膨脹係数を示す。この図から分かる
ように、シリコン系のチップとリードフレームや樹脂と
の線膨脹係数の比は、数倍から１０数倍程度もあり、ダ
イに応力が働くことが予想される。
【０００７】
【発明が解決しようとする課題】上述のごとく、従来の
半導体パッケージでは、吸湿によるパッケージクラック
を防止するためにダイとインターポーザ基板をしっかり
固定していたが、このために、ダイとインターポーザ基
板との線熱膨張係数の違いによってチップクラックが発
生したり長期信頼性が損なわれる虞が生じる。
半導体パッケージでは、吸湿によるパッケージクラック
を防止するためにダイとインターポーザ基板をしっかり
固定していたが、このために、ダイとインターポーザ基
板との線熱膨張係数の違いによってチップクラックが発
生したり長期信頼性が損なわれる虞が生じる。
【０００８】本発明はこの点を解決して、比較的簡単な
方法によって、線熱膨張係数の違いによるチップクラッ
クおよび吸湿によるパッケージクラックを防止すること
が可能な半導体パッケージの実現を課題とする。
方法によって、線熱膨張係数の違いによるチップクラッ
クおよび吸湿によるパッケージクラックを防止すること
が可能な半導体パッケージの実現を課題とする。
【０００９】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、半導体ダイと、この半導体ダイを載置す
る基板と、前記半導体ダイおよび前記基板を封止する封
止樹脂を具備する半導体パッケージにおいて、前記半導
体ダイと前記基板間の少なくとも一部が、空隙または非
固着材料で構成されたことを特徴とする。
め、本発明は、半導体ダイと、この半導体ダイを載置す
る基板と、前記半導体ダイおよび前記基板を封止する封
止樹脂を具備する半導体パッケージにおいて、前記半導
体ダイと前記基板間の少なくとも一部が、空隙または非
固着材料で構成されたことを特徴とする。
【００１０】この間接的な固定は、前記半導体ダイを前
記基板に仮固定する仮固定手段を具備し、前記封止樹脂
による封止後、前記仮固定手段による仮固定を解除する
ことによって達成される。
記基板に仮固定する仮固定手段を具備し、前記封止樹脂
による封止後、前記仮固定手段による仮固定を解除する
ことによって達成される。
【００１１】
【発明の実施の形態】以下、本発明にかかる半導体パッ
ケージを添付図面を参照にして詳細に説明する。本発明
の考え方は次の通りである。
ケージを添付図面を参照にして詳細に説明する。本発明
の考え方は次の通りである。
【００１２】１）ダイと封止樹脂間およびインターポー
ザ基板と封止樹脂間は、ダイおよびインターポーザ基板
それぞれに対して非常に密着性が良く、かつ線膨脹率が
ダイおよびインターポーザ基板に近い封止樹脂を選定し
て用いてパッケージングするようにする。逆にダイとイ
ンターポーザ基板間は任意の方法でフリーの関係になる
ような構成を採用する。これによって、ダイとインター
ポーザ基板とは直接は接着されず、封止樹脂間を介して
接合される。したがって、ダイとインターポーザ基板の
線熱膨張係数の違いによって発生するストレスが封止樹
脂の体積中で解消され、ダイにチップクラックが発生す
るのを防止することができる。
ザ基板と封止樹脂間は、ダイおよびインターポーザ基板
それぞれに対して非常に密着性が良く、かつ線膨脹率が
ダイおよびインターポーザ基板に近い封止樹脂を選定し
て用いてパッケージングするようにする。逆にダイとイ
ンターポーザ基板間は任意の方法でフリーの関係になる
ような構成を採用する。これによって、ダイとインター
ポーザ基板とは直接は接着されず、封止樹脂間を介して
接合される。したがって、ダイとインターポーザ基板の
線熱膨張係数の違いによって発生するストレスが封止樹
脂の体積中で解消され、ダイにチップクラックが発生す
るのを防止することができる。
【００１３】２）また半導体パッケージ組み立てプロセ
スにおいて、初期の段階であるダイボンド工程で、ダイ
ボンド樹脂によってダイとインターポーザ基板とを仮固
定するが、この仮固定は、組み立て後の時点で特別な熱
処理もしくは実装時の熱ストレス（リフロー）等によっ
て剥がれたり解消したりするようにし、これによってダ
イとインターポーザ基板との直接の接着はなくなり、
１）と同様な封止樹脂による間接的な封止だけとなる構
成を採ることができ、ダイとインターポーザ基板の線熱
膨張係数の違いによって発生するストレスの影響を少な
くすることができる。
スにおいて、初期の段階であるダイボンド工程で、ダイ
ボンド樹脂によってダイとインターポーザ基板とを仮固
定するが、この仮固定は、組み立て後の時点で特別な熱
処理もしくは実装時の熱ストレス（リフロー）等によっ
て剥がれたり解消したりするようにし、これによってダ
イとインターポーザ基板との直接の接着はなくなり、
１）と同様な封止樹脂による間接的な封止だけとなる構
成を採ることができ、ダイとインターポーザ基板の線熱
膨張係数の違いによって発生するストレスの影響を少な
くすることができる。
【００１４】３）さらに、１）または２）の構成の半導
体パッケージで、インターポーザ基板のダイアタッチエ
リアの中央部に外部に貫通する孔を設ける。これによっ
て、封止時に発生した水蒸気によってダイにクラックが
発生することが防止できる。
体パッケージで、インターポーザ基板のダイアタッチエ
リアの中央部に外部に貫通する孔を設ける。これによっ
て、封止時に発生した水蒸気によってダイにクラックが
発生することが防止できる。
【００１５】図１に、本発明の第１の実施の形態の半導
体パッケージの要部の断面図を示す。図１において、１
はダイ（チップ）、２はインターポーザ基板、３は封止
樹脂である。この実施の形態では、ダイ１はインターポ
ーザ基板２に対して直接接着されてはおらず、例えば適
当なスペーサなどを介して相互にフリーな状態に置かれ
ている。一方、ダイ１は封止樹脂３によって封止され、
この封止樹脂３はインターポーザ基板２に固着されてい
る。したがって、この封止樹脂３によってダイ１とイン
ターポーザ基板２とは間接的に接着された状態になって
いる。しかし、封止樹脂３は図５のダイボンディング材
１３に比べて、体積が遥かに多く、かつ粘弾性的な性質
を残しているので、線膨脹率の違いから発生する引っ張
り応力がこの封止樹脂３中で緩和され、ダイ１の信頼性
が損なわれたり、ダイ１にクラックが発生するのが防止
できる。
体パッケージの要部の断面図を示す。図１において、１
はダイ（チップ）、２はインターポーザ基板、３は封止
樹脂である。この実施の形態では、ダイ１はインターポ
ーザ基板２に対して直接接着されてはおらず、例えば適
当なスペーサなどを介して相互にフリーな状態に置かれ
ている。一方、ダイ１は封止樹脂３によって封止され、
この封止樹脂３はインターポーザ基板２に固着されてい
る。したがって、この封止樹脂３によってダイ１とイン
ターポーザ基板２とは間接的に接着された状態になって
いる。しかし、封止樹脂３は図５のダイボンディング材
１３に比べて、体積が遥かに多く、かつ粘弾性的な性質
を残しているので、線膨脹率の違いから発生する引っ張
り応力がこの封止樹脂３中で緩和され、ダイ１の信頼性
が損なわれたり、ダイ１にクラックが発生するのが防止
できる。
【００１６】図２に、本発明の第２の実施の形態の半導
体パッケージの要部の断面図を示す。図２において、１
はダイ（チップ）、２はインターポーザ基板、３は封止
樹脂、４はダイボンディング材である。
体パッケージの要部の断面図を示す。図２において、１
はダイ（チップ）、２はインターポーザ基板、３は封止
樹脂、４はダイボンディング材である。
【００１７】この実施の形態では、ダイボンディング材
４として特別な材料を用いるようにする。まずダイ１を
インターポーザ基板２にダイボンディング材４を用いて
仮止めする。その後、ダイ１上の電極とインターポーザ
基板２またはパッケージのリードを接続するワイヤボン
ディング等の作業を行い、さらに封止樹脂３による封止
を行って組立て工程を終了した後に、特別な熱処理を行
うことによって、あるいはこの組み立て工程での実装、
封止時の熱ストレスによって、この仮止めの接着部分が
剥がれるようなダイボンディング材４を用いる。あるい
は、ダイ１の周辺のみをダイボンディング材でインター
ポーザ基板２に仮止めするようにしても良い。周辺のみ
の仮止めであると、その後の実装、封止時の熱ストレス
によって、容易に接着部分が剥がれる。
４として特別な材料を用いるようにする。まずダイ１を
インターポーザ基板２にダイボンディング材４を用いて
仮止めする。その後、ダイ１上の電極とインターポーザ
基板２またはパッケージのリードを接続するワイヤボン
ディング等の作業を行い、さらに封止樹脂３による封止
を行って組立て工程を終了した後に、特別な熱処理を行
うことによって、あるいはこの組み立て工程での実装、
封止時の熱ストレスによって、この仮止めの接着部分が
剥がれるようなダイボンディング材４を用いる。あるい
は、ダイ１の周辺のみをダイボンディング材でインター
ポーザ基板２に仮止めするようにしても良い。周辺のみ
の仮止めであると、その後の実装、封止時の熱ストレス
によって、容易に接着部分が剥がれる。
【００１８】これにより、ダイ１のインターポーザ基板
２に対する直接の接着は解消され、ダイ１は封止樹脂３
によって封止され、この封止樹脂３はインターポーザ基
板２に固着され、ダイ１とインターポーザ基板２とは封
止樹脂３によって間接的に接着され、結果的に図１の第
１の実施の形態と同様の状態になる。
２に対する直接の接着は解消され、ダイ１は封止樹脂３
によって封止され、この封止樹脂３はインターポーザ基
板２に固着され、ダイ１とインターポーザ基板２とは封
止樹脂３によって間接的に接着され、結果的に図１の第
１の実施の形態と同様の状態になる。
【００１９】図３に、本発明の第３の実施の形態の半導
体パッケージの要部の断面図を示す。図３において、１
はダイ（チップ）、２はインターポーザ基板、３は封止
樹脂、４はダイボンディング材またはスペーサ、５はイ
ンターポーザ基板２に設けられた穿孔である。この穿孔
５はインターポーザ基板２のダイ１が載置される位置の
下側のほぼ中央に設けられる。これによって、封止樹脂
の吸湿により封止時にダイ１とインターポーザ基板２の
空間で発生する水蒸気や仮止め用のダイボンディング材
４から発生する水蒸気は、この穿孔５を通じて外部に流
れ、水蒸気圧の高まりを防止し、水蒸気が機械的強度の
弱い方向に侵入することによるパッケージのクラックの
発生を防止することができる。
体パッケージの要部の断面図を示す。図３において、１
はダイ（チップ）、２はインターポーザ基板、３は封止
樹脂、４はダイボンディング材またはスペーサ、５はイ
ンターポーザ基板２に設けられた穿孔である。この穿孔
５はインターポーザ基板２のダイ１が載置される位置の
下側のほぼ中央に設けられる。これによって、封止樹脂
の吸湿により封止時にダイ１とインターポーザ基板２の
空間で発生する水蒸気や仮止め用のダイボンディング材
４から発生する水蒸気は、この穿孔５を通じて外部に流
れ、水蒸気圧の高まりを防止し、水蒸気が機械的強度の
弱い方向に侵入することによるパッケージのクラックの
発生を防止することができる。
【００２０】
【発明の効果】以上説明したように本発明の請求項１の
発明は、半導体ダイと、この半導体ダイを載置する基板
と、半導体ダイおよび基板を封止する封止樹脂を具備す
る半導体パッケージにおいて、半導体ダイと基板間の少
なくとも一部が空隙または非固着材料で構成されたこと
を特徴とする。これによって、ダイとインターポーザ基
板とは直接は接着されず、封止樹脂間を介して接合され
る。したがって、ダイとインターポーザ基板の線熱膨張
係数の違いによって発生するストレスが封止樹脂の体積
中で解消され、ダイにチップクラックが発生するのを防
止することができる。
発明は、半導体ダイと、この半導体ダイを載置する基板
と、半導体ダイおよび基板を封止する封止樹脂を具備す
る半導体パッケージにおいて、半導体ダイと基板間の少
なくとも一部が空隙または非固着材料で構成されたこと
を特徴とする。これによって、ダイとインターポーザ基
板とは直接は接着されず、封止樹脂間を介して接合され
る。したがって、ダイとインターポーザ基板の線熱膨張
係数の違いによって発生するストレスが封止樹脂の体積
中で解消され、ダイにチップクラックが発生するのを防
止することができる。
【００２１】本発明の請求項２の発明は、半導体ダイを
基板に仮固定する仮固定手段を具備し、封止樹脂による
封止後、仮固定手段による仮固定を解除することを特徴
とする。これによって、仮固定が解除されるとダイとイ
ンターポーザ基板との直接の接着はなくなり、請求項１
の場合と同様な封止樹脂による間接的な封止だけとな
る。したがって、ダイとインターポーザ基板の線熱膨張
係数の違いによって発生するストレスの影響を少なくす
ることができる。
基板に仮固定する仮固定手段を具備し、封止樹脂による
封止後、仮固定手段による仮固定を解除することを特徴
とする。これによって、仮固定が解除されるとダイとイ
ンターポーザ基板との直接の接着はなくなり、請求項１
の場合と同様な封止樹脂による間接的な封止だけとな
る。したがって、ダイとインターポーザ基板の線熱膨張
係数の違いによって発生するストレスの影響を少なくす
ることができる。
【００２２】本発明の請求項３の発明は、仮固定手段は
加熱により仮固定を解除することを特徴とする。これに
より、熱処理や組み立て工程での実装、封止時の熱スト
レスによって、容易に仮固定が解除される。
加熱により仮固定を解除することを特徴とする。これに
より、熱処理や組み立て工程での実装、封止時の熱スト
レスによって、容易に仮固定が解除される。
【００２３】本発明の請求項４の発明は、基板の半導体
ダイの載置部分の下面に外部と連続する穿孔を具備する
ことを特徴とする。これにより、封止樹脂の吸湿による
水蒸気やダイボンディング材から発生する水蒸気は、こ
の穿孔を通じて外部に流れ、水蒸気圧の高まりを防止
し、水蒸気圧によるパッケージのクラックの発生を防止
することができる。
ダイの載置部分の下面に外部と連続する穿孔を具備する
ことを特徴とする。これにより、封止樹脂の吸湿による
水蒸気やダイボンディング材から発生する水蒸気は、こ
の穿孔を通じて外部に流れ、水蒸気圧の高まりを防止
し、水蒸気圧によるパッケージのクラックの発生を防止
することができる。
【図１】本発明の半導体パッケージの一実施の形態の要
部の断面図。
部の断面図。
【図２】本発明の半導体パッケージの他の実施の形態の
要部の断面図。
要部の断面図。
【図３】本発明の半導体パッケージのさらに他の実施の
形態の要部の断面図。
形態の要部の断面図。
【図４】吸湿によるパッケージの発生のメカニズムを示
す説明図。
す説明図。
【図５】線熱膨張係数の違いによって生まれるチップク
ラックの発生メカニズムを示す説明図。
ラックの発生メカニズムを示す説明図。
【図６】半導体装置構成材料の線膨脹係数を示す図。
１…ダイ（チップ）、２…インターポーザ基板、３…封
止樹脂、４…ダイボンディング材、５…穿孔、１１…ダ
イ（チップ）、１２…インターポーザ基板、１３…ダイ
ボンディング材、１４…封止樹脂、１５…クラック。
止樹脂、４…ダイボンディング材、５…穿孔、１１…ダ
イ（チップ）、１２…インターポーザ基板、１３…ダイ
ボンディング材、１４…封止樹脂、１５…クラック。
Claims (4)
- 【請求項１】 半導体ダイと、この半導体ダイを載置す
る基板と、前記半導体ダイおよび前記基板を封止する封
止樹脂を具備する半導体パッケージにおいて、 前記半導体ダイと前記基板間の少なくとも一部が空隙ま
たは非固着材料で構成されたことを特徴とする半導体パ
ッケージ。 - 【請求項２】 前記半導体ダイを前記基板に仮固定する
仮固定手段を具備し、 前記封止樹脂による封止後、前記仮固定手段による仮固
定を解除することを特徴とする請求項１に記載の半導体
パッケージ。 - 【請求項３】 前記仮固定手段は加熱により仮固定を解
除することを特徴とする請求項２に記載の半導体パッケ
ージ。 - 【請求項４】 前記基板の前記半導体ダイの載置部分の
下面に外部と連続する穿孔を具備することを特徴とする
請求項１または請求項２に記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14975598A JP3918303B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14975598A JP3918303B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345901A true JPH11345901A (ja) | 1999-12-14 |
| JP3918303B2 JP3918303B2 (ja) | 2007-05-23 |
Family
ID=15482050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14975598A Expired - Fee Related JP3918303B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918303B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267041A (ja) * | 2008-04-24 | 2009-11-12 | Stanley Electric Co Ltd | 半導体発光装置 |
| JP2010238731A (ja) * | 2009-03-30 | 2010-10-21 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2014011456A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 空隙を有する半導体パッケージ構造体および形成方法 |
-
1998
- 1998-05-29 JP JP14975598A patent/JP3918303B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009267041A (ja) * | 2008-04-24 | 2009-11-12 | Stanley Electric Co Ltd | 半導体発光装置 |
| JP2010238731A (ja) * | 2009-03-30 | 2010-10-21 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2014011456A (ja) * | 2012-06-29 | 2014-01-20 | Freescale Semiconductor Inc | 空隙を有する半導体パッケージ構造体および形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3918303B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US4942452A (en) | Lead frame and semiconductor device | |
| US20020050642A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08167678A (ja) | 半導体装置 | |
| KR0148080B1 (ko) | 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JP3531580B2 (ja) | ボンディング方法 | |
| JP4591362B2 (ja) | 電子装置の製造方法 | |
| JPH02246359A (ja) | 半導体装置 | |
| US6524891B1 (en) | Method of pressure curing for reducing voids in a die attach bondline and applications thereof | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10284648A (ja) | 半導体装置 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH0563112A (ja) | 半導体装置 | |
| JPH1140704A (ja) | 半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPS58186958A (ja) | 半導体装置 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPH08204048A (ja) | 半導体チップの封止構造 | |
| JPH1084055A (ja) | 半導体装置及びその製造方法 | |
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JPH05109970A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002329740A (ja) | ワイヤボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061107 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20061222 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| LAPS | Cancellation because of no payment of annual fees |